MICROELECTRONICA

LABORATORIO N°2 INFORME PREVIO

2) Diseñar la función dada usando el estilo CMOS estático complementario.
̅+𝑩
𝑿 = ((𝑨 ̅+𝑫
̅ )(𝑪 ̅ +𝑬
̅) + 𝑭 ̅
̅) + 𝑮

Solución:
Aplicando la siguiente lógica:

 Cuando 𝐺 = 0, 𝑋 = 1
 Cuando 𝐺 = 1 𝑦 𝐹 = 0, 𝑋 = 1
 Cuando 𝐺 = 1 𝑦 𝐹 = 1 𝑦 (𝐶̅ + 𝐷
̅ + 𝐸̅ ) = 1 𝑦 𝐺 = 1 𝑦 𝐹 = 1 𝑦 (𝐴̅ + 𝐵̅ ) = 1, 𝑋 = 1
 Cuando 𝐺 = 1 𝑦 𝐹 = 1 𝑦 (𝐶̅ + 𝐷
̅ + 𝐸̅ ) = 0 𝑦/𝑜 𝐺 = 1 𝑦 𝐹 = 1 𝑦 (𝐴̅ + 𝐵̅ ) =
0, 𝑋 = 0
Aplicando el estilo CMOS estático
complementario, Debes de encontrar la
lógica para obtener 1𝑠, que irán
conectados al 𝑉𝑑𝑑, y 0𝑠, que irán
conectados a tierra.
Para que sea 1:
̅+𝑩
((𝑨 ̅+𝑫
̅ )(𝑪 ̅ +𝑬
̅) + 𝑭 ̅
̅) + 𝑮

Para obtener 0:
(𝑨𝑩 + 𝑪𝑫𝑬)𝑭𝑮
Obteniendo el siguiente diseño:
4) Diseñar la función dada usando el estilo DCVSL estático.

𝑭 = 𝑨𝑩𝑪 + 𝑨𝑪𝑫
Solución:
Para la salida tendremos: 𝑂𝑢𝑡 = 𝐴𝐶(𝐵 + 𝐷)

Para la salida negada obtendremos: ̅̅̅̅̅

𝑂𝑢𝑡 = (𝐴̅ + 𝐶̅ + 𝐵̅ 𝐷
̅)

Obteniéndose el siguiente diseño:

6) Diseñar un sumador completo (𝑺 𝒚 𝑪) usando el estilo DCVSL DINAMICO. En la misma
simulación es suficiente verificar con 02 combinaciones. Usar PULSE. Hallar la máxima
frecuencia (considerar iguales los tiempos de precargar/evaluación). Simular
considerando las reglas, dadas en clases, para evitar “glitches” en las salidas.
Solución:
Se tiene la siguiente lógica del sumador completo:

𝑪𝒊𝒏 A B S 𝑪𝒐𝒖𝒕
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Y las siguientes tablas de Karnaugh:

Para S:

𝑪𝒊𝒏 \ 𝑨𝑩 00 01 11 10
0 0 1 0 1
1 1 0 1 0

* 𝑆 = 𝐶𝑖𝑛(𝐴𝐵 + 𝐴̅𝐵̅ ) + ̅̅̅̅̅

𝐶𝑖𝑛(𝐴𝐵̅ + 𝐴̅𝐵)

* 𝑆̅ = 𝐶𝑖𝑛(𝐴𝐵̅ + 𝐴̅𝐵 ) + ̅̅̅̅̅

𝐶𝑖𝑛(𝐴𝐵 + 𝐴̅𝐵̅ )
Para 𝐶𝑜𝑢𝑡:
𝑪𝒊𝒏 \ 𝑨𝑩 00 01 11 10
0 0 0 1 0
1 0 1 1 1

* 𝐶𝑜𝑢𝑡 = 𝐴𝐵 + 𝐶𝑖𝑛(𝐴 + 𝐵)

* ̅̅̅̅̅̅̅
𝐶𝑜𝑢𝑡 = ̅̅̅̅̅
𝐶𝑖𝑛(𝐴̅ + 𝐵̅ ) + 𝐴̅𝐵̅
Para 𝑆:

Para 𝐶𝑜𝑢𝑡: