UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRÓNICA Y ELÉCTRICA

E.A.P DE INGENIERÍA ELECTRÓNICA

MEMORIA SRAM
(SEXTO LABORATORIO)

Estudiante:
Segovia Pujaico, Álvaro Saúl 15190039
Pereyra Peláez Oscar Abel 15190023

Curso:
Circuitos Digitales II

Fecha de realización:
11 de octubre

Fecha de entrega:
23 de octubre

Docente:
Ing. Guillermo Tejada Muñoz

Lima – 23 de octubre del 2017

 REGISTROS

CONTENIDO

 Resumen y objetivos de la experiencia………………..………………….2

 Datos, cómputos y resultados

tabulados…………….……………………………………………………….3

 Discusión de Datos y Resultados………………………………………….11

 Conclusiones…………………………………………………………………14

 Apéndice……………………………………………………………………...15

~1~
 REGISTROS

I. OBJETIVO

 Aprender el procedimiento de lectura y escritura en una memoria SRAM

mediante el manejo manual de sus pines de dirección, control y datos.

II. RESUMEN

 El 6to laboratorio consistió en desarrollar la parte experimental de la clase

sobre memorias SRAM, así como su proceso de escritura y lectura.

 Primero se procedió a analizar y averiguar el funcionamiento de cada CI

(así como la función de sus pines) y dispositivo del circuito a implementar y
así con la teoría aprendida, realizar el proceso de lectura y escritura de
datos en la memoria.

 Luego de entender la importante función del CI 74LS244, se realizó el

grabado de datos para cuatro diferentes direcciones formando las letras ‘H’,
‘O’, ‘L’, ‘A’.

~2~
 REGISTROS

DATOS, CÓMPUTOS Y RESULTADOS TABULADOS

1.- Implemente el circuito de la IMAGEN 1.

IMAGEN 1: Circuito de funcionamiento de SRAM 6116

Donde internamente en su estructura:

IMAGEN 2: Estructura interna del SRAM 6116

~3~
 REGISTROS

Donde antes de realizar algún experimento, se procede a analizar cada pin de cada
circuito integrado y ver sus funciones, así como cada circuito integrado presente en la
IMAGEN 1, entonces:

TABLA 1
Pines del SRAM 6116 y su función

I A0-A10: Líneas de dirección.

II I/O0-7: Pines que funcionan como entrada o salida de datos (tamaño
de la palabra).
/CS: Chip selector; sirve para habilitar o deshabilitar la memoria.
III /OE: Output enable; si está en 0 entonces los pines I/O funcionan
como salida de datos; si esta en 1 funcionan como entrada de datos.
/WE: Write enable; si esta en 1 lógico la memoria entonces solo nos
permitirá leer, si esta en 0 lógico la memoria servirá para el
almacenamiento de datos.
IV Vcc: Pin de alimentación a la memoria ( 4.5V- 5.5V)
GND: tierra (0V)

Luego tenemos el C.I 74LS244 (IMAGEN 3):

IMAGEN 3: Estructura interna del 74LS244

Donde vemos, este C.I está conformado por buffers tri-estado donde su tabla lógica
correspondiente es:

~4~
 REGISTROS

TABLA 2
Tabla lógica del CI 74LS244

Donde vemos que solo se activa en ‘0’ lógico, su verdadera función lo veremos
un poco más adelante en la discusión de datos.

Ahora se analizará los switches:

a) Para el bus de direcciones

IMAGEN 4: Selección de bus de direcciones

~5~
 REGISTROS

b) Para los pines de control de la memoria

IMAGEN 5: Selección de control de memoria/ Lectura, escritura.

c) Pines de entrada del CI 74LS244

IMAGEN 6: Switches Selección de pines de entrada del CI 74LS244

~6~
 REGISTROS

Y por último tendremos el display de 7 segmentos (Cátodo común)

IMAGEN 7: Funcionamiento del display

Como es un display cátodo común, su estructura interna será:

IMAGEN 8: Estructura interna del display 7 segmentos

~7~
 REGISTROS

2.- Escriba en la memoria los datos, en las direcciones y con la activación de los
pines necesarios, que se muestran en la figura 2.

IMAGEN 9: Datos a escribir en la memoria

Para lo cual, para los pines de dirección solo se necesita 4 direcciones (4 Bytes), y en
cada uno se almacenará una letra.

TABLA 3
Tabla de almacenamiento de letras

Dirección Palabra Letra

A1 A2 D0 D1 D2 D3 D4 D5 D6
0 0 0 1 1 0 1 1 1 H
0 1 1 1 1 1 1 1 0 O
1 0 0 0 0 1 1 1 0 L
1 1 1 1 1 0 1 1 1 A

Donde:

 D0= Diodo a

 D1= Diodo b

 D2= Diodo c De acuerdo a la imagen 8

(Estructura interna del
 D3= Diodo d
display)
 D4= Diodo e
 D5= Diodo f
 D6= Diodo g

~8~
 REGISTROS

Para poder grabar cada dirección en la memoria, hay un procedimiento. De acuerdo

con la IMAGEN 9:

 Habilitar memoria: dicha señal tiene que mantenerse en bajo durante todo el
proceso, caso contrario la memoria no estará en funcionamiento.

 𝑅/𝑊̅ : esta señal va permutando su estado lógico de alto a bajo y de bajo a alto.
Y de acuerdo a IMAGEN 9 se puede notar que cada letra luego de ser escrita
(WRITE, señal en bajo) es leída (READ, señal en alto).

IMAGEN 10: Grabado de la letra “H”

IMAGEN 11: Grabado de la letra “O”

~9~
 REGISTROS

IMAGEN 12: Grabado de la letra “L”

IMAGEN 13: Grabado de la letra “A”

~ 10 ~
 REGISTROS

DISCUSIÓN DE DATOS Y RESULTADOS

 La IMAGEN 4 nos muestra la selección de líneas de direcciones donde solo

elegiremos A0 y A1 puesto que solo necesitamos 4 direcciones para guardar
una letra en cada dirección (HOLA), en consecuencia, los demás pines de
dirección se deben poner en 0 lógico (tierra).

 La IMAGEN 5 nos muestra los pines de control de la memoria que de acuerdo

al estado de los switches, la memoria tendrá un diferente funcionamiento, así
de acuerdo a la IMAGEN 5:

SW1 Cuando está en ON la memoria cumplirá la

función de guardar la información, esto
indicaría que los pines I/O funcionarán como
ingreso de datos.
Cuando está en OFF la memoria nos
mostrará la información antes guardada,
entonces los pines I/O funcionarán como
salida de datos.
SW2 Para el caso de la experiencia es necesario
que el SW2 este en ON, entonces la memoria
funcionará en todo momento.
PTO. 1 El punto también servirá para controlar a los
buffers del C.I 74LS244.

 La IMAGEN 6 nos muestra la selección de pines de entrada del CI 74LS244 y

su funcionamiento de acuerdo a la IMAGEN 3 y la TABLA 2:

74LS244 El bloque de buffers se activará

ACTIVADO cuando el punto 1 está en 0
lógico
Entonces se “escribirá” en la
memoria, es decir esta dejará
pasar los estados del juego
resistencias que se muestran en
la figura.
74LS244 El bloque de buffers se
DESACTIVADO desactivará cuando el pto.1 está
en 1 lógico, entonces
“bloqueará” el paso de los
estados que se presentan en el
juego de resistencias.

~ 11 ~
 REGISTROS

 Las IMÁGENES 10, 11, 12, 13 nos muestra el grabado de datos en la memoria
reflejado en letras con ayuda de un display de 7 segmentos. Para el proceso de
grabado ( lectura/ escritura) se procede a realizar los siguientes pasos:

1) Se habilita la memoria, para esto se cierra SW2 poniendo la entrada /CE a

un estado bajo.

2) Como SW1 está inicialmente abierto, /OE está en estado bajo y la memoria
en modo lectura, y se procede a elegir las direcciones de acuerdo a la
IMAGEN 9 y se procede al grabado de direcciones (lectura/escritura).

3) Para ingresar la letra H en la dirección 00, se procede a realizar un arreglo

en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0

1 1 1 0 1 1 0

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado
alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta
manera se guardó la letra H.
Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en
estado Hi Z) se puede leer esta misma letra en la dirección 00.

4) Para ingresar la letra ‘O’ en la dirección 01, primero ponemos A1=0 y A0=1
y se procede a realizar un arreglo en el juego de resistencias de tal manera
que:

D6 D5 D4 D3 D2 D1 D0

0 1 1 1 1 1 1

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado
alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta
manera se guardó la letra O.
Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en
estado Hi Z) se puede leer esta misma letra en la dirección 01.

5) Para guardar la letra L en la dirección 10, primero ponemos A1=1 y A0=0 y

se procede a realizar un arreglo en el juego de resistencias de tal manera
que:

D6 D5 D4 D3 D2 D1 D0

0 1 1 1 0 0 0

Seguidamente se procede a realizar el mismo procedimiento realizado para la

letra ‘H’ y ‘O’

~ 12 ~
 REGISTROS

6) Para guardar la letra A en la dirección 11, ponemos A1=1 y A0=1, y se

procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0

1 1 1 0 1 1 1

Seguidamente se procede a realizar el mismo procedimiento realizado para la

letra ‘H’, ‘O’ y ‘L’.

Así en cada una de las cuatro direcciones ya se encuentran los respectivos

bytes, y si se desea leer la palabra HOLA simplemente se tiene que ingresar
las direcciones en orden ascendente como se hizo en las IMÁGENES 10, 11,
12, 13.

~ 13 ~
 REGISTROS

CONCLUSIONES
 El uso de los bufferes triestado (CI 74LS244) para controlar las entradas ‘’D0-
D7’’ durante el ciclo de escritura fue necesario para que los datos fueran
transferidos satisfactoriamente.

 El uso de los microinterruptores también fue de mucha ayuda ya que nos evitó
estar moviendo cables y así dañar el circuito innecesariamente.

 Pudimos corroborar la parte teórica aprendida sobre memorias SRAM e

implementarla experimentalmente, como por ejemplo el proceso de lectura y
escritura de datos para diferentes direcciones y con ayuda de un display para
facilitar nuestra lectura de datos.

~ 14 ~
 REGISTROS

APENDICE
Esquemas circuitales

Estructura interna de los C.I

C.I 74LS04

~ 15 ~
 REGISTROS

C.I 74LS244

DISPLAY 7 SEGMENTOS

SRAM 6116

~ 16 ~
 REGISTROS

CARACTERISTICAS GENERALES:

 Organización de la memoria: 2048 X 8

 Alta velocidad: tiempo de acceso 150 nseg.
 Baja potencia en estado inactivo: 10 uW
 Baja potencia en estado activo: 160 mW
 RAM completamente estática: No requiere reloj para su funcionamiento
 Temperatura de operación: 0.75 grados centígrados
 Temperatura de almacenamiento: De -55 a +125 grados centígrados.
 Potencia de disipación: 1 Watts
 Todas sus entradas y salidas son compatibles directamente con la
tecnología TTL
 Es directamente compatible con las memorias de 16K estándar, tipo RAM
6132

RANGOS MAXIMOS:

Esquemas implementados

FUNCIONAMIENTO DEL SRAM 6116

~ 17 ~
REGISTROS

~ 18 ~