UNIVERSIDAD NACIONAL MAYOR

DE SAN MARCOS
Decana de América

FACULTAD DE ING. ELECTRÓNICA Y ELECTRICA

EXPERIMENTO N° 5:

ANALISIS DE CIRCUITOS SECUENCIALES SINCRONOS

ALUMNO Sevilla Sanchez Gerardo

Alexander 16190185

CURSO : Sistemas Digitales

HORARIO : Viernes 10-12 horas

FECHA DE ENTREGA : 6/06/2019

PROFESOR : Ing. Guillermo Tejada M.

CONTENIDO

Contenido ............................................................................................................................................. 0
RESUMEN ............................................................................................................................................. 1
OBJETIVOS ............................................................................................................................................ 1
MATERIALES ......................................................................................................................................... 1

ANALISIS DEL CIRCUITO ......................................................................................................... 2

Tabla del flip flop jk .................................................................................................................................. 2

EXPERIMENTACIÓN ............................................................................................................... 6
RESULTADOS .......................................................................................................................... 6
INTERPRETACIÓN DE RESULTADOS .......................................................................................................... 7

CONCLUSIONES: .................................................................................................................... 8
APÉNDICE ............................................................................................................................... 8
RESUMEN

En este experimento mediante la implementación de un circuito lógico secuencial síncrono

(utilizando CI FF 7473) se pudo analizar y comprobar sus tablas y diagramas de estado,
observándose así los cambios en los flancos de bajada como se desarrollará más adelante.

OBJETIVOS

 Analizar un circuito lógico secuencial síncrono mediante sus ecuaciones de estado,

tabla de transición de estados, tabla de estados y diagramas de estados y comprobar
los resultados mediante la experimentación práctica.

MATERIALES

 Flip Flop JK 7473

 Integrado 74LS11

 Integrado 74LS08

 Integrado 74LS04

 Integrado 74LS32

 Leds

 Resistores de 220Ω

pág. 1
ANALISIS DEL CIRCUITO

Para el análisis del circuito mostrado es necesario conocer en primer lugar la función que cumple
los circuitos integrados; para esto, revisar la tabla de verdad de los Flip Flops utilizados en este
caso el CI 7476 que trabaja con flancos de bajada.

TABLA DEL FLIP FLOP JK

El flip JK se diseña a partir del Flip Flop de tipo RS como se muestra a continuación:

Tabla de estados del Flip Flop JK:

Para el desarrollo de la experiencia tanto las entradas Preset y Reset del JK irán a “1”.

Ahora se empieza con el análisis del circuito analizando las ecuaciones de estado:

A) ECUACIONES DE ESTADO

 Para el primer Flip Flop

𝑄0(𝑡+1) = 𝐽0 ̅̅̅̅̅̅
𝑄0(𝑡) + ̅̅̅
𝐾0 𝑄0(𝑡)
Pero: 𝐽0 = 𝐾0 = 1
̅̅̅̅̅̅
𝑄0(𝑡+1) = 𝑄 0(𝑡)

 𝒀𝟎 = ̅̅̅
𝒚𝟎 …………. (1)

pág. 2
  Para el segundo Flip Flop

𝑄1(𝑡+1) = 𝐽1 ̅̅̅̅̅̅
𝑄1(𝑡) + ̅̅̅
𝐾1 𝑄1(𝑡)

Pero: 𝐽1 = 𝑋𝑦0 + 𝑋̅̅̅̅

𝑦0

𝐾1 = 𝐽1

𝑄1(𝑡) = 𝑦1

𝑄1(𝑡+1) = 𝐽1 ̅̅̅̅̅̅
𝑄1(𝑡) + 𝐽̅1 𝑄1(𝑡)

𝑄1(𝑡+1) = 𝐽1 ⊕ 𝑦1

𝑌1 = (𝑋𝑦0 + 𝑋̅̅̅̅)
𝑦0 ⊕ 𝑦1

𝒀𝟏 = ̅̅̅̅̅̅̅̅̅̅̅̅
(𝑿 ⊕ 𝒚𝟎 ) ⊕ 𝒚𝟏 …………….. (2)

 Para el tercer Flip Flop

𝑄2(𝑡+1) = 𝐽2 ̅̅̅̅̅̅
𝑄2(𝑡) + ̅̅̅
𝐾2 𝑄2(𝑡)
̅
Pero: 𝐽2 = 𝑋𝑦0 𝑦1 + 𝑋̅̅̅𝑦
𝑦0 ̅̅̅1
𝐽2 = 𝐾2
𝑦2 = 𝑄2(𝑡)
𝑄2(𝑡+1) = 𝐽2 ̅̅̅̅̅̅
𝑄2(𝑡) + 𝐽̅2 𝑄2(𝑡)
𝑄2(𝑡+1) = 𝐽2 ⊕ 𝑦2

̅ ̅̅̅𝒚
𝒀𝟐 = (𝑿𝒚𝟎 𝒚𝟏 + 𝑿 𝟏 ⊕ 𝒚𝟐 …………………. (3)
𝒚𝟎 ̅̅̅)

Ecuaciones de estado:

𝑧0 = 𝑦0

𝑧1 = 𝑦1

𝑧2 = 𝑦2

Es Moore ya que depende solamente de sus salidas y0, y1, y2

pág. 3
 B) TABLAS DE TRANSICIÓN

X 0 1 Z2 Z1 Z0
.y2 .y1 y0
0 0 0 1 1 1 0 0 1 0 0 0
0 0 1 0 0 0 0 1 0 0 0 1
0 1 0 0 0 1 0 1 1 0 1 0
0 1 1 0 1 0 1 0 0 0 1 1
1 0 0 0 1 1 1 0 1 1 0 0
1 0 1 1 0 0 1 1 0 1 0 1
1 1 0 1 0 1 1 1 1 1 1 0
1 1 1 1 1 0 0 0 0 1 1 1

Y2 Y1 Y0 Y2 Y1 Y0
C) TABLAS DE ESTADO

Donde nuestros estados serán:

 A= 000 C= 010 E= 100 G= 110

 B= 001 D= 011 F= 101 H= 111

X 0 1 Z2 Z1 Z0

A H B 0 0 0
B A C 0 0 1
C B D 0 1 0
D C E 0 1 1
E D F 1 0 0
F E G 1 0 1
G F H 1 1 0
H G A 1 1 1

pág. 4
D) DIAGRAMAS DE ESTADO

A/000 B/001
1
1

0
E)
H/111 0 0 C/010
F)

1 0
0
1

G) 0 0
G/110 0 D/011

F/101 E/100

1
1
1

DIAGRAMA 1: Diagrama de estados

pág. 5
EXPERIMENTACIÓN

1.- Aplique pulsos de 5 voltios y 5 Hz de frecuencia.

Con el generador de señales en el clock y con pulsos de 5 voltios y con frecuencia de

1Hz ya que para 5Hz los cambios estado eran muy rápidos y no se podía analizar que
para 1Hz.

Verifique que el circuito, en cada pulso del clock, transita por los estados de su
diagrama de estados, para ello varíe el valor de X y registre los estados (salida de
cada FF).

RESULTADOS

pág. 6
INTERPRETACIÓN DE RE SULTADOS

- La primera tabla nos muestra la tabla de transición del circuito, donde los valores de Y0,
Y1 y Y2 lo obtenemos de las ecuaciones (1), (2), (3) respectivamente, cuyas ecuaciones
dependen de los valores de y0,y1,y2 y X. Una vez habilitado el modo escritura este hará
que los buffers se habiliten y trasladen a información hacia la memoria en la cual se
almacenara.
- El DIAGRAMA 1 nos muestra el diagrama de estados, que en forma gráfica nos
muestra cómo van cambiando los estados a medida que la entrada X sea ‘0’ o ‘1’ lógico
en cada pulso del clock ; donde vemos que para cada valor de ‘1’ lógico, los estados
van en forma ascendente, y para el valor ‘0’ lógico, los estados van en forma
descendente, donde podemos corroborar que actúa como un contador ya sea
ascendente(X=1) o descendente (X=0)

pág. 7
CONCLUSIONES:

- El uso de las ecuaciones tanto como las tablas y diagramas de estado fue necesario
para saber el comportamiento del circuito secuencial síncrono del experimento y
corroborar que puede funcionar como un contador descendente o ascendente de
acuerdo al valor de su entrada X ( ‘1’ para ascendente y ‘0’ para descendente)
- El uso de los circuitos driver facilitó la representación de los niveles lógicos en las
salidas Z0, Z1, Z2 y en la entrada X de las tablas de estado.

APÉNDICE

Esquemas circuitales

Estructura interna de los CI

pág. 8
pág. 9
pág. 10