Universidad Nacional San Cristóbal de Huamanga

Facultad de Ingeniería de Minas, Geología y Civil

Escuela Profesional de Ingeniería de Sistemas

ACTIVIDAD N° 05

Lozano Suarez, Yody Ysidro

Código 27130591

Docente

Ing. Christian Lezama Cuellar

Ayacucho – Perú

Septiembre de 2020
 SISTEMAS DIGITALES Y ARQUITECTURA DE COMPUTADORES

Actividad N° 05

Fecha de entrega: 6 de setiembre del 2020

Hora: 23:00

1. Dada la siguiente tabla de la verdad derive la función simplificada utilizando mapa K.

A B C Z
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 X
1 0 0 X
1 0 1 1
1 1 0 1
1 1 1 1

Utilizando mapa de K obtendremos:

F1=A

2. Dibuje los siguientes circuitos lógicos, solo usando compuertas NAND, repita con solo
compuertas NOR, de las siguientes funciones:
a) F1(X, Y, Z) = (X'Y + XY')Z + Z'(XY + X'Y')

Compuertas usando NAND Compuertas usando NOR

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅
̅Y̅X ̅̅̅̅̅
̅)(ZYX ̅̅̅̅̅
̅)(ZY ̅X)(Z ̅̅̅̅̅
̅ YX)) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅
̅+Y ̅ + X) + (Z ̅̅̅̅̅̅̅̅̅̅̅̅
̅ +Y+X ̅) + (Z̅̅̅̅̅̅̅̅̅̅̅̅
̅+X ̅)))
= ((Z = (((Z + Y + X) + (Z +Y

Ing. Christian Lezama Cuellar

 b) F2(X, Y, Z) = X' + Y'Z + Z'X
Simplificando la expresión quedaría:
F2=X' + Y' + Z'

DIAGRAMA DEL CIRCUITO X' + Y' + Z'

Compuertas usando NAND

= ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
((Z) ∗ (Y) ∗ (X))

Compuertas usando NOR

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅
= (((X ∗ Y ∗ Z)))

Ing. Christian Lezama Cuellar

3. Minimiza las siguientes funciones expresadas como producto de términos máximos,
empleando directamente estos términos sobre el mapa k. Dibuje diagrama lógico y
luego transforme el diagrama solo con compuertas NOR.
a) F1 = M(0, 3, 4, 5, 6, 7, 11, 13, 14, 15)

Utilizando los máximos términos obtenemos:

̅ ) ∗ (𝐵̅ + 𝐶̅ )
𝐹1 = (𝐴 + 𝐶 + 𝐷) ∗ (𝐵̅ + 𝐷

El diagrama lógico de la expresión booleana:

Luego trasformamos la expresión booleana solo con compuertas NOR

𝐹1 = (𝐴 + 𝐶 + 𝐷) ∗ (𝐵̅ + 𝐷 ̅ ) ∗ (𝐵̅ + 𝐶̅ )
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅ ) ∗ ̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅
𝐹1 = (𝐴 + 𝐶 + 𝐷) ∗ (𝐵 ̅ +𝐷 (𝐵̅ + 𝐶̅ )

El diagrama lógico con compuertas NOR:

Ing. Christian Lezama Cuellar

 b) F2 = M(1, 3, 4, 5, 6, 7, 9, 11, 13)
Utilizando los máximos términos obtenemos:

̅ ) ∗ (𝐵 + 𝐷
𝐹2 = (𝐶 + 𝐷 ̅ ) ∗ (𝐴 + 𝐵̅)

El diagrama lógico de la expresión booleana:

Luego trasformamos la expresión booleana solo con compuertas NOR

𝐹2 = (𝐶 + 𝐷 ̅ ) ∗ (𝐵 + 𝐷
̅ ) ∗ (𝐴 + 𝐵̅)

Ing. Christian Lezama Cuellar

 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅
𝐹2 = ̅̅̅̅̅̅̅̅̅̅
(𝐶 + 𝐷 ̅ ) ∗ ̅̅̅̅̅̅̅̅̅̅
(𝐵 + 𝐷 ̅ ) ∗ (𝐴 + 𝐶̅ )

El diagrama lógico con compuertas NOR:

4. Utilizar mapa k para minimizar las siguientes funciones como “minterms” y como
“Maxterms”.
a) F1 = m (0,1, 4, 5, 9, 11, 15) + d (2, 6,7, 13)
Usando el mapa de k para desarrollar la función con “minterms”:

= (𝐴̅ ∗ 𝐶̅ ) + (𝐴 ∗ 𝐶) + (𝐵̅ ∗ 𝐶̅ )

Usando el mapa de k para desarrollar la función con “Maxterms”:

Ing. Christian Lezama Cuellar

 = (𝐴̅ + 𝐵̅ + 𝐶) ∗ (𝐴 + 𝐶̅ )

b) F2 = m(3, 7, 11) + d(12, 13, 14, 15)

Usando el mapa de k para desarrollar la función con “minterms”:

= (𝐵̅) + (𝐴̅)

Ing. Christian Lezama Cuellar

 Usando el mapa de k para desarrollar la función con “Maxterms”:

= 𝐴̅ + 𝐵̅

c) F3 = m(3, 8, 10, 12,14) + d(2, 6, 7, 13) 1,4,5,9,11,15

Usando el mapa de k para desarrollar la función con “minterms”:

= (𝐵̅ ∗ 𝐷) + (𝐶̅ ∗ 𝐷
̅ ) + (𝐴 ∗ 𝐷
̅)

Ing. Christian Lezama Cuellar

 Usando el mapa de k para desarrollar la función con “Maxterms”:

= (𝐴 + 𝐶̅ + 𝐷) ∗ (𝐵̅ ∗ 𝐷
̅)

5. Sea X1 X0 un numero binario de 2 bit que puede tener cualquier valor (00, 01, 10, 11; por
ejemplo, cuando X1 = 1 y X0 = 0, el numero binario es 10. De manera similar, Y1 Y0
representa otro número binario de 2 bit. Diseñe un circuito lógico utilizando las entradas
X1 X0 y Y1 Y0 y cuya salida sea ALTA solo cuando los dos números binarios sean iguales.

6. Un numero binario de 4 bit se representa como A3A2A1A0, donde A3, A2, A1 y A0 representan
los bits individuales con A0 igual a LSB. Diseñe un circuito lógico que produzca una salida
ALTA siempre que el número binario sea mayor que 0010 y menor que 1000.

Solución:
Tenemos que la salida es uno cuando:

A3A2A1A0=0011
A3A2A1A0=0100
A3A2A1A0=0101
A3A2A1A0=0110
A3A2A1A0=0111
En todas las demás situaciones la salida es cero

Ing. Christian Lezama Cuellar

 ̅̅̅̅𝐴3) + (𝐴0𝐴1𝐴2
= (𝐴2 ̅̅̅̅)
circuito lógico que produzca una salida ALTA

7. Un código BDC se trasmite a un receptor lejano. Los bits son A3, A2, A1 y A0 con A3 como el
MSB. El circuito receptor contiene un circuito detector de errores BDC que examina el código
recibido para ver si es un código BDC legal (es decir de 0 a 9 en decimal). Diseñe este circuito
para reproducir un nivel ALTO para cualquier condición de error.
N° A3 A2 A1 A0 SALIDA
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

Ing. Christian Lezama Cuellar

 Realizamos el mapa de Karnaugh pero en este caso utilizaremos los maxtérminos para
así utilizar las compuertas NOR.

(A2+A1)*(A3)

Observamos que la salida no depende del bit A0 esto se debe a que es el bit menos
significativo y no importa que valores tome. Pasamos a la simulación del circuito y
formamos la tabla de verdad:

Tabla de verdad:

N° A3 A2 A1 SALIDA
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 1
7 1 1 1 1

Ing. Christian Lezama Cuellar

8. Tres fotoceldas son iluminadas por tres luces intermitentes. Se supone que las luces son
intermitentes en secuencia de modo que en ningún momento las tres luces estarán
encendidas o apagadas al mismo tiempo. Cada fotocelda se utiliza para supervisar una de
las luces y esta es un circuito que produce un voltaje de salida BAJO cuando la fotocelda esta
oscura y un voltaje de salida ALTO cuando la fotocelda está iluminada. Diseñe un circuito
lógico que tiene como sus entradas las salidas del circuito de fotoceldas, el cual produce una
salida ALTA siempre que las tres luces estén encendidas o bien todas apagadas al mismo
tiempo.
solución
Aplicando la tabla de verdad quedaría de la siguiente manera:
x, y, z son las entradas de las fotoceldas. Q es la salida

N° x y z Q
0 0 0 0 1
1 0 0 1 0
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 0
6 1 1 0 0
7 1 1 1 1

Según la tabla de verdad la salida será 1 solo cuando todas las entradas valgan 0 o
cuando todas valgan 1. El resto equivale a 0. De la tabla de verdad sacamos la
siguiente ecuación:
Q = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(x + y + z) + (x ∗ y ∗ z)

Con esta ecuación se puede construir el circuito combinacional. El cual a simple vista
consta de una compuerta NOR de tres entradas, una AND de tres entradas y una OR de
dos entradas.

Ing. Christian Lezama Cuellar

9. En la figura el diagrama de una alarma para automóvil empleada para detectar ciertas
condiciones no deseables. Los tres interruptores se emplean para indicar el estado en el que
se encuentra la puerta del lado del conductor, el encendido y los faros. Diseñe el circuito
lógico con estos tres interruptores como entradas, de modo que la alarma se active cuando
se presenten cualquiera de las siguientes condiciones:
• Los faros estén prendidos mientras en encendido este apagado.
• La puerta este abierta mientras el encendido este prendido.

Solución
N° L I D X
0 0 0 0 0
1 0 0 0 0
2 0 0 1 0
3 0 0 1 1
4 0 1 0 1
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1

Utilizando el método del mapa de KARNAUGH tenemos:

(I*D)+(L*~I)

Ing. Christian Lezama Cuellar

En consecuencia, tendremos:

IMPLEMENTACION

10. Cuatro tanques de gran capacidad de una planta química contienen diferentes líquidos
sometidos a calentamiento. Se utilizan sensores de nivel de líquido para detectar si el nivel
de los tanques A y B excede un nivel predeterminado. Los sensores de temperatura de los
tanques C y D detectan cuando la temperatura de estos tanques desciende de un límite pre
escrito.
Suponga que las salidas A y B del sensor de nivel del líquido son BAJOS cuando el nivel
satisfactorio y ALTOS cuando es demasiado alto.
Asimismo, la salida C y D del sensor de temperatura son BAJAS cuando la temperatura es
satisfactoria y ALTAS cuando la temperatura es demasiado baja.
Diseñe el circuito lógico que detecte cuando el nivel del tanque A o B es muy alto al mismo
tiempo que la temperatura ya sea en el tanque C o en el D es muy baja.

Ing. Christian Lezama Cuellar

 N° A B C D N T
0 0 0 0 0 0 0 IDENTTIFICACION DE LAS SALIDAS
1 0 0 0 1 0 1
2 0 0 1 0 0 1 Los sensores de nivel de liquido (“N”) se
3 0 0 1 1 0 1 encuentran en “A” y “B”, se activarán cuando
4 0 1 0 0 1 0 exista mucho líquido.
5 0 1 0 1 1 1
6 0 1 1 0 1 1 Los sensores de temperatura (“T”) se encuentra en
7 0 1 1 1 1 1 “C” y “D”, se activarán cuando la temperatura sea
8 1 0 0 0 1 0 menor a la determinada
9 1 0 0 1 1 1
10 1 0 1 0 1 1 Los 1 representan el sensor activado
11 1 0 1 1 1 1
12 1 1 0 0 1 0
13 1 1 0 1 1 1
14 1 1 1 0 1 1
15 1 1 1 1 1 1
IDENTIFICACION DE MINI-TERMS
Cuando en la salida el sensor esta activado se tiene que identificar en que entradas se
activan y en cuales no.

N° A B C D N N° A B C D T
0 0 0 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 1 1 A’B’C’D
2 0 0 1 0 0 2 0 0 1 0 1 A’B’CD’
3 0 0 1 1 0 3 0 0 1 1 1 A’B’CD
4 0 1 0 0 1 A’BC’D’ 4 0 1 0 0 0
5 0 1 0 1 1 A’BC’D 5 0 1 0 1 1 A’BC’D
6 0 1 1 0 1 A’BCD’ 6 0 1 1 0 1 A’BCD’
7 0 1 1 1 1 A’BCD 7 0 1 1 1 1 A’BCD
8 1 0 0 0 1 AB’C’D’ 8 1 0 0 0 0
9 1 0 0 1 1 AB’C’D 9 1 0 0 1 1 AB’C’D
10 1 0 1 0 1 AB’CD’ 10 1 0 1 0 1 AB’CD’
11 1 0 1 1 1 AB’CD 11 1 0 1 1 1 AB’CD
12 1 1 0 0 1 ABC’D’ 12 1 1 0 0 0
13 1 1 0 1 1 ABC’D 13 1 1 0 1 1 ABC’D
14 1 1 1 0 1 ABCD’ 14 1 1 1 0 1 ABCD’
15 1 1 1 1 1 ABCD 15 1 1 1 1 1 ABCD

EXPRESION DE mini-terms NO SIMPLIFICADA

Los mini-terms son la suma de los productos.

Por lo que de la salida “N” queda como:

Ing. Christian Lezama Cuellar

 Y la salida “T” será de la sig. Forma:

MAPEO DESDE LA TABLA DE VERDAD

Las entradas se dividirán para representar filas y columnas, de esta forma se podrá
posicionar la salida a su lugar correspondiente.
El número de salida es igual a el numero de mapas de Karnaugh que se tendrán que crear.
En este caso se tienen dos salidas por lo que se crearan solo dos mapas

MAPA DE SALIDA “N”

N=(B)+(A)

MAPA DE SALIDA “T”

T=(D)+(C)

DIAGRAMA
El diagrama lógico de las salidas “N” y “T” utilizan una compuertas OR, ya que esta
compuerta representa una suma.

Ing. Christian Lezama Cuellar

 Como las salidas deben de funcionar en un mismo circuito se tiene que utilizar una
compuerta AND, esta representa una multiplicación.

=(B*D)+(B*C)+(A*D)+(A*C)

IMPLEMENTACION EN TINKERCAD

Indicaciones:

a) Realizar LA SOLUCION en formato Word.

b) Realizar la simulación en https://www.tinkercad.com/ e incorporar la captura en su
informe.
c) Realizar la simulación en Proteus y capturar la imagen en su informe
d) La tarea debe ser envía en la fecha indicada

Ing. Christian Lezama Cuellar