UNIVERSIDAD MAYOR DE SAN SIMON

FACULTAD DE CIENCIAS Y TECNOLOGIA

CARRERA DE INGENIERIA ELECTRICA

COMPUERTAS LOGICAS COMBINACIONALES Y DISPOSITIVOS

SECUENCIALES

Docente: Ing. Urrutia Medrano José A.

Materia: Electrónica Digital
Presentado por: Romero Almendras David Rodrigo
Fecha: 27 de Marzo, 2017
 INDICE

PRIMERA PARTE COMPUERTAS LOGICAS COMBINACIONALES

1.- INTRODUCCION……………………….…………………………………………….

1.1.- LOGICA POSITIVA…….……………………………………………………………..

1.2.- LOGICA NEGATIIVA….……………………………………………………………...

2.- COMPUERTAS LOGICAS………………………………………………………….

3.- COMPUERTAS LOGICAS COMBINADAS....…………………..………………...

4.- ALGEBRA BOOLEANA Y CIRCUITOS ELECTRONICOS…………………………....

5.- CIRCUITOS COMBINACIONALES…………………………………………………….

6.- DISEÑO DE DISPOSITIVOS COMBINACIONALES………………………………......

SEGUNDA PARTE DISPOSITIVOS SECUENCIALES

1.- INTRODUCION…………………………………………………………………………

2.- DISPOSITIVO O CIRCUITO SECUENCIAL………………………………………….

3.- FLIP FLOP……………………………………………………………………………

4.- CONTADORES……………………………………………………………………….

5.- DISEÑO DE CONTADORES………………………………………………………..

6.- CONCLUSION………………………………………………………………………...

7.- BIBLIOGRAFIA……………………………………………………………………….
 COMPUERTAS LOGICAS COMBINACIONALES Y DISPOSITIVOS
SECUENCIALES

1.- INTRODUCCION

Dentro de la electrónica digital, existe un gran número de problemas a resolver que

se repiten normalmente. Por ejemplo, es muy común que al diseñar un circuito
electrónico necesitemos tener el valor opuesto al de un punto determinado, o que
cuando un cierto número de pulsadores estén activados, una salida permanezca
apagada. Todas estas situaciones pueden ser expresadas mediante ceros y unos,
y tratadas mediante circuitos digitales. Los elementos básicos de cualquier circuito
digital son las compuertas lógicas.

En el presente trabajo se intenta dar una definición de lo que es un álgebra de

Boole; se tratan las funciones booleanas, haciendo una correlación con las fórmulas
proposicionales. Asimismo, se plantean dos formas canónicas de las funciones
booleanas, que son útiles para varios propósitos, tales como el de determinar si dos
expresiones representan o no la misma función.

1.1.- LOGICA POSITIVA

En esta notación al “1” lógico le corresponde el nivel más alto de tensión y al “0”
lógico el nivel más bajo, pero que ocurre cuando la señal no está bien definida.
Entonces habrá que conocer cuáles son los límites para cada tipo de señal
(conocido como tensión de histéresis).

1.2.-LOGICA NEGATIVA
Aquí ocurre todo lo contrario, es decir, se representa al estado "1" con los niveles
más bajos de tensión y al "0" con los niveles más altos. Por lo general se suele
trabajar con lógica positiva.
2.- COMPUERTAS LOGICAS
Las compuertas lógicas son dispositivos que operan con aquellos estados lógicos
mencionados en lo anterior y funcionan igual que una calculadora, de un lado
ingresas los datos, ésta realiza una operación, y finalmente, te muestra el resultado.

Cada una de las compuertas lógicas se las representa mediante un Símbolo, y la

operación que realiza (Operación lógica) se corresponde con una tabla,
llamada Tabla de Verdad, entre las que se tienen:
I. COMPUERTA NOT
Se trata de un inversor, es decir, invierte el dato de entrada, por ejemplo; si
pones su entrada a 1 (nivel alto) obtendrás en su salida un 0 (o nivel bajo),
y viceversa. Esta compuerta dispone de una sola entrada. Su operación
lógica es s igual a a invertida

II. COMPUERTA AND

Se trata de un inversor, es decir, invierte el dato de entrada, por ejemplo; si
pones su entrada a 1 (nivel alto) obtendrás en su salida un 0 (o nivel bajo),
y viceversa. Esta compuerta dispone de una sola entrada. Su operación
lógica es s igual a a invertida

III. COMPUERTA OR
Al igual que la anterior posee dos entradas como mínimo y la operación
lógica, será una suma entre ambas. Debemos entender que 1 + 1 = 1, el tema
es que se trata de una compuerta O Inclusiva es como a y/o b*Es decir,
basta que una de ellas sea 1 para que su salida sea también 1*.
IV. COMPUERTA OR-EX o XOR
Es OR Exclusiva en este caso con dos entradas (puede tener más) y lo que
hará con ellas será una suma lógica entre a por b invertida y a
invertida por b. Al ser O Exclusiva su salida será 1 si una y sólo una de
sus entradas es 1.

3.- COMPUERTAS LOGICAS COMBINADAS

Al agregar una compuerta NOT a cada una de las compuertas anteriores los
resultados de sus respectivas tablas de verdad se invierten, y dan origen a tres
nuevas compuertas llamadas NAND, NOR y NOR-EX. Veamos ahora como son y
cuál es el símbolo que las representa.
I. COMPUERTA NAND
Responde a la inversión del producto lógico de sus entradas, en su
representación simbólica se reemplaza la compuerta NOT por un
círculo a la salida de la compuerta AND.

II. COMPUERTA NOR

El resultado que se obtiene a la salida de esta compuerta resulta de la
inversión de la operación lógica o inclusiva es como un no a y/o b.
Igual que antes, solo agregas un círculo a la compuerta OR y ya tienes
una NOR.
 III. COMPUERTA NOR-EX
Es simplemente la inversión de la compuerta OR-EX, los resultados
se pueden apreciar en la tabla de verdad, que bien podrías compararla
con la anterior y notar la diferencia, el símbolo que la representa lo
tienes en el siguiente gráfico.

IV. BUFFER’S
En realidad no realiza ninguna operación lógica, su finalidad es
amplificar un poco la señal (o refrescarla si se puede decir). Como
puedes ver en el siguiente gráfico la señal de salida es la misma que
de entrada.

4.- ALGEBRA BOOLEANA Y CIRCUITOS ELECTRONICOS

La relación que existe entre la lógica booleana y los sistemas de cómputo es fuerte,
de hecho se da una relación uno a uno entre las funciones booleanas y los circuitos
electrónicos de compuertas digitales. Para cada función booleana es posible
diseñar un circuito electrónico y viceversa, como las funciones booleanas solo
requieren de los operadores AND, OR y NOT podemos construir nuestros circuitos
utilizando exclusivamente éstos operadores utilizando las compuertas lógicas
homónimas. Un hecho interesante es que es posible implementar cualquier circuito
electrónico utilizando una sola compuerta, ésta es la compuerta NAND. Para probar
que podemos construir cualquier función booleana utilizando sólo compuertas
NAND, necesitamos demostrar cómo construir un inversor (NOT), una compuerta
AND y una compuerta OR a partir de una compuerta NAND, ya que como se dijo,
es posible implementar cualquier función booleana utilizando sólo los operadores
booleanos AND, OR y NOT. Para construir un inversor simplemente conectamos
juntas las dos entradas de una compuerta NAND. Una vez que tenemos un inversor,
construir una compuerta AND es fácil, sólo invertimos la salida de una compuerta
NAND, después de todo, NOT (NOT (A AND B)) es equivalente a A AND B. Por
supuesto, se requieren dos compuertas NAND para construir una sola compuerta
AND, nadie ha dicho que los circuitos implementados sólo utilizando compuertas
NAND sean lo óptimo, solo se ha dicho que es posible hacerlo. La otra compuerta
que necesitamos sintetizar es la compuerta lógica OR, esto es sencillo si utilizamos
los teoremas de De Morgan, que en síntesis se logra en tres pasos, primero se
reemplazan todos los "·" por "+" después se invierte cada literal y por último se
niega la totalidad de la expresión.
Si se tiene la necesidad de construir diferentes compuertas de la manera descrita,
bien hay dos buenas razones, la primera es que las compuertas NAND son las más
económicas y en segundo lugar es preferible construir circuitos complejos utilizando
los mismos bloques básicos. Es posible construir cualquier circuito lógico utilizando
sólo compuertas de tipo NOR (NOR = NOT(A OR B)). La correspondencia entre la
lógica NAND y la NOR es ortogonal entre la correspondencia de sus formas
canónicas. Mientras que la lógica NOR es útil en muchos circuitos, la mayoría de
los diseñadores utilizan lógica NAND.

5.- CIRCUITOS COMBINACIONALES

Un circuito combinacional es un sistema que contiene operaciones booleanas
básicas (AND, OR, NOT), algunas entradas y un juego de salidas, como cada salida
corresponde a una función lógica individual, un circuito combinacional a menudo
implementa varias funciones booleanas diferentes, es muy importante recordar éste
hecho, cada salida representa una función booleana diferente.
6.- DISEÑO DE DISPOSITIVOS COMBINACIONALES
6.1.- METODO DEL MAPA DE KARNAUGH (MAPA K)
El mapa de Karnaugh es un método gráfico que se utiliza para simplificar una
ecuación lógica para convertir una tabla de verdad a su circuito lógico
correspondiente en un proceso simple y ordenado. Aunque un mapa de Karnaugh
(se abrevia como mapa K) se puede utilizar para resolver problemas con cualquier
número de variables de entrada, su utilidad práctica se limita a seis variables. El
siguiente análisis se limitara a problemas de hasta cuatro entradas, ya que los
problemas con cinco y seis entradas son demasiado complicados y se resuelven
mejor con un programa de computadora.

El formato del mapa de Karnaugh (mapa K), al igual que una tabla de verdad, es un
medio para demostrar la relación entre las entradas lógicas y la salida que se busca.

Figura 1. Mapas de Karnaugh y tablas de verdad para (a) dos, (b) tres y (c) cuatro
variables.
EJEMPLO DE DISEÑO DIGITAL MEDIANTE EL MAPA K:

6.2.- METODO ALGEBRAICO

Consiste en seguir las propiedades, postulados y teoremas del Álgebra de Boole
para obtener una función más reducida.
6.2.1.- ALGEBRA DE BOOL
Un algebra de Boole es un sistema de elementos B= {0,1} y los operadores binarios
(·) y (+) y (‘) definidos ya anteriormente.
Estos elementos y operadores cumplen con las siguientes propiedades:
1.- PROPIEDAD CONMUTATIVA:
A+B=B+A
A·B=B·A
2. PROPIEDAD DISTRIBUTIVA:
A· (B+C) = A·B + A·C
A + B·C = (A+B)·(A+C)
3. ELEMENTOS NEUTROS DIFERENTES
A+0=A
A·1=A
4. SIEMPRE EXISTE EL COMPLEMENTO DE A, DENOMINADO A’
A + A’ = 1
A · A’ = 0
6.2.2.- TEOREMAS DEL ALGEBRA DE BOOLE

TEOREMA 1: el elemento complemento A’ es único.

TEOREMA 2 (ELEMENTOS NULOS): para cada elemento de B se verifica:

A+1 = 1
A·0 = 0
TEOREMA 3: cada elemento identidad es el complemento del otro.
0’=1
1’=0
TEOREMA 4 (IDEMPOTENCIA): para cada elemento de B, se verifica:
A+A=A
A·A=A
TEOREMA 5 (INVOLUCIÓN): para cada elemento de B, se verifica:
(A’)’ = A
TEOREMA 6 (ABSORCIÓN): para cada par de elementos de B, se verifica:
A+A·B=A
A·(A+B)=A
TEOREMA 7: para cada par de elementos de B, se verifica:
A + A’·B = A + B
A · (A’ + B) = A · B
TEOREMA 8 (ASOCIATIVIDAD): cada uno de los operadores binarios (+) y (·)
cumple la propiedad asociativa:
A+(B+C) = (A+B)+C
A·(B·C) = (A·B)·C
LEYES DE DEMORGAN: para cada par de elementos de B, se verifica:
(A+B)’ = A’·B’
(A·B)’ = A’ + B’
EJEMPLO DE DISEÑO DIGITAL MEDIANTE EL METODO ALGEBRAICO
 DISPOSITIVOS SECUENCIALES

1.- INTRODUCION
Un problema con la lógica secuencial es su falta de "memoria". En teoría, todas las
funciones de salida en un circuito combinacional dependen del estado actual de los
valores de entrada, cualquier cambio en los valores de entrada se refleja (después
de un intervalo de tiempo llamado retardo de propagación) en las salidas.
Desafortunadamente las computadoras requieren de la habilidad para "recordar" el
resultado de cálculos pasados. Éste es el dominio de la lógica secuencial. Una celda
de memoria es un circuito electrónico que recuerda un valor de entrada después
que dicho valor ha desaparecido. La unidad de memoria más básica es el flip-flop
Set/Reset. Aunque recordar un bit sencillo es importante, la mayoría de los sistemas
de cómputo requieren recordar un grupo de bits, esto se logra combinando varios
flip-flop en paralelo, una conexión de éste tipo recibe el nombre de registro. A partir
de aquí es posible implementar diferentes circuitos como registros de corrimiento y
contadores, éstos últimos también los conocemos como circuitos de reloj. Con los
elementos mencionados es posible construir un microprocesador completo.
2.- DISPOSITIVO O CIRCUITO SECUENCIAL
Un circuito o dispositivo secuencial se define como un circuito doblemente evaluado
en el cual, la salida en cualquier instante depende de las entradas en dicho instante
y de la historia pasada (o secuencia) de entradas. Esta definición implica una serie
de características a estos sistemas. Entre éstas podemos destacar las siguientes:

2.1.- Poseen uno o más caminos de realimentación, es decir, una o más señales
internas o de salida se vuelven a introducir como señales de entradas. Gracias a
esta característica se garantiza la dependencia de la operación con la secuencia
anterior.
2.2.- Como es lógico, existe una dependencia explícita del tiempo. Esta
dependencia se produce en los lazos de realimentación antes mencionados. En
estos lazos es necesario distinguir entre las salidas y las entradas realimentadas.
Esta distinción se traducirá en un retraso de ambas señales (en el caso más ideal).
2.2.1.- Elementos de retraso, ya sean explícitos o implícitos debido al retraso de la
lógica combinacional. Este retraso es fijo e independiente de cualquier señal.
2.2.2.- Elementos de memoria, que son dispositivos que almacena el valor de la
entrada en un instante determinado por una señal externa y lo mantiene hasta que
dicha señal ordene el almacenamiento de un nuevo valor.

3.- FLIP-FLOP

El Flip-flop es el nombre común que se le da a los dispositivos de dos estados, que

sirven como memoria básica para las operaciones de lógica secuencial. Los Flip-
Flops son ampliamente usados para el almacenamiento y transferencia de datos
digitales y se usan normalmente en unidades llamadas "registros", para el
almacenamiento de datos numéricos binarios.
3.1.-FLIP FLOP SET/RESET

La siguiente figura muestra una forma posible de implementar un Flip-Flop S-R.

Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q’ son las
salidas (Q es generalmente la salida que se busca manipular.)

Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de

Estado y las Ecuaciones Características. La siguiente tabla muestra la tabla de
estado para un FF S-R.

S R Q Q+
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 -
1 1 1 -
3.2.-FLIP FLOP T

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo

de cero a 1. Las siguientes dos figuras muestran el diagrama de bloque y una
implementación del FF T mediante un FF S-R y compuertas adicionales.

Nótese que en la implementación del FF T, las dos entradas del FF S-R están
conectadas a compuertas AND, ambas conectadas a su vez a la entrada T.
Además, la entrada Q está conectada a R y Q’ a S. Esta conexión es así para
permitir que el FF S-R cambié de estado cada que se le mande un dato a T. Por
ejemplo, si Q = 1 en el tiempo actual, eso significa que Q’ = 0, por lo tanto, al recibir
T el valor de 1, se pasaran los valores de R = 1 y S = 0 al FF S-R, realizando un
reset de Q.
La tabla de estado para el FF T se presenta a continuación. Es muy sencilla: cuando
T = 0 el estado de Q no cambia, es decir Q = Q+ (estado de memoria), cuando T =
1, Q es complementada y, por lo tanto, Q+ = Q’.

Tabla de estado para el FF T

T Q Q+
0 0 0
0 1 1
1 0 1
1 1 0

3.3.- FLIP FLOP J.K

El flip-flop J-K es una mezcla entre el flip-flop S-R y el flip-flop T. Esto ocurre de la
siguiente manera:

En J=1, K=1 actúa como Flip-flop T

De otra forma, actúa como flip-flop S-R

El siguiente diagrama de bloque es el perteneciente el FF J-K

Una implementación tentativa de un FF J-K a partir de un FF S-R sin reloj es la
siguiente:

La tabla de estado aparece a continuación. Note que es muy parecida a la del FF

S-R solo que ahora los estados de J=1 y K=1 sí son válidos.

Tabla de estado del FF J-K

J K Q Q+
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
De la tabla anterior se obtiene la siguiente ecuación característica mediante mapas
de Karnaugh: Este flip-flop es uno de los más comunes con
reloj. El siguiente diagrama lo muestra con entrada para reloj:

3.4.- FLIP FLOP TIPO D

El flip-flop D es uno de los FF más sencillos. Su función es dejar pasar lo que entra
por D, a la salida Q, después de un pulso del reloj. Es, junto con el FF J-K, uno de
los flip-flops más comunes con reloj. Su tabla de estado se muestra a continuación:

D Q Q+
0 0 0
0 1 0
1 0 1
1 1 1

De la tabla se infiere que la ecuación característica para el FF D es: Q+= D. El

siguiente diagrama de bloques representa este flip-flop.
4.- CONTADORES

Se denomina contadora a todo circuito secuencial capaz de almacenar en cada

momento el número de pulsos aplicados a una determinada entrada del circuito,
consta de una entrada de impulsos que se encarga de conformar (escuadrar), de
manera que el conteo de los mismos no sea alterado por señales no deseadas, las
cuales pueden falsear el resultado final. Estos impulsos son acumulados en un
contador propiamente dicho cuyo resultado, se presenta mediante un visor que
puede estar constituido por una serie de sencillos dígitos de siete segmentos o en
su caso mediante una sofisticada pantalla de plasma.

4.1.-CONTADORES SINCRONOS

El contador síncrono está formado por una serie de flip-flops a los que se les aplica
simultáneamente todas las entradas o pulsos de reloj de forma que todos los flip-
flops cambian simultáneamente de estado.

Los contadores síncronos suelen consistir en un elemento de memoria, que se

implementa usando flip-flops y un elemento combinatorio, que es implementado
tradicionalmente mediante puertas lógicas El uso de las puertas lógicas para la
lógica combinacional suele reducir el costo de los componentes de los circuitos del
contador a un mínimo absoluto, por lo que sigue siendo un enfoque popular.
4.2.-CONTADORES ASINCRONOS

El contador asíncrono está constituido por un conjunto de flip-flops en los que los
pulsos que se aplican a la entrada, generalmente procedentes de un reloj, deben
atravesar el primer flip-flop antes de poder mandar al segundo y así sucesivamente
hasta el último flip-flop.

También conocidos como contadores de ondulación, son el tipo más simple, que
requieren menos componentes y menos circuitería que contadores síncronos. Los
contadores asíncronos son más fáciles de construir que sus contrapartes síncronas,
pero la ausencia de un reloj interno también presenta varias desventajas
importantes. Los flip-flops en un contador asíncrono cambian los estados en
diferentes momentos, por lo que los retrasos en el cambio de un estado a otro,
conocidos como retardos de propagación, se suman para crear un retardo global.
Mientras más flip-flops contenga un contador asíncrono, mayor será el retardo
global.
5.- DISEÑO DE CONTADORES

En los puntos anteriores estudiamos el comportamiento de contadores. El análisis

de este tipo de circuitos secuenciales consiste básicamente en determinar la forma
de contar, lo cual se obtiene por medio de un diagrama de tiempo.
En forma de circuito integrado existen muchos tipos de contadores que en general
siguen una secuencia binaria normal.

Muchas veces se desea tener contadores que sigan secuencias de conteo que no
sea la binaria, en ese caso ya no se dispondrá de circuitos integrados que
contengan el contador, sino que debemos diseñarlo. Al ser el contador un circuito
secuencial para diseñarlo se utilizarán las técnicas de diseño de circuitos
secuenciales. Se analizará el procedimiento para el caso de los contadores, lo que
implica una gran simplificación del procedimiento.

5.1.- PROCEDIMIENTO DE DISEÑO

1. Realizar el diagrama de estado. Del número de estados diferentes se obtiene

el número de flip flops.

2. Realizar la tabla de transiciones. De la tabla se obtienen las funciones de

entradas de los flip flops. Se selecciona el tipo de flip flop para el diseño (JK, T, D).

3. Minimización de las funciones de entradas utilizando mapas de Karnaugh.

4. Dibujar el diagrama circuital.

5.2.-EJEMPLO DE DISEÑO: CONTADOR BINARIO ASCENDENTE DE 3 BITS

Para entender el procedimiento de diseño, sigamos los pasos para diseñar un

contador síncrono binario ascendente de 3 bits. La cuenta será 000, 001, 010, 011,
100, 101, 110, 111... Y así de nuevo. (En decimal corresponde a la cuenta 0, 1, 2,
3, 4, 5, 6,7 y de nuevo a 0).
PASO 1.-DIAGRAMA DE ESTADO

Describimos el contador mediante un diagrama de estado, que nos muestra la

manera como avanza la secuencia cada vez que se aplica un pulso de reloj.
El número de estados por lo que pasa el contador es de 7 por lo que se necesitarán
3 FF para diseñarlo.
En el diseño de circuitos secuenciales en general, el diagrama de estado es el
primer paso hacia la obtención del circuito. Para el caso de contadores por ser una
secuencia directa no es necesario el diagrama de estado ya que en la especificación
de diseño está suficientemente clara la secuencia de conteo, y de esta se puede
obtener directamente el número de flip flops necesarios y la tabla de transiciones.

PASO 2.- TABLA DE TRANSICIONES

El próximo paso es el de desarrollar la tabla de transiciones a partir del diagrama

de estado. En ella listaremos para cada uno de los estados presentes de la
secuencia, cuál debe ser el valor de entrada de los flip flops para que al aplicarse
un pulso de reloj se pase al siguiente estado de la secuencia (estado futuro). Para
ello nos ayudamos con la tabla de excitación de los flip flop. Podemos diseñar el
contador utilizando FF tipo JK, T o D. En este ejemplo utilizaremos FF JK.

Si notan la primera fila estamos en el estado 000 y el próximo estado de la cuenta

debe ser el 001. En las entradas de los flip flops deberemos poner los valores
necesarios para pasar del estado presente al estado futuro cuando baje el pulso de
reloj.

Así, para el FF2 que genera Q2, el estado presente es 0 y el estado futuro es 0.
Esto sucede cuando J2=K2=0 o cuando J2 = 0 y K2 = 1. De este modo, J2 tiene que
ser cero, y K2 puede tener cualquier valor que indicaremos en la columna
correspondiente a J2 con un 0 y en la correspondiente a K2 con una X indicando la
condición de "no importa". Así vamos obteniendo las entradas para todos los FF y
para todas las transiciones de estado.
Si notan con atención, esta representación es una tabla de verdad de las entradas
de los flip flop en función del estado presente, por lo que podemos obtener las
funciones mínimas de estas entradas utilizando Mapas de Karnaugh.

TRANSICIONES DE ENTRADAS DE LOS

ESTADO FLIP FLOPS
Estado Estado
FF2 FF1 FF0
Presente Futuro
Q2 Q1 Q0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 0 1 1 0 X X 0 1 X
0 1 1 1 0 0 1 X X 1 X 1
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 0 0 0 X 1 X 1 X 1

PASO 3.- MINIMIZACION DE FUNCIONES DE ENTRADA DE LOS FLIP FLOPS

De la tabla de transiciones para cada una de las entradas de los FF obtenemos los
Mapas de Karnaugh en función del estado presente, y simplificando obtenemos las
funciones de las entradas de cada flip flop. Note que se colocó en cada casilla el
valor decimal. Este corresponde al valor decimal de la cuenta del estado presente:
J2 = Q1·Q0 J1 = Q0 J0 = 1

PASO 4.- DIAGRAMA CIRCUITAL

El paso final es obtener el diagrama circuital. Para ello utilizamos las funciones de
entrada de los flip flops para dibujar la lógica combinacional correspondiente a las
entradas de cada flip-flop y formar así el contador.
Las funciones de entrada obtenidas de los Mapas de Karnaugh son:

J2 = K2 =Q1·Q0
J1 = K1 = Q0
J0 = K0 = 1

Note que el circuito obtenido corresponde al del contador de 3 bits analizado en la

guía de contadores síncronos.
6.- CONCLUSION

Por tanto en conclusión se tiene los siguientes puntos:

-Las álgebras booleanas, estudiadas por primera vez en detalle por George Boole,
constituyen un área de las matemáticas que ha pasado a ocupar un lugar
prominente con el advenimiento de la computadora digital.

-Son usadas ampliamente en el diseño de circuitos de distribución y computadoras,

y sus aplicaciones van en aumento en muchas otras áreas.

-Las compuertas lógicas son los dispositivos electrónicos más sencillos que existen,
pero al mismo tiempo son los más utilizados en la actualidad.
7.- BIBLIOGRAFIA

-https://es.slideshare.net/diegoavalos_tec/circuitos-secuenciales-12604375

-https://m09arroyo.wordpress.com/2013/04/08/contadores-sincronos-y-asincronos/

-http://perso.wanadoo.es/luis_ju/edigital/ed03.html

-https://prezi.com/6yapouvqj_jw/contadores-sincronos-y-asincronos/

-http://www.ehowenespanol.com/contadores-sincronos-asincronos-info_472637/

-http://www.monografias.com/trabajos71/compuertas-logicas/compuertas-
logicas.shtml

-http://www.profesormolina.com.ar/electronica/componentes/int/comp_log.htm

-http://www.uhu.es/raul.jimenez/DIGITAL_II/dig2_i.pdf