I.

OBJETIVOS
Disear un convertidor de cdigo de 5421 a BCD
natural, usando sumador 7483, aplicando el cdigo de
entrada con codificador de hexadecimal a binario
74148 y visualizarlo en un display de nodo comn,
para lo cual hay que elegir el decodificador
apropiado.
Usar la lgica necesaria para la implementacin de
dicho convertidor de cdigo si ste lo requiere.
Aprender cmo se hace un convertidor de cdigo por
medio de sumadores, haciendo uso de las destrezas
adquiridas en el curso de electrnica digital.


II. DESARROLLO TERICO
Problema
Usando el sumador total en paralelo de 4 bits 7483 o
74283 y la lgica adicional realizar la aplicacin
propuesta. El cdigo de entrada se debe aplicar al
circuito mediante el codificador de hexadecimal a
binario implementado con codificadores 74148 y la
salida se debe visualizar en un display de nodo comn.
Donde sea el caso se usa un display adicional para
mostrar el signo negativo con el segmento g.
Realizar un circuito conversor de cdigo 5421 a BCD.

DECIMAL 5421 BCD
0 0000 0000
1 0001 0001
2 0010 0010
3 0011 0011
4 0100 0100
5 1000 0101
6 1001 0110
7 1010 0111
8 1011 1000
9 1100 1001



Como el cdigo 5421 se comporta como BCD hasta el
nmero 4, y de ah en adelante se comporta como


exceso de 3, entonces a la hora de hacer la respectiva
conversin de cdigo tenemos que restar 3 a partir del
nmero 8 del 5421
Es necesario usar el complemento a 2 del nmero 3 ya
que hay que hacer una resta binaria y esta se debe
hacer mediante la suma.









TABLA DE VERDAD

Salida
sistema
codificador
del 5421
Cosumando Salida
sumador en
BCD
A
3
A
2
A
1
A
0
B
3
B
2
B
1
B
0
S
3
S
2
S
1
S
0
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 0 1 0
0 0 1 1 0 0 0 0 0 0 1 1
0 1 0 0 0 0 0 0 0 1 0 0
0 1 0 1 X X X X X X X X
0 1 1 0 X X X X X X X X
0 1 1 1 X X X X X X X X
1 0 0 0 1 1 0 1 0 1 0 1
1 0 0 1 1 1 0 1 0 1 1 0
PREINFORME N5
APLICACIN DEL SUMADOR COMO
CONVERTIDOR DE CDIGO
BRAHIAN AGUILAR CULMA
CDIGO: 2010296400
OSCAR VALENCIA VARGAS
CDIGO: 2009288071
Grupo Impar 01

1 0 1 0 1 1 0 1 0 1 1 1
1 0 1 1 1 1 0 1 1 0 0 0
1 1 0 0 1 1 0 1 1 0 0 1
1 1 0 1 X X X X X X X X
1 1 1 0 X X X X X X X X
1 1 1 1 X X X X X X X X

FUNCIONAMIENTO
El funcionamiento del sumador es el siguiente:
Como ejemplo vamos a introducir el nmero 5 en
cdigo 5421 que es 1000 equivalente al binario 8, ya
que el comportamiento del 5421 es similar al binario
hasta el nmero cuatro y luego se comporta como
exceso de 3, por lo cual es necesario hacer una resta
binaria con el cosumando el cul est en el registro B
que en este caso sera 3 ; como se usa un sumador es
necesario pasar el 3 a complemento a 2 que nos
muestra el binario del -3, es as que se implementa la
resta binaria mediante la suma, como ya estn los
nmeros en cuestin estos ingresan al circuito lgico
que har las respectiva suma, en este caso saldr el
nmero 5. En el caso de los nmero de 0 a 4
simplemente se le suma un 0 para que en la salida se
vea el mismo nmero, las entradas 1001, 1100 y 0111
no existen en el cdigo 5421, por lo cual no se usan.

Mapa K para la lgica adicional del cosumando

A3A2/A1A0 00 01 11 10
00 0 0 0 0
01 0 X X X
11 1 X X X
10 1 1 1 1
B3=B2=B0=A3 B1=0



Clculo de resistors

1) Resistor de proteccin del codificador:

Resistores de proteccin del display.
Usaremos el voltaje de un diodo LED y el VOL(mx) de una
subfamilia LS que es de 0.5 V, sin embargo usaremos el
voltaje tpico de este que es de 0.35 V.

Como 318.75 no es un valor comercial se usarn resistores de
330.

Nota: Las tablas de verdad para el sistema codificador y
condificar estn anexadas.





































TABLA DE VERDAD
Entradas Salidas parciales
C.I.1 C. I.2

1 x x x x x x x x x x x x x x x x 1 1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0
0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
0 x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1
0 x x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1
0 x x x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1
0 x x x x 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1
0 x x x x x 0 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1
0 x x x x x x 0 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1
0 x x x x x x x 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1
0 x x x x x x x x 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1
0 x x x x x x x x x 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1
0 x x x x x x x x x x 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1
0 x x x x x x x x x x x 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1
0 x x x x x x x x x x x x 0 1 1 1 1 1 1 1 0 0 1 1 0 1
0 x x x x x x x x x x x x x 0 1 1 1 1 1 1 0 0 1 0 0 1
0 x x x x x x x x x x x x x x 0 1 1 1 1 1 0 0 0 1 0 1
0 x x x x x x x x x x x x x x x 0 1 1 1 1 0 0 0 0 0 1
El C.I.1 manejar las entradas 0 7 y el C.I.2 manejar las entradas 8 15.

es el bit de mayor peso (MSB).

UNIVERSIDAD SURCOLOMBIANA
PROGRAMA: INGENIERA ELECTRNICA
ELECTRNICA DIGITAL
PRCTICA NO. 5

BRAHIAN AGUILAR CULMA Cd: 2010296400
OCAR ALEXANDER VALENCIA Cd: 2009288071

Combinacin
5421
Salida del sistema
codificador(Entrada
sumando)
Entrada cosumando Salida del sumador
A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0