UNIVERSIDAD SURCOLOMBIANA

FACULTAD DE INGENIERÍA
INGENIERÍA ELECTRÓNICA

PREINFORME DE PRACTICA N°5:

CONVERTIDORES DE CÓDIGO (CONVERTIDOR DE BCD A 5421)
ESTUDIANTES: JUAN SEBASTIAN PASTRANA ARDILA 20142129619
LUIS DANIEL VALENCIA GARCÍA 20142129919

OBJETIVOS:

 Diseñar un sistema digital convertidor de código a partir de un sistema previo de

codificadores, visualizando el resultado en un display 7 segmentos.
 Implementar un sistema digital convertidor a partir de un diseño previo de
codificadores, aprovechando el conocimiento adquirido en teoría con el fin de
aprovechar funciones de los dispositivos lógicos secuenciales para obtener nuevos
resultados.

DESARROLLO PRÁCTICO:
Tabla de verdad del convertidor de código de BCD a 5421.

ENTRADA SALIDA
BCD 5421
N.º D C B A Do Co Bo Ao
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 1 0 1
6 0 1 1 0 0 1 1 0
7 0 1 1 1 0 1 1 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 1 0 0 1

Para esta práctica, la tabla de verdad propuesta en la entrada se recibirá un código en

BCD el cual se debe convertir a 5421, las salidas son marcadas como Do, Co, Bo, Ao,
representando el mismo orden de peso y siendo marcados “o” en referencia a que son
salidas (Output)

DIAGRAMA DE BLOQUES DEL CONVERTIDOR:

 1.Obtención Número 3.Etapa Conversión de
2.Etapa Codificación
Código.
Ingreso por teclado del
Teclado Decimal a BCD
número.

4.Etapa de
5.Etapa de
Decodificación del
Visualización.
código

1. Obtención Número: Esta etapa del sistema consiste en la obtención del código mediante
teclado (Implementado mediante interruptores DIP Switch para esta práctica)
2. Etapa de Codificación: Esta etapa consiste en adaptar el número ingresado por teclado a
su equivalente en BCD, esta etapa fue diseñada en prácticas pasadas.
3. Etapa Conversión de Código: Consiste en tomar el código de entrada y adaptarlo a su
equivalente en el código de salida esperado.
4. Etapa de Decodificación del código: Esta etapa toma el código actual y transcribe el código
a un sistema de visualización por pantalla (Display para esta práctica)
5. Etapa de visualización: Adaptación de la pantalla para representar el numero ingresado.

¿Cómo implementamos la etapa de conversión del código mediante un sumador?

Lo primero que se analiza, es que en base a los pesos como si de un binario normal se tratara,
podemos observar que los códigos BCD y 5421 son iguales entre 0 y 4 decimal (Consultar tabla del
convertidor de código de BCD a 5421) y a partir de 5 el código 5421 representa estos números con
un peso distinto, pero visto como binario como se planteó, estos nuevos pesos equivalen al
8,9,10,11,12 para 5,6,7,8,9, en otras palabras, es como si “se sumara” 3 a partir de 5.Por lo tanto
esta última afirmación es la base para el desarrollo del convertidor de código mediante el uso del
sumador 74x82 o 74x282.

Estos nos indica que debemos desarrollar una lógica para que al binario ingresado en el sumador
en BCD, se le sume 0 (0000 en binario) entre 0 y 4 (Decimales equivalentes) y 3(0011) entre 5 y 9
(Decimales equivalentes) y así se obtendrá el deseado código.
DISEÑO DE LÓGICA:

Al analizar las tablas de verdad del sistema codificador (Propuesta en prácticas pasadas), no se
encuentra una forma directa de lograr el planteamiento descrito anteriormente, por lo tanto, se
recurre a diseñar una lógica mediante compuertas lógicas

# D C B A B4 B3 B2 B1
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0
2 0 0 1 0 0 0 0 0
3 0 0 1 1 0 0 0 0
4 0 1 0 0 0 0 0 0
5 0 1 0 1 0 0 1 1
6 0 1 1 0 0 0 1 1
7 0 1 1 1 0 0 1 1
8 1 0 0 0 0 0 1 1
9 1 0 0 1 0 0 1 1

X
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

En teoría buscamos ingresar en los BITS A del sumador el binario en BCD, y en los BITS B el número
0(0000) entre 0-4 y el número 3 en binario (0011) a partir de 5 hasta 9, como en código BCD solo
representamos los dígitos, se agregan condiciones no importa para las entradas 10 a 15.

Mediante Mapas K tenemos:

BA 00 01 11 10
DC
00 0 0 0 0
01 0 1 1 1
11 X X X X
10 1 1 X X
B1=B2

B1=B 2=(D+ B+ A)(D+C)

Estas ecuaciones se pueden obtener con 3 compuertas NOR de 3 entradas fácilmente (74LS27),
pero debido a las limitaciones de las tiendas de componentes disponibles en nuestra ciudad, solo
se consiguieron compuertas NOR de 2 entradas (74LS02), la nueva ecuación resultante es:
´ B+ A)(D+C)
B1=B 2=( D+
Cálculos de Resistencias:

Resistencia DIP Switch:

V CC −V IH 5 V −2V
R= = =75 K Ω=68KΩ (Comercial)
I IH 40 μA
2 2
P=I R=( 40 μA ) ( 68 K Ω )=0.10 mW
Resistencias entradas del codificador NO usadas:

V CC −V IH 5 V −2V
R= = =12.5 K Ω=12KΩ (Comercial)
∑ I IH 6∗40 μA
2 2
P=I R=( 6∗40 μA ) ( 12 K Ω )=0.69 mW
Resistencias del Display:

V CC −V LED−VOL 5 V −2 V −0.35 V
R= = =132 Ω=150 Ω(Comercial)
ID 20 mA

P=I 2 R=( 20 mA )2 ( 150Ω )=60 mW

Resistencias de entradas de control Decodificador (BI/RBO, BRI y LT):

V CC −V IH 5 V −2V
R= = =150 K Ω
I IH 20 μA

P=I 2 R=( 20 μA )2 ( 150 K Ω ) =0.06 mW

DIAGRAMA DEL CIRCUITO