ÁLGEBRA BOOLEANA

Y
LÓGICA BOOLEANA
SESIÓN 8: SUMAS EN BCD (BINARIO CÓDIGO DECIMAL)

CÓDIGOS DECIMALES – CÓDIGOS BINARIOS

Docente: .Mg. Ing. Jorge Luis Cienfuegos Solís

 INICIO
PREGUNTAS DE LA CLASE ANTERIOR:
Nombre Función
A
Y
B OR Y= A+B

A
Y AND Y= A.B
B

A Y NOT Y = A’

A NOR Y = (A + B)’
Y
B

A
Y NAND Y = ( A . B )’
B

A
Y EXOR Y = ( A + B) = A´B + A B’
B
 INICIO
CONOCIMIENTOS PREVIOS SOBRE EL TEMA A TRATAR:

Comparadores ?

Sumas en BCD ?

Semi sumador ?
Sumador completo ?

Semi restador ?

Restador completo ?
 INICIO
Unidad : Circuitos Combinacionales de media escala de
integración (MSI)
Sesión : Sumas en BCD, Comparadores, Sumadores- Restadores

Logro de : Al finalizar la sesión el alumno podrá realizar sumas en

la Sesión BCD y comprenderá el funcionamiento de los
comparadores sumadores y de los restadores.
UTILIDAD
UTILIDAD
TRANSFORMACIÓN
Ejemplos :

(3) 011 + (9) 1001 +

(6) 110 (15) 1111
(9) 1001 (24) 11000

(3.375) 11.011 +
(2.750) 10.110
(6.125) 110.001
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
TRANSFORMACIÓN
 TRANSFORMACIÓN
EL COMPARADOR DIGITAL BINARIO

Un comparador digital es un dispositivo que distingue 2 magnitudes de entrada con la finalidad de determinar su
relación que se mostrará en 3 salidas diferentes ((A=B), (A>B) y (A<B)). Para entender mejor esta definición
comparemos dos números en decimal:

Para compararlos se empieza por las cifras más significativas. Si son distintas, la mayor de ellas nos indica cual es el
número mayor. Si son iguales habrá que pasar a comparar las cifras de la etapa anterior, y así sucesivamente.
COMPARADORES
 Es un circuito que permite determinar si dos datos son iguales, o si uno es
mayor que otro.
 Para hacer la comparación más sencilla (dos bits) no basta con una salida.
Se suelen usar tres, de las cuales solo una está activa.

a b a>b a=b a<b

0 0 0 1 0
0 1 0 0 1
1 0 1 0 0
1 1 0 1 0

23
 TRANSFORMACIÓN

Comparador de 2 números de un bit:

S0 (A = B)
A

Comparador S1 (A > B)
B
S2 (A < B)
 TRANSFORMACIÓN
A B S0 (A=B) S1 (A>B) S2(A<B)

0 0 1 0 0

0 1 0 0 1

1 0 0 1 0

1 1 1 0 0

S0 = A’B’ + AB = (A + B)’= (A’B + AB’)’ = (S1 + S2)’

S1 = AB’
S2 = A’B

Es importante mencionar que ya existen circuitos integrados que realizan esta función por si sola.
Pero queremos ver como lo implementamos con compuertas
TRANSFORMACIÓN
TRANSFORMACIÓN
 TRANSFORMACIÓN
Comparador de 2 números de 2 bit:

A0 S0 (A = B)
A
A1 Comparador
S1 (A > B)
B0
B
B1 S2 (A < B)
 TRANSFORMACIÓN
A1 A0 B1 B0 S0 (A = B) S1 (A>B) S2 (A<B)
0 0 0 0 1 0 0
0 0 0 1 0 0 1
0 0 1 0 0 0 1
0 0 1 1 0 0 1
0 1 0 0 0 1 0
0 1 0 1 1 0 0
0 1 1 0 0 0 1
0 1 1 1 0 0 1
1 0 0 0 0 1 0
1 0 0 1 0 1 0
1 0 1 0 1 0 0
1 0 1 1 0 0 1
1 1 0 0 0 1 0
1 1 0 1 0 1 0
1 1 1 0 0 1 0
1 1 1 1 1 0 0

Tarea: Implementar el circuito con puertas lógicas a partir de la tabla anterior

TRANSFORMACIÓN
TRANSFORMACIÓN
COMPARADORES
 El integrado comercial es el 7485. Compara dos números de 4 bits
y permite conexión en cascada.
𝐴 → 𝐴4𝐴3𝐴2𝐴1
Números que se comparan 𝐵 → 𝐵4𝐵3𝐵2𝐵1

SALIDAS
ENTRADAS

32
COMPARADORES
𝐴 → 𝐴4𝐴3𝐴2𝐴1
 Ejemplos: 𝐵 → 𝐵4𝐵3𝐵2𝐵1

𝐴 → 0100 𝐴 → 1100
𝐵 → 0101 𝐵 → 0110

0 0
0 0
1 1
0 0 1 1
1 0 0 0
0 1 1 0
1 1
0 0
0 0
1 1
0 0

33
CONEXIÓN EN CASCADA
 Comparador de 8 bits = 2 comparadores de 4 bits en
cascada
𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1
𝐵8𝐵7𝐵6𝐵5𝐵4𝐵3𝐵2𝐵1

34
CONEXIÓN EN CASCADA
 Ejemplo:
𝐴 → 𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1 → 10000100
𝐵 → 𝐵8𝐵7𝐵6𝐵5𝐵4𝐵3𝐵2𝐵1 → 01100110

0 0
0 0
1 0
0 1
0 1
0 0 0
0
1
1 1 0
1 1
0 0

35
CONEXIÓN EN CASCADA
 Ejemplo:
𝐴 → 𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1 → 10000100
𝐵 → 𝐵8𝐵7𝐵6𝐵5𝐵4𝐵3𝐵2𝐵1 → 10000110

0 0
Cambia 0
0
1 0
0 0
0 1
0 0 0
0
1
1 0  1
1 0 
0 1 

36
.

A S S : resultado de la suma binaria de los 2 dígitos.

B C C : acarreo de salida.

Ay B : dígitos a sumar.
Representación
esquemática de un
semisumador
Tabla de verdad del S =A‘B + AB’ = A B
Sumador medio
C =A.B
Entradas Salidas
A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Circuito Semisumador
:

Es un circuito digital que efectúa la resta binaria de los dos dígitos de entrada
proporcionando en su salida el resultado de la resta y el posible préstamo producido.

A. R R : resultado de la resta binaria de los 2 dígitos.

B. P P : préstamo de salida.

Ay B : dígitos a restar.
Representación
esquemática de un
semirestador
Tabla de verdad del R = A’ B + AB’ = A B
Restador medio
P =A’ B
Entradas Salidas
A B R P
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

Circuito Semirestador
SUMADOR COMPLETO (full adder)
 El sumador completo tiene en cuenta el posible acarreo (CIN)

A B CIN S COUT
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

48
SUMADOR DE N BITS
 Para formar un sumador de n bits, unimos varios sumadores completos en
cascada. Cada uno tiene en cuenta el acarreo del anterior.

 Ejemplo: 4 bits 𝐴4𝐴3𝐴2𝐴1

𝐵𝐵𝐵𝐵
+ 4 3 2 1
𝑆5𝑆4𝑆3𝑆2𝑆1

49
SUMADOR DE N BITS
 Ejemplo: 1
𝐴4𝐴3𝐴2𝐴1 1001
𝐵𝐵𝐵𝐵
+ 4 3 2 1 + 0101
𝑆 5𝑆 4𝑆 3𝑆 2𝑆 1 01110
1 0



0 1 1

1 0 0 1
1 0 1 0

1 0 0 0

50
SUMADOR DE N BITS
 Ejemplo: 11 1
𝐴4𝐴3𝐴2𝐴1 1101
𝐵𝐵𝐵𝐵 0101
+ 4 3 2 1 Cambia
+
𝑆 5𝑆 4𝑆 3𝑆 2𝑆 1 10010
0 1



0 1 0

1 0 1 1
1 0 1 0

1 0 1 1

51
SUMADOR DE 4 BITS
 El integrado comercial 74283 un sumador completo de 4 bits, permitiendo
conexión en cascada:

SALIDAS
ENTRADAS

52
CONEXIÓN EN CASCADA
 2 sumadores de 4 bit permiten implementar un sumador de 8 bits
𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1
𝐵8𝐵7𝐵6𝐵5𝐵4𝐵3𝐵2𝐵1
+

𝑆 9𝑆 8𝑆 7𝑆 6 𝑆 5 𝑆 4𝑆 3 𝑆 2 𝑆 1

53
CONEXIÓN EN CASCADA
 Ejemplo
𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1 01110011
𝐵 𝐵 𝐵 𝐵 𝐵 𝐵 𝐵 𝐵
+ 8 7 6 5 4 3 2 1 + 11011011
𝑆 9𝑆 8𝑆 7𝑆 6𝑆 5𝑆 4 𝑆 3 𝑆 2𝑆 1 101001110

1 1
1 1
0 0 0
1
0 1 0 0
1 1 1 1
1 1 0 0
0 1
1 1 1
0

54
CONEXIÓN EN CASCADA
Cambia
 Ejemplo Cambia
1
𝐴8𝐴7𝐴6𝐴5𝐴4𝐴3𝐴2𝐴1 01111011
𝐵 𝐵 𝐵 𝐵 𝐵 𝐵 𝐵 𝐵 + 01011011
+ 8 7 6 5 4 3 2 1
𝑆 9𝑆 8𝑆 7𝑆 6 𝑆 5 𝑆 4 𝑆 3𝑆 2 𝑆 1 011010110

1 1
1 1
0 0 1
1
1 1 0 0
1 1 1 1
1 0 0 1
0 1
1 0 0
1

55
SUMADOR/RESTADOR
 Para sumar y restar, trabajamos en complemento a 2. Restar dos números es equivalente a
sumar el número cambiado de signo.
• A - B = A + Ca2(B)
 Recordemos que cambiar el signo en Ca2 consiste en complementar todos los bits y
sumarle 1 al resultado. Según esto podemos diseñar un sumador/restador de 4 bits
basándonos en un
sumador de 4 bits y puertas XOR, ya que:
– Si a = 0: Tabla de verdad
y = a⊕𝑏 =𝑏 de la función XOR
– Si a = 1:
y = a⊕𝑏 = 𝑏 ത a b y
0 0 0
Complementamos el valor de la variable 0 1 1
b (o no) en función de la variable a 1 0 1
1 1 0 56
SUMADOR/RESTADOR
 Si S/𝑅 = 0
– Los valores de las entradas B1- B4 no se
complementan en las puertas XOR
– El CIN es 0
– Por tanto, se realiza una suma
 Si S/𝑅 = 1
– Los valores de las entradas B1- B4 sí se
complementan en las puertas XOR
– El CIN es 1
– Por tanto, se realiza una resta usando el
Ca2

57
SUMADOR/RESTADOR
 Suma
1
1
0 1
0 0
0 1
0
1 1
0 1
1 0 0
1
0
0

𝐴4𝐴3𝐴2𝐴1 0011
𝐵4𝐵3𝐵2𝐵1
+ + 1010
𝑆 5 𝑆 4𝑆 3𝑆 2𝑆 1 01101
58
SUMADOR/RESTADOR
 Suma
0
0
1 0
0 1
0 0
0
1 0
1 1
1 1 1
1
0
0

𝐴4𝐴3𝐴2𝐴1 0100
𝐵4𝐵3𝐵2𝐵1
+ + 1110
𝑆 5𝑆 4𝑆 3𝑆 2𝑆 1 10010
28
SUMADOR/RESTADOR
𝐴4 𝐴3 𝐴2 𝐴1
 Resta 𝐴4𝐴3𝐴2𝐴1 𝐵4 𝐵3 𝐵2 𝐵1
𝐵4𝐵3𝐵2𝐵1 𝑆/𝑅
− +
𝑆 5𝑆 4𝑆 3𝑆 2𝑆 1 𝑆5 𝑆4 𝑆3 𝑆2 𝑆1
0
0
0 0100
1 0100
0 1 0001
0 1 − 1110 + 1
1 1
0 00110 00110
1 0
1 0 0
0
Cambia
1
1 
PRACTICA
Sumar en BCD los siguientes números decimales Pasándolos
previamente a BCD

731 + 431 + 895

Dadas las siguientes cantidades, realizar la suma expresando el
resultado en BCD natural:

0100 1001 0111(BCD)

1100 1101 0010(BCD AIKEN)
  Sumas en BCD
 Comparador Digital

Circuitos  El Semisumador
Combinacionales MSI  El Sumador Completo

 El Semirestador

 El Restador Completo
 Facultad de Ingeniería
Departamento Académico de Electrónica