UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS

Sistema Digitales y Arquitectura de Computadoras (IS-341)

LABORATORIO NRO. 06
NOTA TEMA: ALUMNO: GRUPO: Lunes: 2:00 pm 3:00 pm PROCESADOR ARITMTICO Y LGICO CODIGO: Martes: 2:00 pm 5:00 pm

1 OBJETIVO
Complementar el estudio de los circuitos aritmticos. Estudio en implementacin de un circuito multiplicador binario. Estudio, implementacin y comprobacin de las caractersticas operativas de la unidad aritmtica y lgica ALU 74LS181.

2 MATERIALES Y SOFTWARE DE SIMULACIN REQUERIDOS

Proteus Isis v.7.5 SP3 Simulador de circuitos digitales

3 INFORMACIN TERICA
3.1 INTRODUCCIN
La unidad aritmtica lgica (UAL o ALU) es el rgano operativo del microprocesador puede realizar operaciones tanto aritmticas como lgicas entre un par de operandos de N bits, se compone en dos mdulos: la unidad aritmtica y la unidad lgica. Para seleccionar la operacin que se quiere realizar normalmente estos dispositivos poseen unas entradas de seleccin.

En la arquitectura de un microprocesador, la unidad aritmtica y lgica opera con datos de N bits el cual posee dos vas par el acceso de datos: Prof. Christian Lezama Cuellar Semestre 2013 - I Pgina 1 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

Acceso directo desde el bus interno del microprocesador. Acceso al acumulador con el cual trabaja habitualmente.

Adems tiene una comunicacin con los diferentes bits de registro de estados.

3.2 LA UNIDAD ARITMTICA LGICA: ALU (A RITHMETIC LOGIC UNIT )

En esta seccin de la CPU se realizan las operaciones aritmticas, lgicas, de desplazamiento, de rotacin de incremento. Uno de los operandos que intervienen en la operacin a efectuar por la ALU, procede de un registro llamado Acumulador. El otro operando llega desde cualquier parte del sistema y se carga en un registro auxiliar. En el comn de los microprocesadores, el resultado de la operacin de la ALU se deposita en el Acumulador, que, por este motivo, se emplea doblemente. Un registro especial, denominado Registro de Estado, dispone de una serie de bits que actan como sealizadores de alguna caracterstica especiales que se haya producido en la ltima operacin efectuada por la ALU. La ALU necesita recibir 4 seales que seleccionan la operacin, ms otra (M) que determina si es de tipo lgico o aritmtico. Las seales que seleccionan la operacin proceden del cdigo OP de la instruccin que entra desde el bus externo de datos e instrucciones.

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 2 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

3.3 RESUMEN DE LAS CARACTERSTICAS DE OPERACIN DEL C.I. 74LS181

Programando adecuadamente las lneas de seleccin (S3 S2 S1 S0) y la de modo (M) junto con la de acarreo previo (Cn), la ALU puede ejecutar 16 operaciones lgicas y 32 operaciones aritmticas diferentes con los datos A=A3 A2 A1 A0 B=B3 B2 B1 B0. Estas operaciones, con sus respectivos cdigos de seleccin, se relacionan en la siguiente tabla. Se consideran tanto las entradas como las salidas son activas en alto. Para programar el dispositivo como generador de funciones lgicas, la entrada se lectora de modo (M) debe estar a nivel alto. La operacin lgica deseada se programa mediante un cdigo de 4 bits de la forma S3 S2 S1 S0 aplicado a las entradas selectoras de funcin. El estado de Cn es indiferente. Por ejemplo, para realizar la operacin lgica A XOR B, si A= 1011 y B = 0001, la lnea M debe estar en 1 lgico y las lneas S3 S2 S1 S0 deben tener el cdigo 0110. Cada bit de la palabra de salida F = F3F2F1F0 es el resultado de la operacin XOR de cada bit de la palabra A con el correspondiente bit de la palabra B. Es decir, F3 =A3 XOR B3, F2 = A2 XOR B2 y as sucesivamente. Por tanto, F = 1010. Para programar la ALU como generadora de funciones aritmticas, la lnea M debe llevarse a nivel bajo con el fin de habilitar los acarreos internos. La suma de A y B, por ejemplo, se realiza cuando el cdigo de las entradas de seleccin de funcin es 1001. La entrada de acarreo Cn es activa en bajo. Si la suma produce un acarreo de salida (Cn+4) igual a 1, est tambin ser activo en bajo. La ALU utiliza un sistema interno de generacin de acarreos conocido como carry look ahead (acarreo anticipado), que no requiere que la suma sea calculada en su totalidad antes de establecer la naturaleza del acarreo resultante. A continuacin se presenta la tabla de operaciones de este integrado. Operacin de ALU 74LS181 en Lgica positiva Selectores de funcin S3 S2 S1 S0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Datos activos con nivel alto Operaciones Aritmticas: M = 0 CN = 1 (sin acarreo) CN = 0 (con acarreo) F=A F = A plus 1 F=A+B F = (A + B) plus 1 F = A + B F = (A + B) plus 1 F = -1 (Co2) F=0 F = A plus A.B F = A plus A.B plus 1 F = (A + B) plus A.B F = (A + B) plus A.B plus 1 F=AB-1 F=AB F = A.B - 1 F = A.B F = A plus A.B F = A plus A.B plus 1 F = A plus B F = A plus B plus 1 F = (A + B) plus A.B F = (A + B) plus A.B plus 1 F = A.B - 1 F = A.B F = A plus A F = A plus A plus 1 F = (A + B) plus A F = (A + B) plus A plus 1 F = (A + B) plus A F = (A + B) plus A plus 1 F=A-1 F=A

Funciones Lgicas M=1 F = A F = (A + B) F = A.B F=0 F = (A.B) F = B F=AB F = A.B F = A + B F = (A B) F=B F = A.B F=1 F = A + B F=A+B F=A

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 3 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

La funcin de cada uno de los pines de este C.I. se describe a continuacin: A3:A2:A1:A0 B3:B2:B1:B0 S3:S2:S1:S0 F3:F2:F1:F0 M: Cn: A=B: Entradas del primer operando, Entradas del segundo operando, Selectores de funcin: mediante stas se selecciona la funcin que ha de realizar el circuito. Salidas de la ALU, donde se tendrn los resultados. Selector de Modo: sirve para determinar la operacin a realizar, Si M=1 realiza operaciones lgicas y realiza operaciones aritmticas si M=0. Entrada de acarreo activa en nivel bajo. Es una salida de colector abierto e indica cundo las cuatro salidas estn a nivel ALTO. Si se selecciona la operacin aritmtica de la resta, esta salida se activar cuando ambos operandos son iguales. Acarreo de generacin. En operacin aritmtica de la suma, esta salida indica que la salida F es mayor o igual a 16, y en la resta F es menor que cero. Acarreo de propagacin. En la operacin aritmtica de la suma, esta salida indica que F es mayor o igual a 15 y en la resta que F es menor que cero. G y P se utilizan par acoplar varios circuitos integrados del tipo 74181 en cascada empleando el mtodo de propagacin en paralelo. Es el acarreo de salida.

G: P:

Cn+4

4 DESARROLLO DE LA PRCTICA
4.1 ALU 74LS181 COMO PROCESADOR ARITMTICO
Implemente en Proteus Isis, el circuito de la figura siguiente. Considere como alternativa el uso de LEDs, para observar la funcin respuesta.

Para operar como procesador aritmtico, establezca la lnea de control de modo en nivel bajo (M=0). Durante la simulacin, para cada caso, establecer los valores de los operandos (A y B) y del acarreo de entrada (Cn); observe el comportamiento de las salidas y anote el resultado en la tabla siguiente:

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 4 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

Caso 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Seleccin: S3 S2 S1 S0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Operando A A3 A2 A1 A0 0101 1001 0100 0010 0111 1010 0011 1000 0001 1100 0110 0101 1110 0000 1101

Operando B B3 B2 B1 B0 0101 0110 1101 1000 1010 0011 0001 0100 0011 1001 1100 1111

Rpta si Cn=1 F3 F2 F1 F0

Rpta si Cn=0 F3 F2 F1 F0

Sustente en cada caso las respuestas obtenidas (verifique la operacin): Caso 0 (Cn=1): Caso 0 (Cn=0): Caso 1 (Cn=1): Caso 1 (Cn=0): Caso 2 (Cn=1): Caso 2 (Cn=0): Caso 3 (Cn=1): Caso 3 (Cn=0): Caso 4 (Cn=1): Caso 4 (Cn=0): Caso 5 (Cn=1): Caso 5 (Cn=0): Caso 6 (Cn=1): Caso 6 (Cn=0): Caso 7 (Cn=1): Caso 7 (Cn=0): Caso 8 (Cn=1): Caso 8 (Cn=0): Caso 9 (Cn=1):

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 5 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

Caso 9 (Cn=0): Caso 10 (Cn=1): Caso 10 (Cn=0): Caso 11 (Cn=1): Caso 11 (Cn=0): Caso 12 (Cn=1): Caso 12 (Cn=0): Caso 13 (Cn=1): Caso 13 (Cn=0): Caso 14 (Cn=1): Caso 14 (Cn=0): Caso 15 (Cn=1): Caso 15 (Cn=0): Anote sus observaciones:

4.2 ALU 74LS181 COMO PROCESADOR LGICO

Se trabajara con el mismo circuito implementado en el caso anterior. Para operar como procesador lgico, establezca la lnea de control de modo en nivel alto (M=1). Durante la simulacin, para cada caso, establecer los valores de los operandos (A y B), ntese que es irrelevante el valor del acarreo de entrada (Cn); observe el comportamiento de las salidas y anote el resultado en la tabla siguiente: Caso 0 1 2 3 4 5 6 7 Seleccin: S3 S2 S1 S0 0000 0001 0010 0011 0100 0101 0110 0111 Operando A A3 A2 A1 A0 0101 0001 0110 1010 1110 0111 Semestre 2013 - I Operando B B3 B2 B1 B0 1001 1101 0010 0000 0110 0001 Pgina 6 de 8 Rpta si Cn=0 F3 F2 F1 F0

Prof. Christian Lezama Cuellar

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

Caso 8 9 10 11 12 13 14 15

Seleccin: S3 S2 S1 S0 1000 1001 1010 1011 1100 1101 1110 1111

Operando A A3 A2 A1 A0 0011 1000 1100 0100 1011 1001

Operando B B3 B2 B1 B0 1100 0100 0101 0001 1111 0011

Rpta si Cn=0 F3 F2 F1 F0

Sustente en cada caso la respuesta obtenidas (verifique la operacin): Caso 0: Caso 1: Caso 2: Caso 3: Caso 4: Caso 5: Caso 6: Caso 7: Caso 8: Caso 9: Caso 10: Caso 11: Caso 12: Caso 13: Caso 14: Caso 15:

Anote sus observaciones:

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 7 de 8

UNIVERSIDAD NACIONAL DE SAN CRISTBAL DE HUAMANGA ESCUELA DE FORMACIN PROFESIONAL DE INGENIERA DE SISTEMAS
Sistema Digitales y Arquitectura de Computadoras (IS-341)

5 CONCLUSIONES

Prof. Christian Lezama Cuellar

Semestre 2013 - I

Pgina 8 de 8