Electrónica Aplicada I - Tulic

I - Amplificadores Monoetapa - Polarizacin
CAPITULO I - Amplificadores Monoetapa - Polarizacin

I.1. - INTRODUCCIN: El objeto del presente trabajo es el estudio de algunos circuitos electrnicos. Para tal fin se suponen conocidos los fenmenos fsicos que tienen lugar en los elementos componentes de circuito, sobre todo en aquellos activos, restando ahora el aprender a utilizarlos combinando a dichos componentes, tanto activos como pasivos as como a los generadores independientes, es decir, formando circuitos electrnicos, por lo menos aquellos de uso mas comn en la especialidad. I.1.1. - Caractersticas de un Diodo Semiconductor - Valores Estticos: Un ejemplo, el ms elemental, de circuito electrnico que incorpora un elemento semiconductor, se presenta en la figura I.1., el que consideramos con la finalidad de llevar a cabo experiencias simples que nos permitan, a la par de rever conceptos bsicos de la teora del diodo semiconductor, ir formando nuestro propio vocabulario tcnico inicial. Dicho circuito se basa en la conexin serie de cuatro elementos; un Generador Independiente de Tensin Continua representado mediante el smbolo de la pila o batera con polaridad y magnitud de tensin V, un resistor variable que presenta una resistencia R al paso de la corriente elctrica, una unin P-N o Diodo Semiconductor D y una llave interruptora LL. Con LL abierta, en el diodo D, una vez ejecutado el contacto o unin de dos superficies semiconductoras, una de material tipo P y la otra de tipo N, tiene lugar un proceso de reacomodamiento de portadores mayoritarios (electrones de la zona N pasan a la zona P convirtindose en minoritarios y huecos de la zona P que se pasan a la zona N), producindose a ambos lados de la unin metalrgica unas zonas con carga volumtrica no nula: en el lado P, los aceptores ionizados no estn ahora compensados por los huecos, y en el lado N lo mismo ocurre con los donadores. Se forma as un dipolo de carga fija que crea un campo elctrico que se opone al proceso de difusin a travs de la unin, llegndose al equilibrio. La unin P-N en su conjunto es neutra ya que la carga espacial a ambos lados de la zona de transicin se halla compensada por la simultnea difusin original de los portadores mayoritarios.
En un modelo de estructura de bandas de energa, al alcanzarse el equilibrio, los electrones encuentran un potencial de contacto o barrera de potencial Vu , que crea una barrera de energa (q .Vu) para poder pasar al lado P, y lo mismo ocurre con los huecos del lado P para pasar al N. Veamos ahora la situacin cuando cerramos la llave 11
I - Amplificadores Monoetapa - Polarizacin LL y estamos aplicando a la unin P-N una polarizacin directa (el negativo de la batera se ha conectado a la regin N de la unin). El nivel energtico de la barrera decrecer en una magnitud proporcional a la diferencia de potencial VD aplicada a la unin y ahora habr mayor nmero de portadores mayoritarios (electrones en la regin N y huecos en la P) que pasan a la regin opuesta producindose el efecto conocido como inyeccin, establecindose una corriente elctrica ID en el circuito. Un anlisis fsico matemtico de los fenmenos que tienen lugar en la juntura nos permite establecer que para pequeos valores de corriente ID la misma puede ser expresada aproximadamente por la llamada ley del diodo: VD /nVT qVD/nkT - 1) = IS . (e - 1) (I.1) ID = IS . (e en donde: VT = kT/q es la llamada Tensin Trmica, k la constante de Boltzman (1,38 . 10-23 Joule/K), q la carga del electrn (1,6 . 10-19 Coulomb) y T la temperatura absoluta expresada en K. Para T = 25 C = 300 K, resulta VT = 25 mV. IS corriente de saturacin inversa, del orden de los 10-9 A (nA) para el caso del Silicio. n es un coeficiente de ajuste de la ley matemtica cuyo valor es cercano a la unidad. En la medida en que la tensin de polarizacin directa del diodo VD alcance el valor caracterstico de la barrera de potencial o tambin llamada tensin de umbral del diodo Vu , la corriente en el mismo aumenta mucho ms rpidamente, siguiendo una ley aproximadamente lineal, tal como se observa en la grfica de la figura I.2. Los diferentes pares de valores ID y VD pueden reproducirse en el circuito de la figura I.1. modificando el valor de resistencia en el resistor variable y tomando nota de la lectura de dichas variables para cada valor de resistencia. Debido a que para cada valor de R los correspondientes a ID y a VD permanecen invariables en el tiempo, a dichas corrientes y tensiones se las suele reconocer como COMPONENTES ESTTICAS y a la representacin grfica de la figura I.2. como CARACTERSTICA DIRECTA DEL DIODO. Si posteriormente se invierte la polaridad del generador independiente de modo que el diodo sea polarizado en forma inversa (el positivo de la batera conectado a la regin N de la unin), la zona de transicin se ensancha, es decir que se incrementa la barrera de potencial [q . (Vu + VD )] y la nica corriente que se establece en el circuito es aquella soportada solo por portadores minoritarios es decir IS que aumentar ligeramente al crecer la tensin de polarizacin inversa. Si dicha tensin de polarizacin inversa sigue aumentando, el campo elctrico en la regin de transicin se hace tan elevado que puede llegar a alcanzar valores del orden de los 105 V/cm de 106 V/cm, producindose los fenmenos de disrupcin, avalancha, por impacto por efecto tnel (zener). Nuevamente en este caso se pueden reproducir estos efectos en el circuito de la figura I.1. (suponiendose que el diodo utilizado se encuentra capacitado para operar en dicha regin) modificando los valores de V y/o R y tomando lectura de los valores correspondientes a VD y a ID. Mas tarde la representacin grfica de los mismos nos permite obtener la CARACTERSTICA INVERSA DEL DIODO que se representa en la figura I.3. En dicha grfica puede observarse que cuando se alcanza la zona antes descripta, lo cual se seala como TENSIN DE RUPTURA BVD , la corriente inversa aumenta abruptamente y en forma incontrolada, situacin esta que puede acarrear peligro para el diodo si el mismo no fue especficamente diseado para operar en esa zona (diodo de referencia o diodo zener). I.1.2.- Punto de Operacin Esttico: En la figura I.1. retornando a la polarizacin directa del diodo y con la llave LL cerrada las corrientes y tensiones que se establecen en el circuito son las llamadas Componentes Estticas (no varan en el tiempo). En la figura I.2. puede observarse que en la zona curva de la Caracterstica Directa del Diodo, para corrientes comprendidas entre unos 0 y 20 30 mA, la tensin en el diodo (VD) no excede los 0,6 0,7 V, siendo sta una
12
caracterstica que impone el diodo y que se reconoce como un valor propio del diodo de silicio denominada Tensin de Umbral. Supongamos que en el circuito V = 12 V y R = 2,2 KOhm. Como para este par de valores y segn la ley de Ohm, la mxima corriente que puede establecerse en el circuito es inferior a los 10 mA, aceptamos que la tensin en el diodo resulta ser igual a la tensin de umbral del mismo. La segunda Ley de Kirchoff aplicada a nuestra malla queda expresada por la siguiente ecuacin: V - ID . R - VD = 0 (I.2)
que se trata por ello de una caracterstica que impone la malla. Luego la corriente en la misma ser: ID = (V - VD ) / R = (12 - 0,6) / 2200 = 5.2 mA es decir que bajo esas condiciones de polarizacin (V = 12 V y R = 2,2 KOhm) el diodo opera en un PUNTO DE TRABAJO ESTTICO determinado por el par de valores: IDQ = 5,2 mA ; VDQ = 0,6 V cuya particularidad es la de satisfacer simultneamente a la caracterstica del diodo y a la que impone la malla. I.1.2.1.- Caractersticas de los Problemas de Verificacin y Proyecto: El problema recin resuelto es como tpicamente se presenta el PROBLEMA DE VERIFICACIN, en donde el circuito y sus componentes son conocidos y se deben calcular las corrientes y tensiones en sus distintos componentes, especialmente en aquellos identificados como activos. En cambio si el problema plantea hacer que el diodo semiconductor opere a una corriente IDQ = 300 mA en el mismo circuito ya conocido y con la misma fuente de alimentacin V = 12 V, debe observarse que ahora hay que determinar componentes del circuito (en este caso simplemente R) por lo que el problema suele ahora identificarse como PROBLEMA DE PROYECTO y su resolucin sera encarada como se indica a continuacin: a) a partir de la caracterstica directa del diodo se obtiene para un ID = 300 mA, una tensin VD = 0,9 V 13
I - Amplificadores Monoetapa - Polarizacin aproximadamente; b) de la misma ecuacin de malla (I.2): R = (V - VD ) / ID = (12 - 0,9) / 0,3 = 37 Ohm; c) adoptar un valor comercial (el ms cercano) para el resistor por ejemplo de la serie del 10 % o del 5 % de dispersin: 39 o 36 Ohm. y realizar el problema de verificacin completo. En la figura I.4. y con valores genricos, se ha realizado una interpretacin grfica de la polarizacin y el punto de funcionamiento esttico del diodo. Para tal fin, se consider la misma ecuacin (I.2.) ahora expresada de la forma: ID = (V - VD ) / R , que representada grficamente en la misma figura correspondiente a la curva caracterstica directa del diodo arroja como resultado una lnea recta, ya que ID y VD son, respectivamente, los ejes de coordenadas. Para su trazado elegimos el mtodo de los dos puntos, seleccionando los puntos en que la citada recta corta a dichos ejes: para VD = 0 resulta IDo = V/R y para ID = 0 se tiene VDo = V
A la recta as obtenida que grficamente expresa el condicionamiento de la malla, se la denomina RECTA DE CARGA ESTTICA (en el grfico R.C.E.) y la pendiente de la misma, resultado de la operacin derivada de ID con respecto a VD resulta ser (-1/R), o sea que depende del valor de la resistencia serie del circuito. Si dicha resistencia R es grande, su pendiente ser pequea y la recta estar bien acostada, en cambio si R es chica, la pendiente de la R.C.E. es grande y la recta resulta bien vertical, permitiendo en este ltimo caso corrientes mayores en el circuito. La R.C.E. pivotea en el valor de la fuente V. Dado que la resistencia R asigna la pendiente de la R.C.E. a la resistencia R se llama RESISTENCIA DE CARGA ESTTICA. El punto de cruce de la R.C.E. y la curva caracterstica del diodo satisface simultneamente el condicionamiento que impone el diodo y el que impone la malla en la que se encuentra conectado, por tanto es el nico punto que proporciona satisfaccin a la caracterstica de funcionamiento esttico, vale decir que ES EL PUNTO DE TRABAJO ESTTICO Q.
La Resistencia Esttica del Diodo es por definicin el cociente entre el valor de la componente continua o esttica de la tensin en bornes del diodo y la componente continua o esttica de la corriente que lo atraviesa
14

REST = VD / ID (I.3.)
en donde, tanto ID como VD son los valores correspondientes al punto de funcionamiento esttico del diodo. As por ejemplo, para: resulta un REST = 115 Ohm. ID = 5,2 mA - VD = 0,6 V mientras que para: ID = 300 mA - VD = 0,9 V se tiene un REST = 3 Ohm.
Para el diodo operando en alto nivel (ID = 300 mA) la resistencia esttica del mismo tiende a ser muy pequea comparada con el mismo parmetro para bajo nivel. La interpretacin grfica se observa en la figura I.5. I.1.3.- Condiciones Dinmicas de Trabajo: En la figura I.6., ahora al cerrar la llave LL la corriente y tensiones que se establecern en el circuito resultarn de la superposicin de los efectos causados por los dos generadores independientes; el de tensin esttica V y el que provee una tensin variable en el tiempo (dinmica), con forma de seal sinusoidal VS (t). En el circuito se han sealado los sentidos de referencia de tal corriente y de la tensin en el diodo por lo que tratndose de los denominados VALORES TOTALES se ha empleado una notacin distinta a la usada en el circuito de la figura I.1. (variable minscula subndice maysculo). La resolucin simple, aunque aproximada, puede ser encarada admitiendo la validez de los conceptos de la Teora de los Circuitos Lineales, an en presencia de un elemento no lineal como el diodo semiconductor. En tal caso es posible aplicar el PRINCIPIO DE SUPERPOSICIN determinando en primer lugar las condiciones de trabajo que impone la fuente independiente de tensin esttica y luego haciendo lo propio con la dinmica, para ms tarde hallar los valores totales. El primer paso aludido no es otra cosa que la determinacin del punto de reposo o de trabajo esttico Q, tal como ya lo hemos estudiado con anterioridad. Supongamos en ese sentido que se tienen los mismos componentes de circuito que los utilizados en el problema de verificacin resuelto en el Apartado I.1.2.. As VD = 0,6 V e ID = 5,2 mA, sern los correspondientes al punto Q. En el segundo paso del principio que estamos aplicando anulamos la fuente esttica independiente de tensin V (la cortocircuitamos) y sin dejar de considerar que el diodo semiconductor se encuentra polarizado en el punto Q ya verificado, estudiamos el comportamiento del circuito bajo la accin de la fuente de tensin senoidal VS (t) = Vsmax . sen (t). En tal sentido y de acuerdo con la linealizacin del problema, tratamos de reemplazar al diodo semiconductor polarizado, por algn elemento de circuito que lo represente por lo menos en la parte en que lo obligue a operar la componente dinmica. Para ello consideramos la CONDUCTANCIA DINMICA que presenta la juntura en el punto de trabajo Q. Para ese nivel de corriente ID , en la ecuacin I.1. el valor 1 puede ser despreciado frente a la exponencial y la ley del diodo se simplifica a: (VD /VT) (se ha tomado n = 1) I D = IS . e Segn su definicin, la conductancia dinmica de la unin resulta d (VD /VT) ID d ID ] = -----gu = --------- = IS . -------- [e d VD VT d VD con lo que la RESISTENCIA DINMICA DE LA UNIN ser: ru = VT / ID puntual, debe ser calculado para la corriente IDQ.. (I.4.) y tratndose de un parmetro
15
Por su parte la RESISTENCIA DINMICA DEL DIODO posee dos componentes: la resistencia dinmica de su juntura (ru ) y la resistencia ohmica del material semiconductor y terminales correspondientes que llamaremos rb . Luego: rd = ru + rb (I..5.)
y su interpretacin grfica que tambin se llev a cabo en la figura I.5., corresponde a la pendiente de la recta tangente a la curva caracterstica del diodo en el punto de operacin Q. Para bajos valores de corriente ID predomina ru , mientras que
16

para altos ID predomina la parte ohmica rb . Por ejemplo, para el punto Q del problema de proyecto resuelto en el apartado I.1.2 en que ID = 300 mA y VD = 0,9 V, tomando incrementos alrededor de Q, de la misma figura I.5. surgen los valores de: rd = VD / ID = 0,2 V / 0,5 A = 0,4 Ohm mientras que: ru = 0,025 V / 0,3 A = 0,083 Ohm predominando la parte ohmica, de valor: rb = rd - ru = 0,4 - 0,083 = 0,317 Ohm En cambio para nuestro punto Q correspondiente a una corriente tan baja como 5,2 mA resulta ru = 25 / 5,2 = 4,8 Ohm y dado que rb = 0,317 Ohm (al ser Ohmica y no depende de la corriente ID ) se tiene una rd = 5,12 Ohm. Supongamos un valor conocido de Vsmax = 1 V. Para esta parte del estudio, al haber linealizado el problema, el diodo semiconductor puede ser reemplazado por un resistor de resistencia igual a la resistencia dinmica del diodo rd resultando as un CIRCUITO EQUIVALENTE DINMICO en donde nicamente se desarrollan las componentes dinmicas de la corriente y las tensiones por lo que para sealizarlas nuevamente es preciso cambiar de notacin. El circuito comentado se representa en la figura I.7 y en l la forma de seal de la corriente ser tambin sinusoidal (producto de la linealizacin), es decir:
id = Idmax . sen (t)
en donde puede calcularse Idmax = Vsmax / (R + rd ) = 1 V / (2200 + 5,12) = 0,45 mA .
Finalmente y yendo al tercer paso del principio de superposicin, el valor total de la corriente en el circuito, aquel que habamos sealado en la figura I.6., se obtiene como suma (dada la linealizacin) de ambas componentes; la esttica y la dinmica, o sea: iD = IDQ + id = IDQ + Idmax . sen(t) = 5,2 mA + 0,45 mA . sen (t) I.2.- TRANSISTORES BIPOLARES COMO AMPLIFICADORES: En general cuando se estudia amplificadores, sobre todo cuando estos no son de potencia es decir cuando manejan bajo nivel de seal, se los suele interpretar como CUADRIPOLOS, dado que admitiendo cierto error de mtodo de anlisis generalmente bien tolerado, puede considerrselos como un CUADRIPOLO LINEAL y entonces puede aplicarse toda la batera de herramientas de la Teora de Circuitos de los Cuadripolos Lineales. Sea la figura I.8., la representacin esquemtica de cualquier amplificador como el comentado. En dicho cuadripolo pueden identificarse los terminales de entrada (i e i) y los correspondientes de salida (o y o). Para llevar a cabo los estudios correspondientes es comn que se adopten sentidos de referencia para las corrientes y tensiones en dichos terminales.
17

As son consideradas positivas a las corrientes entrantes al cuadripolo y tambin positivas a las diferencias de potencial tales que hacen mayor (o positivo) al potencial del terminal superior (i y o) respecto del inferior (i y o). Conviene ahora realizar una revisin del mecanismo de la amplificacin y las partes intervinientes que obligatoriamente deben estar presentes en todo proceso en donde tenga lugar la amplificacin: se trata de un efecto en donde una SEAL O INFORMACIN A AMPLIFICAR, provista por una FUENTE DE EXCITACIN y aplicada a un par de terminales o TERMINALES DE ENTRADA del ELEMENTO ACTIVO, ejerce la ACCIN DE GOBIERNO del pasaje de potencia elctrica provista por LA FUENTE DE ALIMENTACIN hacia un CIRCUITO DE CARGA conectado al otro par de terminales o TERMINALES DE SALIDA DEL ELEMENTO ACTIVO. En el elemento activo, para ejercer la accin de gobierno ste debe requerir una energa mucho menor que la que es capaz de regular o gobernar, con lo que puede proporcionar AMPLIFICACIN y la seal o informacin debe transitar desde la entrada hacia la salida del amplificador sin que se deforme o distorsione de modo que dicha accin de gobierno se debe realizar en forma LINEAL. En este caso estamos considerando al transistor bipolar como elemento activo y sabido es que el mismo solo dispone de tres terminales de conexin (emisor-base-colector) para su conexin al circuito, mientras que en la definicin anterior se esta mencionando al par de terminales de entrada y par de salida en su interpretacin como cuadripolo. La conexin resulta posible haciendo que uno de los tres terminales del transistor bipolar sea COMN a los terminales de entrada y salida, lo que origina las tres CONFIGURACIONES BSICAS del amplificador bipolar: BASE COMN: BC ; EMISOR COMN : EC y COLECTOR COMN: CC. El comportamiento lineal en el caso de un transistor bipolar solo puede ser aceptado y con cierto error generalmente bien tolerado, si se fijan ciertas condiciones de trabajo esttico y con una operacin dinmica que hemos llamado bajo nivel o pequea seal. Pero veamos estas configuraciones tpicas en las que el transistor bipolar se POLARIZA para que funcione como AMPLIFICADOR LINEAL. En el circuito de la figura I.9. puede observarse la utilizacin de un transistor tipo PNP para el cual es el terminal de BASE (B) el que se ha conectado en forma comn a la malla de entrada o de excitacin E-B y a la de salida o de carga C-B, motivo por el cual a la configuracin se la denomina BASE COMN. La juntura inyectora o B-E se polariza en forma directa mediante la fuente VEE y la corriente IE se halla limitada en el circuito por la presencia del resistor RE . Por otra parte, la juntura colectora o unin B-C se encuentra polarizada en forma inversa mediante la fuente VCC y su tensin de polarizacin inversa VBC depende del resistor RC . Como sabemos esta forma operativa o polarizacin es necesaria para que el transistor bipolar pueda desempearse como amplificador y lo haga de la forma ms parecida a la amplificacin lineal. En dicho circuito adems de los sentidos de referencia de corrientes y tensiones usuales en los cuadripolos (trazo continuo) y como pocas veces realizaremos a lo largo de este trabajo, se han indicado tambin los sentidos reales de las que se pueden medir en el mismo (trazo discontinuo). En lo futuro y salvo aclaracin, siempre utilizaremos sentidos de referencia para el estudio de los circuitos; lo cual significa que si calculada la magnitud correspondiente, la misma arroja un resultado negativo, el sentido real es opuesto al tomado como referencia. De acuerdo a esta convencin, en un transistor PNP sern consideradas negativas por ejemplo a la corriente de colector (-IC ) o a la tensin base-emisor (-VBE) y positiva a la corriente de emisor (IE ). De acuerdo con la fsica del transistor bipolar, la corriente de colector esta dada por la ecuacin: IC = hFB . IE + ICBo (I.6.) aqu hFB es un coeficiente que toma valores usualmente comprendidos entre 0,95 y 0,99 e ICBo por su parte es la llamada corriente de portadores minoritarios en la base y por lo tanto fuertemente dependiente de la temperatura en la juntura. Para 25 grados centgrados usualmente y para el caso del silicio, ICBo toma valores del orden de los nA, por lo que puede despreciarse frente al trmino dependiente de IE , as: IC = hFB . IE y por lo tanto hFB = (IC / IE ) (I.7.) es llamada GANANCIA ESTTICA DE CORRIENTE DE COLECTOR RESPECTO A LA DE EMISOR o tambin GANANCIA ESTTICA DE CORRIENTE PARA BASE COMN.
18
Si queremos encontrar tambin una relacin entre las corrientes estticas de colector IC y la de base IB introducimos la ecuacin inherente a la consideracin de la primer Ley de Kirchoff en el nodo transistor: IE = IC + IB y reemplazamos (I.8.) en (I.6.): despejando: (I.8.) IC (1 - hFB ) = hFB . IB + ICBo y IC = hFB . IC + hFB . IB + ICBo ; o bien
1 hFB IC = ------------ IB + ------------ ICBo que: 1 - hFB 1 - hFB
hFB y llamando: hFE = ------------- resulta 1 - hFB IC = hFE . IB + (hFE + 1) . ICBo (I.9.)
1 (hFE + 1) = ------------ con lo 1 - hFB
Adems, si se consideran temperaturas no superiores a las usuales de un ambiente normal, por ejemplo T = 25 C el trmino dependiente de ICBo se hace despreciable por lo que: IC = hFE . IB
o bien
hFE = IC / IB
llamndose a esta ltima GANANCIA ESTTICA DE CORRIENTE DE COLECTOR RESPECTO DE LA CORRIENTE DE BASE o simplemente GANANCIA ESTTICA DE CORRIENTE PARA EMISOR COMN del transistor. Vale la pena aclarar aqu que lo que corresponde a las configuraciones mencionadas son los parmetros (hFE o hFB) mientras que las ecuaciones analizadas corresponden al transistor bipolar, con independencia de la configuracin en que funcionen. Si tomamos como ejemplo una especificacin tpica encontraramos que a partir de la hoja de datos correspondiente al transistor PNP de silicio tipo BC636 se extrae: Para IC = -150 mA ; VCE = -2 V resulta: 40 < hFE < 250 Con respecto a este especificacin tpica cabe aclarar que en los Manuales, los fabricantes para suministrar informacin adoptan para las corrientes y tensiones en los componentes activos la convencin o sentidos de referencia de los cuadripolos, motivo por el cual y segn puede comprobarse en las figuras I.9. y I.10., en un transistor PNP tanto la corriente de colector como la tensin colector-emisor poseen sentidos reales opuestos a los de referencia y en consecuencia sus valores son negativos.
19

Debe notarse la gran DISPERSIN del parmetro hFE que en este ejemplo se ubica entre 40 y 250, o sea que es de ms de seis veces y que resulta una caracterstica tpica y propia de la fabricacin de los transistores bipolares y que como veremos ms adelante, tiene una influencia notable en la polarizacin. En las figuras I.10. y I.11. se han representado los circuitos elementales correspondientes a las configuraciones de emisor comn (EC) y colector comn (CC) tambin con la utilizacin de transistores PNP y en donde se han marcado los sentidos reales de las corrientes y tensiones que se establecen en los mismos. Para el caso de transistores del tipo NPN se deben invertir las polaridades de las fuentes de alimentacin, de forma tal que para el BC se tendr el circuito indicado en la figura I.12. En forma anloga se tendrn los circuitos de las restantes configuraciones de EC y CC para el caso de utilizar transistores del tipo NPN.
I.2.1.- Caractersticas de salida para Emisor Comn: Para la configuracin EC y por medicin de los valores de las componentes estticas de corrientes y tensiones en el circuito correspondiente, en forma similar a lo relatado para el caso del diodo semiconductor, se puede trazar el juego de curvas caractersticas de colector o de salida para dicha configuracin las que tpicamente adoptan un formato similar al que se presenta en la figura I.13. En estas curvas caractersticas se puede observar la ZONA ACTIVA del transistor como amplificador, limitada por las ZONA DE CORTE para corrientes IC por debajo de cero, ZONA DE SATURACIN para tensiones VCE por debajo del valor caracterstica VCE(sat) (usualmente comprendido entre unos cientos de mV y algunos Volt dependiendo del tipo de transistor), la REGIN DE RUPTURA de la juntura base-colector debido a una alta polarizacin inversa por encima del valor BVCEo y la ZONA LIMITE MXIMO DE CORRIENTE (por encima de ICMAX ). Es en la zona activa del transistor donde se cumplimenta la ley representada por la ecuacin (I.9.). Se puede observar que para una dada temperatura (25 C), la separacin entre curvas para igual cambio de la corriente IB , no permanece constante a lo largo del eje IC lo cual significa que el parmetro hFE no permanece constante para grandes variaciones de IC . Puede comprobarse lo dicho si analizamos las especificaciones que suministra el fabricante para el mismo transistor BC636 que se citara precedentemente, para el cual se suministra una curva de variacin del parmetro en cuestin en funcin de la mencionada corriente, y cuya forma es similar a la que se transcribe en la figura I.14. En las curvas de la figura I.13. se observa tambin que dicha familia de curvas de salida poseen una cierta inclinacin o pendiente positiva y definida por la relacin: VCE / IC = ro 20
I - Amplificadores Monoetapa - Polarizacin que representa a la RESISTENCIA DE SALIDA del transistor para la configuracin EC. Asimismo, debe considerarse siempre que cuando trabajamos con un determinado transistor y recurrimos a la Hoja de Datos proporcionada por su fabricante, para obtener datos de su comportamiento o ms especficamente sus curvas caractersticas (si es que se suministran) , lo que el fabricante esta proporcionando son DATOS ESTADSTICOS de la serie de produccin de que se trate, por lo que en general nuestro transistor tendr caractersticas diferentes y del mismo orden de dispersin, respecto a lo que se indica en el Manual. En tal sentido cabe remarcar la importante DISPERSIN en cuanto al valor del parmetro hFE (recordar el BC636), que en el caso del silicio, normalmente suele ser del orden de 1 3 veces entre el hFEmin y el hFEMAX . Finalmente tambin puede apreciarse que el pequeo valor de IC correspondiente a IB = 0 corresponde al trmino (1 + hFE ) . ICBo de la ecuacin (I.9.) y expresa la dependencia del funcionamiento del transistor bipolar con respecto a la temperatura ambiente de trabajo.
I.2.2. - Idealizacin de las Curvas Caractersticas de Salida para EC: En consideracin a las caractersticas recin detalladas y a los efectos de una mejor comprensin del principio de operacin del amplificador bipolar, consideraremos un transistor un tanto ideal que nos permitir simplificar una familia de curvas caractersticas de salida para EC. La idealizacin consistir en suponer: a) que dentro de la zona activa y para temperaturas normales (25 C) IC = hFE . IB pudindose efectivamente despreciar el trmino ( 1 + hFE ) . ICBo por ser ste no significativo para el silicio y a dicha temperatura. La consecuencia es que ahora en el transistor idealizado se tendr IC = 0 para IB = 0. b) que en igual zona la resistencia de salida del transistor bipolar en EC puede considerarse de valor infinito. Esto consiste en admitir que la salida del transistor es una fuente de corriente independiente y constante y que las curvas caractersticas de salida en realidad son una familia de rectas horizontales y paralelas entre s. c) admitiremos simultneamente que dentro de la zona activa el parmetro hFE se mantiene constante, independientemente del valor que se considere de IC , lo cual equivale a suponer que el espaciamiento entre las diferentes curvas (ahora rectas horizontales), para igual cambio de IB se mantiene constante en todo el mbito del plano IC - VCE . 21
I - Amplificadores Monoetapa - Polarizacin Bajo la totalidad de dichas suposiciones, las curvas caractersticas de salida idealizadas para EC adoptan una forma similar a las que se representan en la figura I.15. (valores numricos genricos). I.3. - DETERMINACIN DEL PUNTO DE OPERACIN ESTTICO - FUNCIONAMIENTO DINMICO: Consideraremos ahora que el transistor bipolar recin idealizado posee efectivamente una ganancia esttica de corriente para emisor comn (efectivamente por que el dato se ha obtenido por medicin del componente) hFE = 200 y que se trata de un transistor de silicio tipo NPN, siendo stos los nicos datos disponibles del transistor. Con el mismo realizamos el circuito indicado en la figura I.16., vale decir que consideraremos un elemental circuito amplificador emisor comn. Los restantes componentes del circuito poseen los siguientes valores: VBB = 2,2 V VCC = 12 V Vsmax = 1 V RB = 47 KOhm RC = 1 KOhm. Como del transistor utilizado solo conocemos material, tipo y hFE efectivo para poder llevar a cabo el anlisis del comportamiento del circuito con una interpretacin grfica que nos permita afianzar conceptos, construiremos la familia de curvas caractersticas de salida para EC idealizadas segn lo propuesto en el apartado precedente. Dado que VCC = 12 V la tensin VCE sobre el transistor como mximo podr tomar el valor de 12 V y con la idea de fabricarnos el plano IC - VCE a nuestra medida, le asignamos la escala numrica al eje de absisas de dicho
plano como para que se pueda representar hasta ese valor. Asimismo, con respecto a la corriente IC , debe notarse que en el peor de los casos, si se llegara a hacer VCE = 0, el mximo valor que podra alcanzar sera (VCC / RC ) = 12 mA. por lo que con el mismo criterio de poder representar hasta ese valor de IC es que adoptamos el factor de escala del eje de ordenadas. Para una mejor claridad del dibujo, de las infinitas curvas que componen la familia solo identificamos aquellas que por comodidad, corresponden a los valores de 2, 4, 6, 8, 10, 12 y 14 mA de IC , los que de acuerdo con 22
I - Amplificadores Monoetapa - Polarizacin el hFE conocido se correlacionan con los valores de IB de 10, 20, 30, 40, 50, 60 y 70 A, respectivamente. La grfica obtenida segn este procedimiento se ha representado en la figura I.15. Queremos ahora determinar cual es la forma de operacin del transistor en dichas caractersticas. Observamos que al igual que en el caso ya estudiado del diodo semiconductor, en este circuito existen dos fuentes independientes, una esttica y la otra variable en el tiempo o dinmica. Ya que en el proceso de idealizacin al transistor lo hemos linealizado, aplicaremos la teora de los circuitos lineales sin necesidad de realizar un planteo y resolucin de las ecuaciones diferenciales que hubiese sido imprescindible considerar para el caso real, que si bien arrojaran un resultado exacto nos apartaran sobre manera del hecho fsico que es nuestro propsito estudiar ahora. En tal sentido aplicaremos el principio de superposicin ya mencionado, resolviendo primero las condiciones de trabajo esttico, es decir el circuito bajo la accin de las fuentes independientes de corriente continua (C.C.), para luego hacer lo propio con la fuente dinmica y finalmente considerar la superposicin de ambos efectos. I.3.1. Punto de Operacin Esttico Q: Sobre el circuito real para el primer paso de superposicin procedemos a anular la fuente dinmica (corto circuito en lnea de trazos de la figura I.16.) y consideramos a continuacin un circuito auxiliar, equivalente esttico en donde nicamente se podrn analizar las componentes estticas de las corrientes y tensiones cuyos sentidos de referencia se han sealado tambin en la misma figura I.16. Observamos que en dicho circuito equivalente esttico se pueden identificar solo dos mallas independientes, por ejemplo la malla de salida o (I) y la malla de entrada o (II). Adems se puede constatar que ambas mallas incluyen una caracterstica tensin-corriente impuesta por el propio transistor: (IC - VCE en la malla de salida o (I) e IB - VBE en la malla de entrada o (II)). El punto de reposo o punto Q deber satisfacer simultneamente todos los condicionamientos que le impongan esas mallas, dichas caractersticas tensin-corriente y todo otro condicionamiento que imponga el transistor (hFE por ejemplo). Estudiaremos tales condicionamientos progresivamente: I.3.1.a.- Malla de salida: El condicionamiento que impone esta malla lo tenemos en cuenta a partir de la ecuacin de la segunda Ley de Kirchoff, es decir que con los sentidos de referencia adoptados (coincidentes con los que se usan en cuadripolos) y adoptando un sentido de inspeccin antihorario (y coincidente con el de circulacin de IC ), se tiene: VCC - IC . RC - VCE = 0 en donde VCC y RC son constantes bien conocidas en el problema de verificacin, mientras que IC y VCE son las variables que se pretenden determinar. Existen dos posibilidades de reescribir esta misma ecuacin, segn la incgnita que consideremos como variable independiente, una de ellas es: VCC - VCE IC = ---------------RC mientras que la otra modalidad nos ser de utilidad mas adelante. Ya que tenemos una sola ecuacin con esas dos incgnitas continuamos incorporando los condicionamientos ya detallados. I.3.1.b.- Caractersticas de salida para EC del transistor: El transistor por su parte, a travs de su juego de terminales de C y E impondr que los pares de valores IC - VCE satisfagan las leyes de variacin que se representan en la familia de curvas caractersticas de salida para EC, curvas stas que en forma idealizada hemos obtenido en la figura I.17. En otras palabras, el transistor exige que el punto de trabajo se encuentre ubicado en algn punto perteneciente al plano IC - VCE . Con el objeto de hallar dicho punto consideramos ambos condicionamientos simultneamente vinculando la ecuacin (I.10.) con la grfica de la figura I.17. Precisamente la representacin grfica de dicha ecuacin en el mencionado plano nos lleva a la forma de una recta, cuya pendiente es negativa e igual a (-1/RC) para cuyo trazado 23 (I.10.)
I - Amplificadores Monoetapa - Polarizacin determinamos, por ejemplo, los puntos de interseccin con los ejes de coordenadas. As con la ecuacin (I.10.), para el punto de cruce con el eje de ordenadas o punto A: VCEA = 0 ; por lo que la corriente ICA = VCC / RC = 12 (V) / 1 . 103 (Ohm) = 12 mA mientras que para el punto B de cruce con el eje de absisas: ICB = 0 ; entonces la tensin debe ser VCEB = VCC = 12 V Luego de ubicados ambos puntos en la figura I.17., a la recta que los determina (en los cruces con los ejes de coordenadas) se la denomina RECTA DE CARGA ESTTICA - R.C.E. Lo que se esta haciendo al combinar el simultneo cumplimiento de las condiciones que imponen la caracterstica de salida para EC del transistor y la de la malla de salida es, grficamente, LIMITAR a los infinitos puntos del plano IC - VCE donde se definen las caractersticas del transistor, de manera que solo aquellos que simultneamente pertenezcan a la R.C.E. podrn ser posibles puntos Q, es decir que EL PUNTO DE OPERACIN ESTTICO - Q DEBE PERTENECER A LA R.C.E. La definicin del mismo sobre la R.C.E. surge de considerar los restantes condicionamiento. I.3.1.c.- Malla de Entrada: Tambin en este caso el condicionamiento puede ser considerado por la ecuacin de la malla de entrada. Segn la segunda Ley de Kirchoff: VBB - IB . RB - VBE = 0 en donde VBB y RB son constantes bien conocidas mientras que VBE e IB hasta ahora las incgnitas que pretendemos encontrar. Esta ecuacin puede reescribirse como: VBB - VBE IB = --------------RB I.3.1.d.- Caracterstica B - E: La juntura B - E por su parte impone la condicin de que la tensin VBE y la corriente IB se encuentren vinculadas a travs de la caracterstica del diodo B - E polarizado en directo, cuya curva es totalmente anloga a la representada en la figura I.4. La nica diferencia sera que en el caso del transistor, se podran definir una familia de curvas similares, cuyo parmetro sera la tensin VCE ya que existe una leve dependencia en el comportamiento del diodo B - E y la polarizacin inversa de la otra juntura. Sin embargo, an considerando esta dependencia, el mbito de variacin de la tensin VBE para corrientes IE de bajo nivel siempre se mantiene en el entorno de 0,6 0,7 V en el caso del silicio (0,2 V en el germanio). Un razonamiento similar al descripto para combinar las condiciones detalladas en I.3.1.a y en I.3.1.b nos llevara a definir una RECTA DE ATAQUE, tal como se representara en la misma figura I.4. con aclaracin que ahora al tratarse de la recta definida por la ecuacin (I.11.) su ordenada al origen sera ahora (VBB / RB ) y el cruce con el eje de absisas VBB , mientras que su interseccin con la curva nos estara dando la nica solucin que simultneamente satisface ambos condicionamientos. Pero para este caso, al combinar las condiciones y en atencin a que no es comn que los fabricantes proporcionen las curvas caractersticas del diodo B - E (mucho menos la familia para distintos VCE ) y debido al relativamente pequeo espectro de variacin de la tensin VBE alrededor de la tensin de umbral (que llamaremos VBEu = 0,7 V en el silicio y 0,2 V en el germanio) resultar igualmente aproximado pero mucho ms simple el tomar como valor para VBE a dicha tensin de arranque o de umbral VBEu . Con ello la ecuacin (I.11.) se simplifica a: VBB - VBEu IBQ = ----------------RB (I.11.) (I.11.)
y entonces, para los valores numricos del circuito de la figura I.16. se tiene: IBQ = (2,2 - 0,7) / (47 . 103) = 30 A. El paso restante que falta considerar es la vinculacin entre las caractersticas de entrada y las de salida establecida por el propio transistor a travs de la ecuacin (I.9.) idealizada (ICBo = 0 para T = 25 C), vinculacin 24
I - Amplificadores Monoetapa - Polarizacin sta que se tuvo en cuenta al construir la familia de curvas caractersticas de salida para EC. Ello equivale grficamente a seleccionar entre aquellas curvas a aquella cuyo parmetro responde al valor de IBQ = 30 A recin calculado, la que al interceptar a la R.C.E. determina el punto de trabajo esttico Q que por ello satisface todos los condicionamientos analizados simultneamente.
Tal como se observa en la figura I.17. los valores correspondientes a las coordenadas de dicho punto Q nos proporcionan la solucin al problema de anlisis de la polarizacin del transistor, encarado en el primer paso del principio de superposicin, permitindonos predecir un funcionamiento como amplificador (dentro de la zona activa): ICQ = 6 mA y VCEQ = 6 V
ya que, al ser VCEQ < BVCEo se halla fuera de la zona de ruptura, dado que ICQ > 0 est fuera de la zona de corte, en razn de que VCEQ > VCE(sat) tambin se encuentra fuera de la zona de saturacin y debido a que ICQ < ICMAX el transistor trabaja en una regin donde el hFE despliega sus mejores valores. I.3.2. - Anlisis del Funcionamiento Dinmico: Sin dejar de considerar dicha forma de operacin esttica del transistor, pasamos ahora a cuantificar las componentes dinmicas que se estudian en el segundo paso del principio de superposicin, por lo que a partir del circuito original, anulamos ahora las fuentes de alimentacin o estticas y construimos as el circuito equivalente para la seal o circuito equivalente dinmico, tal como se representa en la figura I.18. Tambin ahora tenemos un circuito con dos mallas independientes (entrada y salida) y el transistor, solo que al contener una fuente de tensin independiente variable en el tiempo en dicho circuito se desarrollarn las componentes dinmicas de las corrientes y tensiones, las que resultarn de considerar los condicionamientos que imponen mallas y transistor de manera muy similar a lo realizada para las componentes estticas.
25
I - Amplificadores Monoetapa - Polarizacin En tal sentido, y tal como ya lo hiciramos con el diodo semiconductor, la linealizacin del transistor nos permite caracterizar a su diodo B - E a travs de la resistencia dinmica de este diodo, que para esta configuracin del transistor (EC) representa la RESISTENCIA DE ENTRADA DEL TRANSISTOR EN EMISOR COMN con su correspondiente parte ohmica y su resistencia de juntura b-e (rb + rbe ). Dado que para el calculado valor de corriente ICQ aproximadamente igual a IEQ (bajo) predomina la resistencia de juntura, dicha resistencia de entrada es posible determinarla de manera similar a lo visto con anterioridad, es decir: (VBE /VT ) (VBE /VT ) dIB gbe = ------dVBE
I E = I C = IS . e
y como IB = IC / hFE y
se tendr: IB = (IS / hFE ) . e
luego
gbe = IBQ / VT
rbe = VT / IBQ = (25 . 103) / ( 30 . 10-6) = 833 Ohm
Entonces el circuito equivalente dinmico de entrada linealizado se representa en la figura I.19. En l, las componentes dinmicas resultarn: ib = vs / (RB + rbe ) y como en nuestro caso RB >> rbe y vs = VSmax . sen (t)
ib = Ibmax . sen (t) en donde Ibmax = VSmax / RB = 1 (V) / (47 . 103 )(Ohm) = 20 A aproximadamente. por su parte, la tensin de entrada al transistor amplificador: vbe = Vbemax . sen (t) con (I.12.)
Vbemax = Ibmax . rbe = 20 . 10-6 . 833 = 16,7 mV
As en atencin a la idealizacin del transistor, en la malla de salida dinmica tambin resultar ic = hFE . ib una corriente con forma de seal senoidal: ic = Icmax . sen (t) = hFE . Ibmax . sen (t) y planteando la ecuacin de esta malla dinmica: vce + ic . RC = 0 la tensin de salida del circuito amplificadorser: vce =- ic .RC tambin senoidal cuya Vcemax = Icmax RC = 4.10-3 .103 = 4 V (I.14.) o bien: ic = -vce / RC (I.13.) con Icmax = 200 . 20 . 10-6 = 4 mA
vce = -Vcemax . sen (t)
Corresponde ahora pasar al tercer paso del principio de superposicin en donde hallaremos las componentes totales de las corrientes y tensiones, las que por la linealidad impuesta surgen de la suma de la componente esttica ms la componente dinmica. As en la malla de entrada se tendr: iB = IBQ + ib = IBQ + Ibmax . sen (t) = 30 (uA) + 20 (uA) . sen (t) (I.15.)
vBE = VBEu + vbe = VBEu + Vbemax . sen (t) = 0,7 (V) + 0,0167 (V) . sen (t) mientras que en la malla de salida: iC = ICQ + ic = ICQ + Icmax . sen (t) = 6 (mA) + 4 (mA) . sen (t) (I.16.) (I.17.)
vCE = VCEQ + vce = VCEQ - Vcemax . sen (t) = 6 (V) - 4 (V) . sen (t) I.3.3. - Interpretacin grfica del funcionamiento dinmico del Amplificador EC: 26
I - Amplificadores Monoetapa - Polarizacin Esta interpretacin se llevar a cabo sobre las mismas curvas caractersticas de salida para EC de la Figura I.17., en donde en un paso previo ya se hall el punto de funcionamiento esttico Q, con el objeto de tener en cuenta el condicionamiento que impone el transistor ahora en lo que respecta al funcionamiento dinmico. Para tal fin, sobre dichas curvas dibujaremos tambin el condicionamiento que impone la malla de salida dinmica, representado a travs de la ecuacin (I.13.). Esta tarea la realizamos en una nueva grfica incluida en la figura I.20. La ecuacin (I.13.) representada en el plano de las caractersticas de salida de EC de la figura I.20. nuevamente arroja como resultado una recta. En nuestro ejemplo la pendiente de esta nueva recta resulta tambin (1/RC ) (Por tratarse de un circuito simplificado. Como veremos en general difiere de la pendiente de la R.C.E.). Dicha recta contiene a todos los posibles puntos de funcionamiento dinmicos, vale decir representa a la seal, y como un valor particular de seal corresponde a aquellos wt = 0, 180, 360, en que la funcin seno es cero (es decir seal nula), esta nueva recta debe contener tambin al punto Q.
Entonces como son conocidos un punto y la pendiente es posible trazar dicha recta. A la recta as hallada se la denomina RECTA DE CARGA DINMICA - R.C.D. (que en este ejemplo y por simplicidad del circuito coincide con la R.C.E.) y los puntos contenidos en ella son los nicos que satisfacen simultneamente los condicionamientos del transistor y de la malla de salida dinmica del circuito. Dichos puntos se definirn como interseccin de la R.C.D. con las curvas que se irn desarrollando para cada valor instantneo del valor total de la corriente de base iB . Como puede observarse en el primer cuadrante de la figura I.20. se ha procedido a representar esquemticamente a dicho valor total iB dado por la ecuacin (I.15.). mediante la funcin senoidal de amplitud Ibmax = 20 A montada sobre la componente continua IBQ = 30 A. Para cada instante se tendr un valor determinado de iB y para el mismo puede imaginarse la recta horizontal correspondiente (que no se dibuja para mayor claridad de la representacin), y su correspondiente interseccin con la R.C.D. 27
I - Amplificadores Monoetapa - Polarizacin De la totalidad de dichos puntos se han identificado los llamados M y N que respectivamente corresponden a los instantes de tiempo en que sen (t) = 1 y -1 y arrojan como resultado el mximo y mnimo valor total iB (iBM = 50 A e iBN = 10 A) y por ello llamados puntos de mxima excursin hacia saturacin y hacia el corte. La proyeccin de los puntos de interseccin instantneos sobre la R.C.D. sobre el segundo y cuarto cuadrante nos determinan las formas de seal de las componentes dinmicas de ic y vce montadas, respectivamente, sobre las componentes de continua ICQ y VCEQ que respetan entonces las funciones de los valores totales iC y vCE dados por las ecuaciones (I.16.) y (I.17.). Puede comprobarse que debido a la linealizacin impuesta por la idealizacin del transistor las componentes de seal obtenidas a la salida del amplificador (ic y vce ) resultan de idntica forma (senoidal) con respecto a la seal de entrada a amplificar (vs ). Solo corresponde destacar el cambio de fase de 180 en la tensin de salida vce comparada con respecto a la corriente o tensin de entrada (ib o vbe ), lo cual se expresa diciendo que EL AMPLIFICADOR EMISOR COMN PRODUCE UNA INVERSIN DE FASE EN LA TENSIN AMPLIFICADA. I.4. - COEFICIENTES DE AMPLIFICACION: A los efectos de cuantificar la calidad amplificadora del circuito estudiado se pueden definir coeficientes de amplificacin tanto de la tensin como de la corriente, evaluando la relacin entre las amplitudes de la salida y las de entrada tal como se detalla a continuacin: -Vcemax -4 vce Amplificacin de Tensin del Transistor en EC : AV = ------- = ----------- = ---------- = -236 Vbemax 0,0167 vbe -Vcemax -4 vce Amplificacin de Tensin del Amplificador EC : AVs = ------ = ----------- = ------- = -4 Vsmax 1 vs Icmax 4 (mA) ic Amplificacin de Corriente del Amplificador en EC : AI = ------ = ----------- = -------------- = hFE = 200 Ibmax 0,02 (mA) ib Icmax . Vcemax Amplificacin de Potencia del Transistor en EC : AP = --------------------- = AI .(-AV ) = 200 . 236 = 47200 Ibmax . Vbemax El ltimo coeficiente calculado muestra la capacidad amplificadora del elemento activo transistor bipolar. La disminucin del coeficiente de amplificacin de tensin entre la ganancia del transistor en EC (AV ) y la ganancia de la etapa amplificadora EC (AVs ) se debe a lo elemental del circuito, sobre todo en la malla de excitacin al contener al generador de excitacin de tensin (vs ) en serie con una alta resistencia (RB ). I.5. - INFLUENCIA DE LA DISPERSIN DE FABRICACIN: En los Apartados precedentes pudo comprobarse el funcionamiento de un circuito amplificador bipolar en la configuracin emisor comn. La idealizacin del transistor permiti una mayor simplicidad en el estudio para facilitar su comprensin. A partir de ahora comenzaremos a quitar hiptesis simplificadoras de manera de aproximarnos al hecho real pero sin modificar la metodologa empleada para el estudio. En tal sentido y en primer lugar comenzamos por desidealizar parcialmente al transistor tomando en cuenta que su fabricacin, a pesar de los avances tecnolgicos y especialmente en la electrnica de los componentes discretos, es fuertemente afectada por la dispersin, hecho ste que, tal como lo manifestramos con anterioridad se evidencia en que para transistores bipolares de igual tipo y hasta de la misma serie de fabricacin el parmetro hFE vara tpicamente entre 1 y 3 veces. Frente a este hecho, cmo se ver afectada la operacin del circuito amplificador que acabamos de estudiar? 28
I - Amplificadores Monoetapa - Polarizacin Para responder este interrogante vamos ha reexaminar la operacin de dicho circuito amplificador suponiendo que por alguna razn fue necesario reemplazar al transistor por otro, del mismo tipo y de la misma serie de fabricacin, solo que por efectos de la dispersin, el nuevo componente presenta un hFE (tambin efectivo; porque lo obtenemos por medicin) diferente al anterior, por ejemplo hFE = 300 (200 era el valor anterior del transistor reemplazado). Aclaramos que el resto del circuito no se cambia en absoluto. Para posibilitar el nuevo anlisis debemos reconstruir las curvas caractersticas de salida de EC idealizadas y correspondientes al nuevo transistor. Ello lo concretamos en la figura I.21., en donde adems, al tener en cuenta que la malla de salida del circuito no ha cambiado, representamos la R.C.E. que al igual que la del caso anterior ICA estar pivoteando en el valor VCC = 12 V (punto B) y continuar cortando al eje de ordenadas en = VCC /RC = 12 mA. (punto A). Dado que tampoco ha cambiado la malla de entrada del circuito y se continua operando con un transistor de silicio NPN cuya tensin de umbral del diodo base - emisor sigue siendo VBEu = 0,7 V , la corriente esttica en dicha malla contina siendo IBQ = 30 mA., lo cual constituye una particularidad del circuito estudiado, particularidad sta que destacamos diciendo que dicho circuito POLARIZA CON CORRIENTE DE BASE CONSTANTE (IBQ ). En la figura I.21. adems de la familia de curvas del nuevo transistor se han dejado impresas tambin las que correspondan al transistor reemplazado con un trazo mas tenue y con fines de comparacin. De dicha comparacin se puede notar que una dispersin en el sentido de producir un hFE mayor, grficamente se manifiesta como si la familia de curvas se desplazara hacia arriba, aumentando la separacin entre cada una de dichas curvas. VCEQ Como consecuencia de todo ello ahora ICQ = hFE . IBQ = 300 . 30 . 10-6 = 9 mA y por lo tanto ahora = 3 V.
Con el mismo objetivo de comparacin en la misma figura I.21. se ubic la posicin que respetaba el punto Q para el transistor original concluyndose que el efecto de la dispersin como la considerada es el corrimiento del punto desde la posicin Q hasta una nueva llamada Q, en el sentido de corrientes crecientes. Todo pasa como si el punto de operacin esttico hubiera recorrido por la R.C.E. la distancia comprendida entre Q y Q por efectos de la dispersin de hFE . Pese a ello sin embargo y todava sin considerar a la seal, ninguna otra cosa puede agregarse ya que el nuevo Q continua ubicado en la zona activa, es decir que el transistor podr continuar realizando el efecto de la amplificacin. Introduciendo ahora la seal de excitacin, de igual amplitud a la que se aplicaba con el otro transistor (1 V) se observa que por introducirnos en la zona de saturacin durante una fraccin del semiciclo positivo de la excitacin, la seal a la salida del amplificador, tanto ic como vce , se ven recortadas y el circuito amplificador deja de funcionar correctamente ya que produce una enorme deformacin de la seal amplificada. Sacamos como conclusin que ello se debe al aumento del parmetro hFE que en el circuito de polarizacin que estamos estudiando produce un desplazamiento hacia arriba del punto Q sobre la R.C.E.
29
Si el hFE del transistor reemplazante hubiera sido menor al del transistor original solo se observara una disminucin de la excursin, o sea de la seal de salida, lo cual significa una disminucin de los coeficientes de amplificacin. Si deseara visualizarse un recorte por invasin de la zona de corte debe incrementarse el nivel de excitacin de modo que Ibmax supere los 30 A en nuestro ejemplo. I.6. - CIRCUITO DE ESTABILIZACIN CORRIENTE-SERIE: Profundizando el estudio del efecto observado en el circuito estudiado precedentemente, puede notarse que una vez cambiado el transistor (por otro de mayor hFE ), puede hacerse bajar el punto de reposo a su zona de ubicacin primitiva si con la misma R.C.E. hacemos disminuir la corriente de base IB . Si el problema se sita en el proyecto de una serie de fabricacin de un buen nmero de amplificadores, con el objeto de incorporar una solucin para todos los circuitos y no individualmente ya que esto exigira un tratamiento muy costoso, correspondera introducir en el circuito un mecanismo automtico tal que frente al hecho producido por la dispersin y con independencia de los diferentes valores de hFE que se presenten por dicha causa, corrija total o por lo menos parcialmente el efecto observado de la deformacin por recorte de la seal. Con ese objetivo al reexaminar la figura I.21. debe notarse que el circuito maneja dos variables elctricas que son capaces de detectar el movimiento del punto de funcionamiento esttico cuando, a consecuencia del aumento en hFE se desplaza desde la posicin Q hacia Q; estas son el aumento de ICQ y la disminucin de VCEQ , ambas variables de la malla de salida, mientras IB , que de acuerdo al primer prrafo debera disminuirse, es otra variable elctrica que maneja el circuito pero ahora de la malla de entrada. Se concluye la reflexin estableciendo que dicho mecanismo automtico de regulacin del punto Q debera estar basado topolgicamente, en la vinculacin elctrica de ambas mallas de modo que cuando en la malla de salida ICQ aumente, en la malla de entrada IB baje. En el ejemplo numrico analizado se observa que el aumento de hFE de 200 300 produjo un incremento en ICQ de 6 9 mA y que para volver al valor original la corriente IB debera 30
I - Amplificadores Monoetapa - Polarizacin disminuirse a 20 A (la nueva curva para 20 A coincide con la posicin que tena la anterior de 30 A y ambas definen la ICQ = 3 mA). Tal mecanismo o tcnica de regulacin del punto Q se reconoce en la especialidad bajo el trmino de ESTABILIZACIN o bien REALIMENTACIN NEGATIVA DE LAS COMPONENTES ESTTICAS y si se incorpora en el circuito tomando como seal error que detecte el corrimiento del punto Q a la corriente ICQ , la vinculacin de las mallas de salida y de entrada, tal que haga variar a IB se logra con el agregado del resistor RE en el terminal de emisor, tal como se observa en el circuito de polarizacin indicado en la figura I.22., que por tal razn recibe el nombre de CIRCUITO DE ESTABILIZACIN POR CORRIENTE-SERIE. Sobre dicho resistor RE se desarrolla una diferencia de potencial VRe proporcional a la corriente de emisor, o sea proporcional a ICQ y la misma forma parte ahora de las ecuaciones de malla, tanto de la salida como de la entrada, particularmente en la malla de entrada del circuito de la figura I.22. la segunda Ley de Kirchoff establece: VBB - IB . RB - VBE - IE . RE = 0 (I.18.)
y en ella, admitiendo la constancia en VBB y en VBEu , si a partir de una condicin normal de Q, se produce un aumento en ICQ y hay un desplazamiento desde Q hacia Q, se produce un aumento en la cada de tensin (IE . RE ), para mantener el equilibrio debe disminuir el trmino (IB . RB ) o sea que debe bajar la corriente IB , producindose as el efecto buscado. Para confirmar este anlisis cualitativo seguidamente trataremos de expresar matemticamente el efecto y la medida de la estabilizacin, aclarndose que desde el punto de vista de la metodologa de estudio, si bien no los detallaremos, seguiremos los mismos pasos recorridos en cuanto a los condicionamientos analizados en el circuito anterior. Para tal fin considerando: IE = IC + IB as como IB = IC /hFE , y reemplazando en (I.18): VBB - VBE - IC .[ RE + (RE /hFE ) + (RB /hFE )] = 0 En esta ltima, dado los valores tpicos de hFE puede despreciarse el trmino (RE / hFE) frente al trmino RE e imponiendo la condicin del diodo base-emisor (VBE = VBEu ): VBB - VBEu ICQ = ----------------------RE + (RB /hFE ) (I.19.) = CONSTANTE,
Entonces si se desea que el punto de reposo Q se mantenga fijo deber ser ICQ independientemente de los cambios de hFE , por lo que se buscar que: RE >> (RB /hFE ) (I.20.)
La medida en que dicha desigualdad debe cumplirse es una cuestin de lgica o sentido comn. Los componentes pasivos de los circuitos, tal como el resistor RE tambin son afectados por la dispersin de fabricacin al punto que las series de fabricacin se clasifican de acuerdo a su tolerancia; existiendo en el mercado resistores del 10 %, o del 5 % (entre otras) de tolerancia, lo cual significa que su valor variar, de resistor en resistor, en un 10 5 % alrededor del valor nominal. El sentido comn indicara que la desigualdad debera cumplirse por lo menos hasta que el trmino (RB /hFE ) adquiera un valor del mismo orden o inferior al de la dispersin de RE . Por ejemplo en un caso de verificacin como el de nuestro circuito y atendiendo al hecho de que estemos utilizando resistores del 10 % de tolerancia, diremos que ICQ = CONSTANTE si se cumple la desigualdad en el orden de diez (10) veces, de modo que las variaciones de hFE produzcan un efecto de orden a lo sumo similar comparado con el debido a la dispersin de RE. En forma paralela, esta caracterstica nos puede sugerir un criterio bastante aceptado para encarar el problema de proyecto, a la hora de adoptar el valor de resistencia de alguno de los dos resistores (RE o RB ) que conforman la condicin:
31
I - Amplificadores Monoetapa - Polarizacin RB RE > [ 10 . ----------] hFEmin (I.21.)
Cabe destacar que esta condicin matemtica tiene un significado elctrico muy claro. Antes se detall la accin estabilizadora de la diferencia de potencial en RE , ahora agregamos que para que las variaciones de esta VRe sean efectivas no deben ser compensadas muy rpidamente por los cambios en la cada de tensin (IB . RB ) originados por la variacin necesaria en IB y para ello es preciso que el valor de RB quede limitado en relacin al de RE tal como lo expresa la desigualdad (I.20.). Por su parte de la malla de salida del circuito de la figura I.22. la misma Ley de Kirchoff establece una ecuacin similar a la que obtuvimos con el circuito de la figura I.16., es decir: VCC - IC . RC - VCE - IE . RE = 0 por lo que ahora, adoptando la modalidad de expresar a la tensin VCE en funcin de la corriente IC , reemplazando a la corriente IE = IC [1 +( 1/hFE )], despreciando el trmino dependiente de (RE /hFE ) frente a (IC . RE ) y condicionando la ecuacin para el particular valor de ICQ hallado por la ecuacin (I.19.), se tendr: VCEQ = VCC - ICQ . (RC + RE ) (I.22.)
Si se efectuara una interpretacin grfica del principio de operacin del circuito de la figura I.22, particularmente de la ecuacin de su malla de salida (expresin (I.22.) planteada para cualquier IC ), se comprobara que la pendiente de la nueva R.C.E. quedara ahora fijada por el valor [-1/(RC + RE )] ya que la resistencia de carga esttica o resistencia total equivalente conectada entre colector y emisor del transistor REST es el resultado de la asociacin serie de los resistores RC y RE , es decir (RC + RE). I.6.1. - Circuito prctico de Polarizacin y Estabilizacin para Emisor Comn: Partiendo de la figura I.22. y con la finalidad de utilizar una sola fuente de alimentacin para polarizar al transistor es posible hacer que ambas mallas (la de entrada y la de salida) compartan la misma fuente de alimentacin, tal como se observa en el circuito de la figura I.23. Cabe observar que si en dicho circuito recorremos las dos mallas y las redibujamos en forma apropiada, es posible volver a la misma topologa de la figura I.22., con la nica salvedad que el nombre de las fuentes de alimentacin de dichas dos mallas es ahora el mismo (Vcc). Justamente este simple hecho trae aparejada una limitacin del circuito; la dificultad de cumplimentar con la desigualdad planteada en la expresin (I.20.), es decir el cumplimiento del principio de la estabilizacin se torna dificultoso. Efectivamente, ya que en proporcin directa al valor de hFE, en la malla de entrada IB siempre resulta muy inferior a IC de la malla de salida y atendiendo adems el hecho de que VCE en la malla de salida es siempre del orden de varios Volt, mientras que VBEu en la de entrada no alcanza al valor del Volt, en el circuito de la figura I.23. siempre se tendr un resistor RB de resistencia muy grande (mucho mayor que el correspondiente al circuito de la figura I.22.) comparado con REST = RC + RE, con lo que resulta problemtico, la mayora de las veces, cumplir con la desigualdad (I.20.) en una proporcin adecuada. Por este motivo para usar una sola fuente de alimentacin, polarizar y estabilizar adecuadamente dicha polarizacin, para la configuracin EC se emplea muy frecuentemente un circuito prctico, tal como el presentado en la figura I.24. en donde se recurre a un divisor resistivo de tensin para la polarizacin del circuito de base del transistor, en modo de tomar para esta malla solo una fraccin de la tensin de alimentacin que provee dicha fuente. En el nuevo circuito se aprecia adems la presencia de los condensadores CE , Ci y Co que se justifican siguiendo este razonamiento: CE cumple la funcin de cortocircuitar al resistor RE para las componentes dinmicas para que ste no lleve a cabo el mismo mecanismo de realimentacin negativa para dichas componentes, lo que acarreara, como se ver oportunamente, una cada en la amplificacin, mientras Ci y Co aislan, desde el punto de vista de las componentes estticas o continua, a la etapa amplificadora de sus circuitos de excitacin y de carga,
32
respectivamente, dado que los mismos en el caso ms general pueden constituirse como otros dispositivos electrnicos a los que interesa no afectar con dichas componentes (y viceversa). Tales circuitos de excitacin y de carga son representados mediante sus circuitos equivalentes: el excitador mediante un modelo de Thevenin (Vs - Rs), tambin podr ser el modelo de Northon (Is - Rs), y la carga mediante el resistor RL que representa la resistencia equivalente de entrada del circuito real. En este ltimo circuito, para las componentes de C.C. a lo largo de la malla compuesta por la fuente Vcc y los resistores R1 y R2 , entre los extremos de R2 (o sea entre base B y tierra T), aplicamos el Teorema de Thevenin y se obtiene: R2 VBT = Vcc . ------------R1 + R2 (I.23.) R1 . R2 RBT = -------------- = R1 // R2 R1 + R2 (I.24.)
a los efectos de llevar a cabo un circuito equivalente esttico mucho ms simple, tal como el representado en la figura I.25. llegndose a una topologa totalmente similar al de la figura I.22. ya estudiada. Obsrvese que para las componentes estticas, CE se comporta como un circuito abierto, mientras que para las componentes dinmicas, al ser su valor lo suficientemente grande, para la menor frecuencia de trabajo se podr considerar que su reactancia tiene un valor despreciable, comportndose como un cortocircuito. De este modo RE no formar parte de las mallas equivalentes dinmicas ni de entrada ni tampoco de salida. Es por ello que la R.C.D. definida para este nuevo circuito tendra una pendiente [-1/(RC//RL)] o sea diferente a la de la R.C.E., tal como veremos en el problema de verificacin que encararemos seguidamente. I.7. - EXCURSIN SIMTRICA MXIMA: Supongamos que se nos presente la necesidad de verificar el comportamiento de un circuito similar al descripto en la figura I.24, en donde el transistor es el mismo que se tena en el circuito de la figura I.22, con hFE = 200 ; VCE(sat) = 0,5 V y los valores de los restantes componentes resultan: 33
I - Amplificadores Monoetapa - Polarizacin Vcc = 9 V - R1 = 82 KOhm - R2 = 68 KOhm - RE = 3,3 KOhm - RC = 1,2 KOhm - Rs = 5 KOhm RL = 10 KOhm. y
El circuito equivalente esttico de la figura I.25. se determina calculando los componentes del circuito equivalente Thevenin del divisor del circuito de base, segn las expresiones (I.23.) y (I.24.) que arrojan como resultado: 68 R2 VBT = Vcc . ------------- = 9 . ------------ = 4,08 V 82 + 68 R1 + R2 por lo que se tiene: RBT/hFE = 41100/200 = 205 Ohm , o sea algo menos que (1/16) veces el valor de RE de modo que calculamos el valor de ICQ despreciando el trmino dependiente de hFE de la ecuacin (I.19.): 4,08 - 0,7 VBT - VBEu ICQ = ----------------- = -------------- = 1,2 mA 3,3 . 103 RE con lo que de (I.22.): VCEQ = VCC - ICQ . (RC + RE ) = 9 - 1,2 . 4,5 = 3,6 V concluyndose esta parte del estudio con un punto de reposo ubicado en las coordenadas: ICQ = 1,2 mA dentro de la zona activa del transistor bipolar. Con relacin al anlisis dinmico se observa que en este problema de verificacin el generador de seal de excitacin, al representar a la informacin a amplificar, se ha asumido desconocido, de modo que lo nico que resta realizar es encontrar la capacidad potencial que el circuito amplificador tiene de entregar dicha seal a la salida. Ello equivale a estudiar y calcular la capacidad de excursin o mximo alejamiento de los puntos de excursin mxima (M y N) tanto hacia el corte como hacia la saturacin medidos en trminos de la amplitud Vcemax . Para tal fin realizamos una nueva interpretacin grfica de estos conceptos llevando a cabo la representacin grfica de la figura I.26., partiendo de la ubicacin sobre un plano IC - VCE , de la R.C.E. y el punto Q recin hallado. Deseamos trazar a continuacin la R.C.D. ya que sobre ella se desarrollan los puntos correspondientes a excursin de seal. Con ese objetivo recordamos que el punto Q debe pertenecer a la misma, por lo que para trazarla no tenemos ms que hallar otro punto de dicha R.C.D. Para ubicar ese otro punto con ayuda de la malla de salida equivalente dinmica establecemos la ecuacin perteneciente a dicha recta, es decir: -vce ic = -------Rdin (I.25.) con Rdin = RC // RL = 1,071 KOhm y VCEQ = 3,6 V y R1 . R2 82 . 68 . 103 RBT = -------------- = ------------------ = 41,1 KOhm R1 + R2 82 + 68
y mediante el procedimiento de incrementos a partir del punto Q encontramos un: VCE = - IC . Rdin resultante de interpretar a las componentes dinmicas como variaciones de las estticas. As, tomando como - IC (incremento negativo o decremento de IC ) al mismo valor ICQ = 1,2 mA , se obtiene el correspondiente incremento en VCE : VCE = 1,2 . 1,071 = 1,285 V
34
que en la grfica ubicaremos a partir de VCEQ sobre el eje de las tensiones, generndose de esta manera el punto buscado en VCEC = VCEQ + VCE = 3,6 + 1,285 = 4,885 V (punto C). Finalmente, uniendo el punto C con el Q y prolongando la lnea hacia la zona de saturacin se obtiene la R.C.D. buscada. Puede constatarse que la mxima excursin hacia el corte, que llamaremos Vcemax(CORTE) la genera un punto N resultante de la interseccin de la R.C.D. con la lnea frontera con la zona de corte, lo que arroja un segmento QN cuya proyeccin sobre el eje de absisas es precisamente el VCE calculado precedentemente por lo que: Vcemax(CORTE) = ICQ . Rdin = 1,285 V (I.26.)
Por otra parte la mxima excursin hacia la zona de saturacin estar limitada por el punto de interseccin de la R.C.D. con la lnea frontera con la zona de saturacin trazada verticalmente por el valor VCEsat . En el ejemplo y entre los datos del transistor hemos supuesto un valor de VCEsat de 0,5 V y en la figura I.26. se ha trazado dicha lnea frontera. En consecuencia la mxima excursin hacia la saturacin, que llamaremos Vcemax(SATUR) estar dada por: Vcemax(SATUR) = VCEQ - VCEsat = 3,6 - 0,7 = 2,9 V (I.27.)
Si finalmente tomamos como seal de excitacin a una seal simtrica, tal como la senoidal, la mxima excursin permitida sin invasin de las zonas de alinealidad (corte o saturacin) quedar limitada por aquella magnitud calculada por las expresiones (I.26.) y (I.27.) que arroje como resultado el menor valor; en nuestro ejemplo numrico Vcemax(CORTE) = 1,285 V y el punto M de mxima excursin hacia saturacin quedar ubicado de modo que QM = QN con lo que finalmente, la excursin simtrica mxima resulta: Vcemax = 1,285 V No cabe duda entonces que el punto Q que permitira la mayor excursin simtrica mxima ser aquel para el cual las expresiones (I.26.) y (I.27.) arrojen idnticos resultados, tratndose entonces de un punto Q que divide a la parte til de la R.C.D. en dos segmentos iguales (QM = QN con M y N ubicados en las fronteras con las zonas de saturacin y corte).
35
I - Amplificadores Monoetapa - Polarizacin I.7.1. - Criterios de Proyecto: El anlisis realizado en el problema anterior en cuanto a la capacidad de excursin simtrica mxima, nos permite constatar que la menor o mayor importancia de dicha capacidad depender de la cantidad de seal de excitacin a la que ser sometida la etapa. Como veremos, a los circuitos amplificadores se los puede diferenciar en dos grupos bien definido, aquellos que manejan gran nivel de seal y que por lo tanto excursionan hasta puntos cercanos a las fronteras del corte y la saturacin, y otros en los que por el contrario las excursiones se limitan a una zona cercana al punto de reposo, denominados de bajo nivel o de pequea seal. Indudablemente en los primeros el concepto de excursin simtrica mxima adquirir una importancia mayor y por ello el mejor punto de reposo para este tipo de etapas ser aquel que divida a la parte til de la R.C.D. en dos segmentos iguales. En cambio en el caso de etapas de bajo nivel una situacin de Q como la indicada slo nos asegurar una operacin en la zona activa ms lineal del transistor y con menor riesgo de recortes tanto por corte como por saturacin. En un problema de proyecto se dira que para una etapa de gran seal sera obligatorio proyectar con un punto de reposo centrado en la parte til de la R.C.D. mientras que en una etapa de pequea seal, si no existieran otras restricciones, un punto centrado sera solo aconsejable. En consecuencia veremos seguidamente algn criterio til para la resolucin del problema de proyecto de la polarizacin. Paralelamente iremos resolviendo un problema numrico consistente en modificar el circuito del ejemplo anterior de modo que la polarizacin permita la mayor excursin simtrica mxima. Partimos de la ecuacin (I.25.) correspondiente a la R.C.D. En la misma interpretaremos a las componentes dinmicas en funcin del valor total menos la componentes estticas, es decir: - (vCE - VCEQ ) iC - ICQ = -------------------Rdin y a partir de ella expresaremos las condiciones de un punto M contenido en la R.C.D., de mxima excursin hacia saturacin, ubicado sobre la lnea frontera con la zona de saturacin (vCEM = VCEsat ) tal que, en trminos de corrientes, su separacin con Q sea la misma que la separacin de Q con la lnea frontera con la zona de corte (iCM = 2 . ICQ ): -(VCEsat - VCEQ ) 2 ICQ - ICQ = ----------------------- ; Rdin VCEQ - VCEsat ICQ = ----------------------Rdin (I.28.)
Incorporando ahora la ecuacin de la R.C.E. planteada tambin para el punto Q buscado, dado por la ecuacin (I.22.) con REST = RC + RE: VCC - ICQ . REST - VCEsat ICQ = ------------------------------------- ; Rdin VCC - VCEsat ICQ = ----------------------REST + Rdin (I.29.)
As, mientras la ecuacin (I.29.) nos permite hacer el clculo analtico de la corriente de polarizacin para el punto Q buscado, como veremos, la (I.28.) nos conduce al mismo resultado pero operando grficamente sobre un plano IC - VCE tal como puede observarse en la figura I.27. Hagamos los clculos para nuestro ejemplo numrico suponiendo un transistor con VCE(sat) = 0,7 V: REST = RC + RE =2 . 103 + 3,3 . 103 = 4,5 KOhm por lo tanto: 9 - 0,7 ICQ = ---------------------- = 1,49 mA (4,5 + 1,07) . 103 36 y y Rdin = RC // RL = 1,071 KOhm, VCEQ = 9 - 1,49 . 4,5 = 2,3 V
I - Amplificadores Monoetapa - Polarizacin Tal como puede comprobarse en la figura I.27. el punto Q dado por las coordenadas calculadas precedentemente, sobre la R.C.E. correspondiente, tambin se define mediante la interseccin de dicha R.C.E. con la recta auxiliar representada por la ecuacin (I.28.) en donde se interpreta que ICQ y VCEQ son las variables o incgnitas representadas en los ejes del plano IC - VCE. Ahora con este nuevo punto de reposo puede comprobarse la obtencin de la mayor excursin simtrica mxima posible y por supuesto, mayor de la que se tena de acuerdo a la verificacin realizada anteriormente, ya que: Vcemax(CORTE) = ICQ . Rdin = 1,49 . 1,071 = 1,6 V y Vcemax(SATUR) = VCEQ - VCEsat = 2,3 - 0,7 = 1,6 V
Finalmente procedemos a calcular el divisor de polarizacin de base para la nueva corriente ICQ : VBT = VBEu + ICQ . RE = 0,7 V + 1,49 . 3,3 = 4,92 V y RBT < (RE . hFEmin /10) = 3,3 . 103 . 100 / 10 = 33 KOhm
en donde hemos considerado un hFEmin = 100. Asimismo a partir de las ecuaciones (I.23.) y (I.24.): de (I.23.) R1 . R2 R1 . VBT = Vcc . ------------R1 + R2 y considerando (I.24.) RBT R2 = -----------------1 - (VBT / Vcc) Vcc R1 = --------- . RBT VBT (I.30.)
y en forma similar se obtiene: entonces reemplazando valores se tendr:
(I.31.)
9V R1 = ----------- . 33 KOhm = 60,3 KOhm 4,92 V
33 KOhm R2 = ------------------- = 72,6 KOhm 1 - (4,92 / 9)
debindose a continuacin adoptar los valores comerciales ms cercanos: R1 = 56 KOhm y R2 = 68 KOhm
en este caso ambos por defecto a los fines de mantener la relacin de divisin (I.23.) necesaria y el cumplimiento de la desigualdad (I.21.) que asegura la estabilizacin de la polarizacin. I.8. - DISTORSIN POR ALINEALIDAD: En el Apartado I.5. precedente con el objeto de quitar hiptesis de idealizacin del transistor bipolar se consider la influencia de la dispersin de fabricacin y posteriormente se incorpor la tcnica de estabilizacin de la polarizacin para atenuar o si fuese posible anular sus efectos. Con igual objetivo a continuacin estudiaremos las consecuencias que trae aparejado el hecho de que la ganancia esttica de corriente para emisor comn (hFE ) no permanezca constante en un entorno de valores cambiantes de la corriente de colector IC . Tal caracterstica real de los transistores bipolares se vio reflejada en la grfica de la figura I.14. e interpretada sobre la familia de curvas caractersticas de salida de EC se manifiesta en la diferente separacin entre curvas para igual cambio de IB. Simultneamente tambin consideraremos que al ser la resistencia de salida del transistor en EC grande pero no infinita, dicha familia de curvas posee cierta pendiente (dejan de ser horizontales) que se acrecienta a medida que crece IC. Dicha familia de curvas se han vuelto a representar en la figura I.28. aunque solo en la parte que resulta de inters. Sobre dicha familia se ha supuesto un punto de funcionamiento esttico Q y una dada R.C.D.:
37
Para cada valor total de iB (a, 2a, 3a, etc.), por interseccin de la curva que le corresponde con la R.C.D. se tiene un dado valor total de iC. Haciendo una tabla de valores para ambas variables y para todos los puntos que se individualizan, luego puede ejecutarse otra representacin grfica en donde puedan observarse, sobre un par de ejes iC e iB , la totalidad de los valores de dicha tabla. La caracterstica as hallada expresa la ley que vincula la variable de la salida iC con la correspondiente de entrada iB , por lo cual se suele denominar caracterstica de transferencia (salida en relacin a entrada). Dicha representacin grfica, de manera genrica se ha llevado a cabo en la figura I.29. El resultado corresponde a una ley no lineal o ALINEAL que origina una distorsin sobre la seal amplificada. I.8.1. - Distorsin Armnica: Efectivamente, si por una parte se compone ortogonalmente esta transferencia alineal con una nica seal cosenoidal, tal como se observa en la figura I.29., puede comprobarse fcilmente que lo obtenido deja de ser una ley cosenoidal, notndose una deformacin de ambos semiciclos, especialmente en las zonas cercanas a los picos o mximos tanto positivo como negativo (redondeado o achatamiento de los picos). Un tratamiento matemtico mediante la serie de Fourier nos lleva a aceptar que a la salida del amplificador ya no se tiene la funcin cosenoidal de frecuencia fundamental solamente, sino que aparece un contenido armnico tal como lo expresa la siguiente ecuacin: iC (t) = ICQ + Bo + B1 . cos(t) + B2 . cos(2) + B3 . cos(3)+.......+ Bn . cos(n) (I.31.)
Quiere decir que para una excitacin o seal de entrada ib = K . cos(t) , en la salida aparecen armnicos de amplitudes Bn y pulsaciones n.w representativos de la distorsin. En este caso la DISTORSIN ARMNICA se evala para cada una de las armnicas, as para la armnica ensima la distorsin resulta: Bn Dn (%) = ------- . 100 B1 (I.32.)
38
mientras la distorsin total es: I.8.2. - Distorsin por Intermodulacin:
D = [ D22 + D32 +.........+Dn2]1/2
(I.33.)
Si por otro lado consideramos ahora una entrada que contenga dos o ms componentes sinusoidales, la caracterstica de transferencia no lineal conduce a un segundo tipo de distorsin denominado DISTORSIN POR INTERMODULACION. Por ejemplo, si la seal de entrada es: ib = K1 . sen(1 t) + K2 . sen(2 t) , el anlisis de Fourier de la seal de salida contendr componentes de frecuencias 1 ; 21 ;....; n1 ; 2 ; 22 ;.....; m2 y adems (1 + 2 ); (1 - 2 ) ; (n1 m2) ; etc., constituyendo estas ltimas las componentes de intermodulacin. En los amplificadores de audiofrecuencias distorsiones armnicas del orden del 1 % son ya perceptibles por un oyente de odo aguzado, mientras que las componentes sumas y diferencias de frecuencias constituyen la fuente principal de distorsin perceptible ya que producen unos agudos muy desagradables. I.8.3.- Etapas de Gran Seal - Etapas de Bajo Nivel: Como veremos ms adelante, existen etapas amplificadoras que requieren altos niveles de excursin, similares a los representados en las figuras I.28. - I.29. debido a la necesidad de entregar altos valores de potencia de seal a la carga (etapas amplificadoras de potencia) o bien en etapas excitadoras. En ellas el parmetro distorsin ser uno de los que se considerar con mayor cuidado atento la caracterstica de alinealidad con que dichos amplificadores se comportan y en consideracin a la Gran Seal con que excursionan. Pero al mismo tiempo, debido a que normalmente las fuentes de informacin o seal o transductores no son capaces de abastecer el requisito de excitacin o seal de entrada de estas etapas de gran seal, entre ambos existen otro tipo de etapas amplificadoras que se caracterizan por operar con cantidades de excursin muy pequeas alrededor del punto de reposo Q, tal que sobre la caracterstica de transferencia de la figura I.29. solo se trabaja en 39
I - Amplificadores Monoetapa - Polarizacin un pequeo sector de curva (a ambos lados de Q) que prcticamente sin error puede ser considerado como un segmento de recta; este es el caso de los llamados Amplificadores de Bajo nivel o de pequea seal. En estos ltimos tanto el nivel de potencia manejado como la distorsin por alinealidad resultan totalmente despreciables por lo que el tipo de estudio que se realiza sobre ellos es muy diferente de las etapas de gran seal o de potencia. I.9.- RELACIONES DE POTENCIA Y RENDIMIENTO: En oportunidad de reflexionarse acerca del mecanismo de la amplificacin se ha dicho que al elemento amplificador o elemento activo, en nuestro caso el transistor bipolar, se le debe suministrar energa elctrica que el mismo gobierna o modula en acuerdo con la seal de excitacin. El elemento que entrega dicha potencia elctrica es la fuente de alimentacin o batera y el que recoge dicha energa modulada al ritmo de la seal es la resistencia de carga dinmica. En esta parte estudiaremos todas las potencias en juego cuando tiene lugar dicho mecanismo y cuantificaremos el rendimiento de conversin de potencia de C.C. en potencia de seal. Para tal fin, por una parte definiremos a continuacin a la Potencia Media o de Componente de Continua entregada o desarrollada en un elemento cualquiera X: Pcc = (1 / T) .
T 0
vX . iX . dt
en donde vX e iX son los valores totales (suma de las componentes continua y dinmicas) de tensin y de corriente sobre el elemento X considerado, es decir: v X = VX + v x I.9.1.- Potencia de C.C. Entregada por la Fuente: Con la definicin anterior y teniendo en cuenta que en el caso de la fuente de alimentacin Vcc del circuito amplificador que estamos estudiando se tiene: vX = Vcc (fuente de C.C.) iC = ICQ + Icmax . sen (t) mientras que la corriente a travs de la misma (iX ) es: con lo que la potencia de continua entregada por la fuente es:
T
iX = IX + ix
Pcc = (1 / T) .
Vcc . [ICQ + Icmax . sen (t)]. dt
y como la integral en un perodo de la funcin senoidal es nula finalmente se tendr: Pcc = Vcc . ICQ (I.34.)
En realidad esta ltima es solamente la potencia que la fuente de alimentacin entrega al transistor y a la malla de salida. Si se desea tener en cuenta tambin a la pequea potencia que se disipa en la malla de entrada, en la misma expresin (I.34.) a la corriente ICQ se le deber adicionar la corriente que se deriva por el divisor de polarizacin de la base, corriente que ahora despreciaremos. I.9.2.- Potencia Eficaz de Seal en la Carga: Por definicin esta potencia resulta ser el producto de los valores eficaces de la corriente y la tensin entregadas en la salida del amplificador sobre la carga. Para el caso que nos ocupa, es decir el circuito amplificador de la figura I.24. y con una seal senoidal: Ps = Ic . Vce en donde para la seal senoidal: Ic = Icmax / 1,41 y Vce = Vcemax / 1,41
ya que Ic y Vce son los valores eficaces, mientras que Icmax y Vcemax son los llamados valores de pico y el coeficiente 1,41 el factor de cresta de la funcin senoidal. As, reemplazando se tiene: 40
I - Amplificadores Monoetapa - Polarizacin Icmax . Vcemax Ps = -------------------2 I.9.3. - Potencia Disipada por el Transistor: La potencia total entrega al circuito de colector del amplificador se distribuye en parte como potencia de C.C. que se disipa en la Resistencia de Carga Esttica, otra parte como potencia de seal sobre la Resistencia de Carga Dinmica y el resto, necesario para establecer el equilibrio energtico, se disipa en la juntura base-colector del transistor. En la juntura base-emisor del transistor tambin existe una disipacin de potencia pero en atencin a la magnitud de los valores de corriente en la base y tensin base-emisor, comparados con los que se registran en la juntura colectora, esta potencia es totalmente despreciable frente a la disipada en el circuito de colector que de este modo se puede tomar como potencia disipada por el transistor (Pd). De esta forma se puede plantear la siguiente ecuacin representativa de dicho balance: Icmax . Vcemax Vcc . ICQ = ICQ2 . REST + ------------------ + Pd 2 En esta ecuacin el primer miembro y el primer trmino del segundo miembro son fijos una vez definida la polarizacin, mientras que el segundo trmino del segundo miembro es una funcin de la seal de excitacin y por ello variable e impredecible en el tiempo (informacin). Una situacin muy comn es que la excitacin se anule. En esas condiciones este segundo trmino del segundo miembro se hace cero y en consecuencia, el ltimo trmino, es decir la Pd adquiere su mximo valor que llamaremos Pdm , que en consecuencia resulta: Pdm = Vcc . ICQ - ICQ2 . REST = ICQ ( Vcc - ICQ . REST) y recordando la (I.22.) , la Potencia Disipada Mxima es: Pdm = VCEQ . ICQ (I.36.)
(I.35.)
La etapa que estamos analizando, en la que el funcionamiento dinmico o excursin de seal se desarrolla en su totalidad dentro de los lmites de la Zona Activa y Lineal, sin invasin de las zonas de corte ni de saturacin, recibe el nombre de Operacin en CLASE A y la ecuacin (I.36.) establece otra de las caractersticas distintivas de esta forma operativa: el transistor disipa la mayor cantidad de potencia cuando no hay seal a amplificar y dicha potencia disipada mxima es la que se le suministra a travs de la polarizacin o punto Q. Cuando se estudia un amplificador y sobre todo cuando el mismo es de potencia, es preciso comprobar que el transistor bipolar se encuentra capacitado para disipar dicha potencia Pdm = VCEQ . ICQ . I.9.4.- Rendimiento de Conversin de Potencia ( ): El Rendimiento de Conversin de Potencia cuantifica la eficiencia con la que el circuito amplificador convierte potencia elctrica de C.C. en potencia de seal sobre la carga y por definicin resulta: Ps % = . 100 Pcc (I.37.)
En un circuito amplificador clase A, tal como el que estamos estudiando, con acoplamiento a resistencia capacidad, si nos ubicamos en las mejores condiciones de excursin, es decir con R.C.E. y R.C.D. coincidentes (REST = Rdin ), y en donde adems suponemos VCEsat = 0 y con seal senoidal se tendr: ICQ . Vcc Icmax . Vcemax Psmax = -------------------- = (Vcc/2) . (ICQ /2) = -------------41
I - Amplificadores Monoetapa - Polarizacin 2 4
y en consecuencia el rendimiento, que bajo estas condiciones operativas diremos que es el Rendimiento Mximo Terico para operacin en Clase A, con Acoplamiento a R-C y excitacin senoidal ser: MAX = 25 % Como veremos a travs de algn ejemplo de aplicacin, a la hora de optimizar este rendimiento, siempre en operacin clase A, se puede emplear otra forma de acoplamiento de la carga al circuito de colector, utilizando un transformador. Puede asegurarse que para este tipo de amplificador el rendimiento mximo terico puede incrementarse a un 50 %. Volviendo al ejemplo numrico para el que proyectamos un punto Q centrado, calculemos todos estos parmetros: Pcc = 9 (V) . 1,49 (mA) = 13,41 mW Pdm = 2,3 (V) . 1,49 (mA) = 3,43 mW Ps = 1,6 (V) . 1,49 (mA) / 2 = 1,2 mW = 1,2 (mW) . 100 / 13,41 (mW) = 9 % En la figura I.30. se lleva a cabo la interpretacin grfica de las tres potencias definidas y recin calculadas. Se desprende que en un plano IC - VCE estas potencias se representan como reas y por consecuencia se concluye que cuando es preciso amplificar grandes valores de potencias es imprescindible lograr una excursin simtrica mxima lo mas grande posible y compatible con la distorsin y aumentar los niveles de las tensiones y corrientes que se desarrollen en el circuito, a diferencia de las excursiones en las etapas de bajo nivel. I.10. - RGIMEN DE DISIPACIN DE UN TRANSISTOR: Es sabido que para que una juntura semiconductora se comporte como tal, su temperatura (Tj) no puede superar un determinado valor lmite mximo ya que superado el mismo, dicha juntura deja de comportarse de acuerdo a las leyes matemticas y dems caractersticas conocidas pudindose inclusive llegar a daarse. Tal informacin es normalmente proporcionada por los fabricantes bajo la forma de Tjmax estando sus valores tpicos, comprendidos entre unos 125 y 200 C para el caso de los transistores de silicio. Por ejemplo en el caso de los transistores BD434-6-8 el fabricante especifica Tjmax = 150 C. Otros fabricantes adoptan la forma de especificar un rango de temperaturas de operacin o de almacenamiento para el transistor, debindose interpretar a su lmite mximo como la Tjmax . Por ejemplo para el caso de los transistores tipo TIP3055 su fabricante indica rango de temperatura de operacin de -65 +150 C por lo que interpretaremos Tjmax = 150 C. A parte de la temperatura ambiente del medio que rodea a la juntura o al transistor, la temperatura de juntura depende de la potencia elctrica que se disipa en la misma as como de la facilidad que tenga para desprenderse del calor generado por dicha disipacin. Con la finalidad de estudiar los efectos trmicos que tienen lugar en la juntura de un transistor, cuando montado en un determinado encapsulado se encuentra inmerso en un medio ambiente con temperatura Tamb y disipa una potencia elctrica VCE . IC , recurriremos a su interpretacin por medio de una ley elctrica - la Ley de Ohm - que con otras variables, expresa un mecanismo similar. En tal sentido consideremos que en la ley de Ohm trmica la corriente elctrica es suplantada por la potencia disipada en la juntura, las diferencias de potencial entre extremos de la resistencia elctrica es reemplazada por una diferencia de temperaturas y dicha resistencia elctrica entendida como una resistencia trmica, entonces el mecanismo que relaciona a las potencias disipadas y las temperaturas en el transistor puede ser considerado a travs de un circuito equivalente como el que se presenta en la figura I.31. 42
I - Amplificadores Monoetapa - Polarizacin En dicho diagrama equivalente, con la llave LL abierta y al cabo de un cierto tiempo prudencial despus de colocado el transistor en el medio ambiente considerado, en general y con cierta aproximacin todas las partes constitutivas del transistor, es decir el encapsulado, la juntura, etc. adquirirn la misma temperatura del medio ambiente. Quiere decir con LL abierta, en estado de rgimen: Tamb = Tc = Tj Luego de cerrada la llave LL, tiene lugar un proceso transitorio en el que a consecuencia de la potencia disipada en la juntura Pd, cierta cantidad de calor es retenida por la juntura y las temperaturas del encapsulado Tc y de la juntura Tj se van modificando exponencialmente hasta llegar a un estado estacionario o de rgimen que es el representado por el circuito trmico de la figura I.31.. En dicho circuito, la resistencia trmica Rth = es un parmetro que mide la menor o mayor facilidad que posee un medio cualquiera (por ejemplo la juntura) para desprenderse del calor generado por Pd haciendo que la temperatura de dicho medio (Tj) se eleve. As a mayor resistencia trmica le corresponder un mayor aumento de la temperatura. La unidad en que se mide la resistencia trmica es el (C/W) o su submltiplo (C/mW) y normalmente, se constituye en otra especificacin que proporcionan los fabricantes. Por ejemplo, para el transistor tipo TIP51-2-34 el fabricante especifica J-A -Resistencia Trmica Juntura - Ambiente- 35,7 C/W. De acuerdo con la Ley de Ohm, la diferencia de temperatura (Tj - Tamb) resulta ser el producto de la potencia disipada en la juntura (Pd) por la resistencia trmica juntura-ambiente ( J-A ), o lo que es lo mismo: Tj = Tamb + J-A . Pd (I.38.)
En el circuito de la figura I.31. al poner en evidencia tambin al medio encapsulado puede comprobarse que la asociacin serie de resistencias trmicas resulta igual a la suma de las componentes, es decir que:
J-A =
J-C + C-A
(I.39.)
43
I - Amplificadores Monoetapa - Polarizacin A consecuencia de que existe un valor mximo admitido para la temperatura de juntura (Tjmax ) de la ecuacin (I.38) se desprende que para una dada resistencia trmica ( J-A ) habr un cierto valor mximo de potencia que es posible se disipe en la juntura, que llamaremos Pdmax , resultando: Tjmax - Tamb Pdmax = -------------------J-A (I.40.)
En algunas aplicaciones de los transistores en clase A, supuesto que el mismo trabaja al aire libre y para una dada temperatura ambiente de trabajo, la polarizacin a la que es sometido puede producir una disipacin de potencia tal que su valor Pdm = ICQ . VCEQ supere el mximo admitido calculado segn la expresin (I.40.). Tales aplicaciones corresponden en general a amplificadores de gran seal o a etapas de potencia y en las mismas se suelen utilizar transistores cuyos encapsulados vienen especialmente diseados para ser montados sobre superficies disipadoras. La figura I.32. esquematiza el caso de utilizacin de un transistor montado no al aire libre sino sobre un disipador. Todo pasa como si en el circuito de la ley de Ohm trmica, a la resistencia trmica encapsulado - ambiente C-A se le colocara una rama en paralelo con una resistencia de mucho menor valor (C-D + D-A), tal que la resistencia equivalente paralelo queda dominada por la rama de menor valor, de modo que la nueva resistencia trmica juntura-ambiente disminuye y puede hacer posible dicha disipacin mayor. En el caso de los transistores nombrados precedentemente como ejemplos, es decir BD434-6-8 (encapsulado SOT-32 tambin llamado TO-126), TIP3055 (encapsulado TO-03) o TIP51-2-3-4 (encapsulado TO03), previendo un montaje sobre disipador, los fabricantes tambin suministran la informacin respecto a la parte no modificable de la resistencia trmica, es decir J-C, que respectivamente toman los valores de: 3,5 C/W , 1,39 C/W y 1,25 C/W. En el Captulo XI (Electrnica Aplicada II) correspondiente a los Amplificadores de Potencia de B.F. veremos como definir y calcular el tipo y las dimensiones necesarias de los disipadores mediante el empleo de bacos que facilitan dicha determinacin. I.10.- VALORES LIMITE DE TENSIONES Y CORRIENTES EN EL TRANSISTOR: En oportunidad en que se definiera la Zona Activa del transistor, la misma fue limitada, entre otras, por la zona de ruptura y por la que llamamos en ese momento Zona Limite de Corrientes. Mencionamos entonces la influencia trmica sobre dichas caractersticas y en el apartado precedente acabamos de analizar la dependencia de la temperatura en la juntura. Consideraremos ahora con un mayor detalle el origen de dichas limitaciones y las recomendaciones prcticas para no invadirlas con algn factor de seguridad. I.10.1.- Efecto de Ruptura de la Juntura B-C o de Salida: A medida que la tensin de polarizacin VCEQ aumenta, en forma simultnea se incrementa la tensin de polarizacin inversa de la juntura de salida del transistor en EC, acercndose hacia la zona en que tiene lugar el efecto de multiplicacin por avalancha de la corriente ICBo o efecto de ruptura de la unin, similar a lo ya sealado para el caso de cualquier diodo polarizado en forma inversa. Los fabricantes suministran la informacin relativa a estos efectos especificando los valores lmite mximos de tensin colector-emisor y lo hacen bajo dos condiciones operativas del transistor, una con la base en corto circuito (VCEsmax BVCEs ) y la restante con la base abierta (VCEomax BVCEo ), notndose que por los valores especificados para varios transistores el mismo es ms proclive a ingresar en el rgimen de ruptura en una conexin de alta impedancia o resistencia en su circuito de base, es decir que los valores con base abierta son menores que con la base en corto circuito. A ttulo de ejemplo se citan seguidamente las especificaciones correspondientes a los transistores BC547-8-9: BC547 44 BC548 BC549
I - Amplificadores Monoetapa - Polarizacin VCEsmax VCEomax 50 V 45 V 30 V 20 V 30 V 20 V
Dado que en cualquier circuito amplificador es altamente probable una desconexin accidental del circuito de base es recomendable que en el circuito no quepa la posibilidad de superarse la especificacin de ruptura para la condicin de base abierta que es la de menor valor. Por tal motivo a los efectos de proteger debidamente al transistor resulta aconsejable que el circuito de polarizacin del mismo respete la condicin: Vcc < (0,75 . BVCEo ) o bien Vcc < (0,75 VCEomax ) (I.41.)
siendo la constante 0,75 un factor de seguridad adecuado para aquellos circuitos con carga resistiva aclarndose que de tratarse de carga inductiva dicho factor de seguridad debe reducirse hasta un 0,5 debido a las sobretensiones inherentes al desempeo de los inductores. En un problema de proyecto y cuando no existan otras restricciones, conocido el transistor a utilizar, la desigualdad recomendada en (I.41.) puede ser un buen criterio para adoptar la tensin de la fuente de alimentacin. I.10.2.- Lmite Mximo de Corriente de Colector: A medida que la corriente de colector con que se opere a un transistor bipolar se incremente, la limitacin que tiende a salvaguardar la integridad del dispositivo se deriva del concepto de la hiprbola de mxima disipacin que se genera como resultado de la potencia disipada mxima admisible Pdmax . Sin embargo los fabricantes especifican tambin, dos valores lmite mximos de corriente de colector; uno como valor mximo de la componente de continua de IC y otro como valor mximo de pico de seal de la misma IC. Dichos valores lmites la mayora de las veces no tienen carcter destructivo sino que se trata de una forma de limitar la regin de trabajo para el transistor, en donde el mismo se comporta desplegando sus mejores prestaciones (valor de ganancia, linealidad, etc.). En la figura I.14. por ejemplo, este valor mximo correspondera al limite superior de la regin activa y casi lineal. Una especificacin tpica puede observarse, por ejemplo, en el caso de los transistores BC557-8-9, para los cuales el fabricante indica como valores lmite de corrientes a: -Corriente de colector (c.c.) -Corriente de colector (valor pico) -IC -ICM max. max. 100 mA. 200 mA.
Pretendiendo el mejor aprovechamiento de los transistores es recomendable siempre trabajar por debajo de estos valores lmite. I.11. - INFLUENCIA DE LA TEMPERATURA - EMBALAMIENTO TRMICO: I.11.1.- Influencia de la temperatura en un transistor bipolar: La ecuacin (I.9.) es decir IC = hFE . IB + (hFE +1) . ICBo marca, por una parte, la dependencia del funcionamiento del transistor bipolar respecto de la temperatura. Hasta ahora hemos despreciado el trmino dependiente de ICBo por considerar que, sobre todo en el silicio y a Tamb = 25 C, su valor se ubicaba entre los 10-6 y 10-9 A y por ello mucho menor que el dependiente de la corriente de base IB . Cuando se opera fuera del rgimen de Tamb < 25 C el trmino dependiente de ICBo puede resultar tan apreciable como el otro, de modo que no puede dejar de considerarse. En este sentido, el menor valor absoluto de ICBo en el silicio hace que este tipo de transistores operen hasta temperaturas cercanas a los 200 C mientras que en el germanio solo puede operarse hasta no ms arriba de los 100 C. Para el caso del conjunto de transistores integrados tipo CA3096, para los tipo NPN, su fabricante especifica un valor mximo a Tamb = 25 C de ICBo = 100 nA.
45
I - Amplificadores Monoetapa - Polarizacin El coeficiente de variacin trmica de este parmetro resulta ser el mismo tanto para el germanio como para el silicio. Para considerarlo supongamos que a T1 = 25 C el transistor posee un valor ICBo1 y que para una temperatura T2 superior se tiene otro valor ICBo2 . La ley de variacin que liga a ambas corrientes resulta: ICBo2 = ICBo1 . e k(T2 - T1) = ICBo1 . e kT en donde k = 0,07 (1/C) aproximadamente. Si el aumento de temperatura por sobre los 25 C no es excesivo (T no mayores de 60 75 C) la ley matemtica antes expresada puede aproximarse considerando que ICBo se duplica por cada 10 C de aumento de la temperatura. As, si ICBo para Tamb = 25 C es de 20 nA, para otras temperaturas superiores se tendr: Tamb (C) : 25 ICBo (nA) : 20 35 40 45 80 55 160
entonces para una temperatura final Tamb = 55C se tendr una variacin de ICBo , con respecto a 25 C de: ICBo en IC . = 160 - 20 = 140 nA
Se observa que un aumento de la Tamb produce un incremento de ICBo y este a su vez establece un aumento
Otro parmetro que se modifica con la temperatura es la tensin de umbral del diodo base-emisor. Ms precisamente, VBEu disminuye linealmente con el aumento de la temperatura segn la relacin: VBEu = VBEu2 - VBEu1 = -k . (T2 - T1 ) en donde T2 > T1 . En dicha expresin, k vara entre 2 y 2,5 mV/C por lo que si queremos tener en cuenta la peor condicin es preciso tomar el valor de k = 2,5 mV/C. De esta forma si por ejemplo se considera un T = 40 C esta variacin trmica producir: V = -2,5 (mV/C) . 40 (C) = -100 mV vale decir que si para Tamb = 25 C en el clculo o verificacin de un circuito se tom VBEu = 0,6 V, luego para una Tamb = 65 C (es decir con el T = 40 C del ejemplo anterior), la caracterstica del diodo ser: VBEu (65C) = VBEu (25C) + VBEu = 0,6 - 0,1 = 0,5 V y dado que an para el circuito de estabilizacin de la polarizacin, la ecuacin (I.19.) nos dice que a una disminucin de VBEu le corresponde un aumento de la corriente de reposo ICQ se comprueba un segundo canal que dispone un aumento de la temperatura para hacer aumentar la corriente IC . El primer canal, a travs de ICBo , es mas importante que el segundo en el caso de los transistores de germanio mientras que en el silicio predomina el segundo canal por efectos de la variacin del VBEu . Las especificaciones correspondientes por ejemplo a los transistores 2A97-8-99 nos permiten comprobar que tambin el parmetro hFE vara con la temperatura ambiente. Mas precisamente se comprueba que hFE aumenta aproximadamente un 50 % para un aumento de temperatura de 60 70 C por encima de la temperatura ambiente normal de 25 C. Esta caracterstica indica, atendiendo nuevamente la ecuacin (I.9.), un nuevo canal que dispone la temperatura para modificar la corriente IC ; ya que al aumento de temperatura corresponde tambin un aumento en IC debido a la variacin de hFE . Sin embargo corresponde recordar que si un circuito de polarizacin estabiliza, dicha estabilizacin se introdujo en principio para independizarnos de las variaciones de hFE por dispersin pero el mecanismo de la estabilizacin no discrimina por el origen de estas variaciones y tambin har independiente a la ICQ respecto de las variaciones trmicas del hFE. 46
I - Amplificadores Monoetapa - Polarizacin I.11.2.- Embalamiento Trmico: Especialmente cuando una etapa amplificadora maneja grandes niveles de potencia y por lo tanto de disipacin trmica, cabe la posibilidad de que apartndose de las condiciones normales de funcionamiento, un incremento en la temperatura ambiente desencadene un efecto de realimentacin positiva y un incremento incontrolado de la temperatura de la juntura, por encima del valor lmite mximo con la consiguiente destruccin del transistor. Este efecto se conoce como embalamiento trmico del transistor. Para analizar esta posibilidad consideraremos el caso del mencionado transistor operando con la R.C.E. y un punto de reposo tal como se representa en la figura I.33., cuya caracterstica es que: (Vcc/2) < VCEQ < Vcc En el mismo grfico se han marcado una familia de hiprbolas equilteras cuyo parmetro resulta ser la Pd = VCE . IC notndose que se ubicarn ms alejadas del orgen aquellas hiprbolas que correspondan a mayor Pd. Puede verificarse asimismo que independientemente de la pendiente de la R.C.E. (valor de REST ) y del valor de Vcc, siempre podr identificarse una hiprbola que sea tangente a la R.C.E. verificndose asimismo que dicho punto de tangencia divide a la R.C.E. en dos partes iguales, es decir que su absisa es (Vcc/2). Volvamos al transistor en su punto de reposo propuesto y supongamos que se produce un incremento en la temperatura del ambiente en donde se encuentra inmerso dicho transistor. De acuerdo a la influencia trmica analizada precedentemente, frente a este T (positivo) el transistor responder con un incremento en su corriente de colector IC cuya amplitud depender del grado de estabilizacin del circuito de polarizacin y el punto Q sufrir un corrimiento por la R.C.E. hacia arriba, es decir hacia la zona de mayores corrientes IC. Al ldesplazarse hacia arriba dicho punto Q va interceptndo hiprbolas que corresponden a mayores valores de potencia disipada, por lo que se producir en la juntura un incremento de su temperatura Tj cuya amplitud depender de la resistencia trmica que disponga el transistor entre la juntura y el ambiente. Este segundo aumento de Tj, originado ahora por el incremento de la disipacin, volver a afectar el funcionamiento del transistor dando lugar a un nuevo aumento C , vale decir que el punto Q sufrir un nuevo desplazamiento hacia arriba por la R.C.E. cortando otra vez hiprbolas de mayor potencia y repitindose el mecanismo descripto. Dependiendo, como se dijo, de la estabilizacin del circuito as como de la resistencia trmica del transistor, este efecto puede llegar a tener una profundidad tal (realimentacin positiva) que desemboque en el arribo a la Tjmax con el consiguiente riesgo para el transistor, efecto que se reconoce como corrida o embalamiento trmico del transistor. Puede notarse que dicho efecto de realimentacin positiva de la Tj no puede tener lugar si la polarizacin es tal que el punto de reposo Q se ubica por debajo de (Vcc/2) ya que un corrimiento hacia arriba del punto por la R.C.E. ir interceptando hiprbolas de cada vez menor valor de Pd. Por ello en el tipo de etapas considerada y si no pueden asegurarse valores adecuados para la estabilizacin y la resistencia trmica, para impedir que tenga lugar este embalamiento ser condicin suficiente que: VCEQ < (Vcc/2) que en consecuencia deber respetarse en salvaguarda del transistor. I.12. - CIRCUITOS DE POLARIZACIN Y ESTABILIZACIN:
47
I - Amplificadores Monoetapa - Polarizacin En la figura I.24 se present un circuito prctico de polarizacin y estabilizacin basado en la realimentacin negativa de la componente IC a travs de la diferencia de potencial que la misma produce sobre la resistencia del circuito de emisor, motivo por el cual lo definimos como estabilizador por Corriente-Serie.
Si para producir el efecto estabilizador en lugar de tomarse a las variaciones de IC de la malla de salida se toma a las variaciones de VCE de modo que ellas produzcan las variaciones necesarias de IB en la malla de entrada, se arriba a otro circuito polarizador y estabilizador, denominado por Tensin-Paralelo, tal como el que se observa en la figura I.34. En este circuito: VCE - VBE IB = ---------------RB (I.42.)
por lo que si en dicho circuito, por alguna razn se produce un desplazamiento del punto Q hacia arriba por la R.C.E., al disminuir VCE se produce una baja de IB que era el efecto buscado por la estabilizacin. Llevaremos a cabo el estudio completo de la estabilizacin a los efectos de determinar las condiciones que deben registrarse en el circuito para que la estabilizacin sea la adecuada: a) de la malla de salida: Vcc - (IC + IB ) . RC - VCE = 0
b) en sta, despreciando la cada (IB . RC) frente a la (IC . RC ) y reemplazando VCE dado por la ecuacin (I.42.) de la malla de entrada: Vcc - VBE - IC . RC - IB . RB = 0 c) introduciendo la caracterstica del diodo base-emisor VBE = VBEu , y considerando IB = (IC / hFE ) se deduce que: VCC - VBEu ICQ = ----------------------RC + (RB /hFE) 48 (I.43.)
I - Amplificadores Monoetapa - Polarizacin y para que esta corriente sea constante frente a las variaciones de hFE se debe cumplir que RC >> (RB /hFE ), vale decir que este circuito es buen polarizador si en l puede trabajarse con RC grandes (la limitacin es BVCEo ) de all la limitacin de su uso. Luego (I.44.) VCEQ = Vcc - ICQ . RC Consideremos un ejemplo numrico. A tal fin supongamos trabajar con el conjunto de transistores integrados tipo CA3986, en un circuito como el de la figura I.34. desendose un punto de trabajo esttico Q de 1,5 mA y 6 V. Para dicho punto de funcionamiento la fuente que permite la mayor resistencia de colector (RC ) es la de mayor valor posible, compatible con la zona de ruptura del transistor. El fabricante indica al respecto que para dicho conjunto de transistores NPN la ruptura puede producirse a partir de los l5 V de tensin colector-emisor con base abierta V(BR)CEo (valor mnimo de dispersin).. En consecuencia tomando un factor de seguridad de 0,7 Vcc < 10,5 V., con lo cual, a partir de la expresin (I.44.), se tendr: 10,5 - 6 (v) Vcc - VCEQ RC < ----------------- = ------------------- = 3 KOhm 1,5 (mA) ICQ Por otro lado, de la expresin (I.43.): 10,5 - 0,6 (V) Vcc - VBEu RC + (RB / hFE) = ------------------ = -------------------- = 6,6 KOhm 1,5 (mA) ICQ
con lo que se deduce que en este circuito solo podr hacerse RC del mismo orden de (RB / hFE) no cumpliendo la relacin de desigualdad en la medida de lo mnimo aconsejable. Se describe a travs de este ejemplo numrico, la situacin tpica con la que se encuentra el proyectista de este tipo de circuito, si bien estabiliza, generalmente no lo hace en la medida de lo necesario y aconsejable.
49
II - Amplificadores Monoetapa de Bajo Nivel
CAPITULO II - Amplificadores Monoetapa de Bajo Nivel

II.1. - MODELO EQUIVALENTE DE PEQUEA SEAL PARA EL TRANSISTOR BIPOLAR: II.1.1. - Introduccin: En el Captulo precedente se han tratado especialmente los conceptos de polarizacin y estabilizacin en trminos generales y particularmente para el transistor bipolar. El desarrollo de algunos de dichos temas requiri introducir a la seal a amplificar, hablar de la excursin y asignarle un tamao lo suficientemente grande como para permitir su visualizacin acorde con nuestra capacidad visual. As fue que por ejemplo, en los clculos numricos realizados pudo constatarse que la amplitud de las componentes dinmicas tomaron el mismo orden de magnitud de las componentes estticas o de polarizacin. Como ya hemos adelantado, esta forma operativa en la prctica tiene lugar en las etapas amplificadoras de potencia y en algunas excitadoras de las anteriores, pudindoselas clasificar como etapas de gran seal. Pero en la electrnica analgica la mayora de los transductores que recogen informacin y la transforman en una magnitud elctrica, se comportan con muy bajo rendimiento por lo que la amplitud de dicha seal elctrica resulta notoriamente insuficiente como para excitar a dichas etapas de gran seal. Se requiere entonces la utilizacin de otras etapas amplificadoras, a colocar entre el transductor y las de gran seal, en las cuales, comparativamente, las componentes dinmicas resultan marcadamente inferiores respecto a la capacidad potencial de excursin de las mismas por lo que se las suele llamar etapas amplificadoras de bajo nivel o de pequea seal que son las que comenzaremos a estudiar en este Captulo. Tal como se justificara en el Apartado I.8. del Captulo precedente la caracterstica de transferencia de este tipo de etapas puede considerarse lineal, el parmetro distorsin pierde relevancia y las potencias en juego son muy reducidas, por lo que el tipo de estudios a realizar sobre ellas deja de ser grfico o semigrfico aplicndose en cambio la teora de los cuadripolos lineales. En tal sentido, a continuacin se considerar al transistor perfectamente polarizado y operando en bajo nivel, dentro de un pequeo sector en la zona activa o lineal de sus caractersticas. As el transistor bipolar se podr considerar como un cuadripolo, con su par de terminales de entrada y su correspondiente par de salida en las configuraciones E.C., B.C. C.C. segn corresponda, expresando su comportamiento mediante las ecuaciones que relacionan a las corrientes y tensiones en los terminales de entrada y salida. II.1.2. - Modelo Incremental del Transistor Bipolar: En esta parte del estudio se trata de explicar el comportamiento dinmico del transistor bipolar mediante la investigacin del mismo desde sus pares de terminales aplicando toda la teora de los cuadripolos lineales. A partir del anlisis fsico del transistor, para el mismo puede realizarse un modelo circuital vlido para componentes dinmicas de amplitud reducida que se reconoce como modelo incremental para la configuracin emisor comn, tal como se representa en la figura II.1. En dicho circuito rb es la parte ohmica de la resistencia de entrada o del diodo base-emisor, tambin llamada resistencia de extensin de la regin de base. Puede variar entre alguna decena de Ohm hasta unos 100 o 200 Ohm. rbe por su parte es la resistencia de la juntura base-emisor, similar a las resistencia de unin o de juntura de un diodo, ya definida con anterioridad. El terminal b corresponde a un punto interno del transistor en donde se puede considerar activa a la regin de la base. De acuerdo con la expresin (I.4.) y considerando la relacin IC = hFE . IB se obtiene: VT VT rbe = ------- = -------- . hFE ICQ IB (II.1.)
61
II - Amplificadores Monoetapa de Bajo Nivel ro es la resistencia de salida del transistor de la cual tambin ya nos ocupramos con anterioridad relacionndola con la pendiente de las curvas caractersticas de salida del transistor. Enseguida profundizaremos esta interpretacin. gm es la llamada transconductancia del transistor que se define para la salida en corto circuito para las seales y la tensin v que controla al generador de corriente de salida es la diferencia de potencial presente en extremos de la resistencia de la juntura base-emisor de la entrada. Aplicando la condicin en que se define gm sobre el circuito de la figura II.1. se tiene: Para vce = 0 o bien vCE = VCEQ Ic = gm . v por lo que Ic ] gm = --------- ] v ] vce = 0
Existe una relacin entre los parmetros fsicos de los transistores bipolares y los llamados parmetros hbridos con los que se estudian a los cuadripolos lineales. As es que por definicin uno de dichos parmetros es hfe = gm . rbe , entonces de (II.1.) y con la aproximacin hfe = hFE: ICQ gm = -------VT (II.2.)
con lo que se verifica que gm aumenta linealmente con la corriente de polarizacin ICQ . Luego, para la temperatura Tamb normal de 25 C resulta: ICQ gm = ------------- = 40 . ICQ (II.3.) 25 . 10-3 Con respecto a la resistencia de salida, si consideramos una curva de salida para emisor comn con suficiente detalle grfico, tal como se observa en la figura II.2. dicho parmetro puede ser interpretado mediante los incrementos VCE y IC . En la misma grfica y por la prolongacin de las curvas hacia el segundo cuadrante, se tiene que todas ellas interceptan al eje de absisas en el valor de la tensin de Early (VA ), de modo que: VA VCE ro = --------- ; por tringulos semejantes: ro = ------- IC ICQ VA 1 e incorporando la (II.2.) ro = ----------- = ---------VT . gm . gm (II.4.)
que, como se ve, resulta inversamente proporcional a la corriente de polarizacin ICQ . El coeficiente , resultado del cociente entre la tensin trmica sobre la tensin de Early, para transistores integrados de bajo nivel, tipo NPN, en donde VA varia entre unos 100 y 120 V se encuentra comprendido entre los valores de 2 y 2,5 . 10-4 . Cuando 62
II - Amplificadores Monoetapa de Bajo Nivel el mismo integrado tambin contiene transistores PNP los mismos disponen tensiones de Early aproximadamente mitad de los NPN por lo que el coeficiente para los PNP suele estar comprendido entre los valores de 4 y 5 . 10-4. II.1.3.- Modelo Hbrido simplificado del Transistor Bipolar: Despreciando la dependencia del funcionamiento del diodo base-emisor respecto de la tensin vce , la asociacin serie de la resistencia de extensin de base con la resistencia de la juntura base-emisor, arrojan como resultado la resistencia de entrada del transistor bipolar para la configuracin emisor comn que resulta ser otro de los cuatro parmetros hbridos con los que se suele estudiar a los cuadripolos lineales: hie = rb + rbe (II.5.)
Asimismo, en la salida del circuito de la figura II.1. en lugar de un generador de corriente controlado por tensin, se puede utilizar un generador de corriente controlado por corriente, a cuyo efecto puede plantearse que en la entrada del mismo circuito: v Ib = -----rbe as , multiplicando ambos miembros por hfe : hfe hfe . Ib = ------ . v rbe
Mientras hFE como ya se dijo resulta ser la ganancia esttica de corrientes para emisor comn, el nuevo parmetro hfe que ahora se introdujo tambin es una ganancia de corriente para la misma configuracin, solo que relaciona ahora las componentes dinmicas de dichas corrientes con lo que se define como ganancia dinmica de corrientes para emisor comn. Conceptualmente ambos parmetros resultan bien distintos aunque numricamente la mayora de las veces suelen ser iguales. Entonces, realizando nuevamente la aproximacin hfe = hFE y teniendo en cuenta la expresiones (II.1.) y (II.2.) se tendr: gm v = hfe . Ib (II.6.)
Otro de los parmetros hbridos es la llamada conductancia de salida para emisor comn y con la base abierta para las seales hoe cuya definicin coincide con la inversa de la resistencia de salida ro del modelo incremental de la figura II.1., es decir: 1 (II.7.) hoe = -----ro En conclusin, teniendo en cuenta las relaciones de equivalencia establecidas por las expresiones (II.5.), (II.6.) y (II.7.) se llega al circuito equivalente de la figura II.3., llamado Modelo Hbrido Aproximado para Emisor Comn. Este circuito resulta de mucha utilidad para los estudios de etapas amplificadoras de bajo nivel por dicho motivo los fabricantes de transistores bipolares que recomiendan su aplicacin para este tipo de etapas, suministran buena cantidad de informacin respecto de los mismos. Dicha informacin es obtenida por procedimientos de medicin, por lo que cuando se recurre a estos datos es muy importante tener en cuenta que: a) se trata de parmetros puntuales, es decir que varan segn el punto Q de polarizacin del transistor; b) son afectados por la dispersin de fabricacin de modo que las especificaciones resultan de un tratamiento estadstico en donde los fabricantes suelen entregar solamente sus valores tpicos o ms representativos de la serie de fabricacin y que en la realidad su valor preciso estar normalmente comprendido entre ciertos valores limites mximo y mnimo. c) debido a los efectos reactivos presentes en ambas junturas, estos parmetros resultan fuertemente dependientes de la frecuencia de trabajo encontrndose que solo para el rango de bajas frecuencias y C.C. poseen valores reales. Las especificaciones generalmente se realizan tomando como seal de prueba a una seal senoidal de 1000 Hz. representativa de la condicin en que resultan valores reales.
63
d) as como el resto de las caractersticas de un transistor bipolar, estos parmetros son dependientes de la temperatura ambiente por lo que nuevamente los fabricantes proporcionan sus valores para una dada temperatura, en general Tamb = 25 C. II.2. - ANLISIS DE UNA ETAPA AMPLIFICADORA COLECTOR COMN: Para esta configuracin amplificadora en la figura II.4 se representa un circuito tpico en donde puede comprobarse que en un circuito equivalente dinmico, la fuente de excitacin, simbolizada por el generador Vs en serie con la resistencia interna Rs, se encuentran conectada entre el terminal de base del transistor y masa. La carga mientras tanto, simbolizada por la resistencia RL , se halla conectada entre el terminal de emisor del transistor y masa y, finalmente el terminal de colector del transistor, a travs de la fuente de alimentacin se encuentra a potencial dinmico de masa. Se deduce entonces que la configuracin amplificadora es de colector comn. En razn de que los anlisis dinmicos que siguen requieren la utilizacin de alguno de los modelos de bajo nivel recin vistos y atento a que dichos parmetros dependen del punto de operacin esttico, veremos primeramente las condiciones de polarizacin de este circuito. II.2.1. - Estudio de la polarizacin de un circuito amplificador Colector Comn: Vale aclarar que no obstante tratarse de otra configuracin, los conceptos de polarizacin y estabilizacin vistos para el circuito amplificador emisor comn son enteramente aplicables ahora ya que si un transistor se encuentra convenientemente polarizado funcionar como amplificador lineal en cualquiera de las tres configuraciones. Por ello para el estudio de las componentes continuas del nuevo circuito procederemos de manera similar, es decir en primer lugar realizaremos el circuito equivalente esttico aplicando el Teorema de Thevenin entre base y tierra en la malla constituida por el divisor de la base, para lo cual empleamos las mismas ecuaciones (I.23.) y (I.24.). Dicho circuito equivalente se ha representado en la figura (II.5.). Comparando a este nuevo circuito equivalente, con el de la figura I.25. ya estudiado se observa que la nica diferencia es que ahora el circuito de colector no contiene ninguna resistencia RC y por lo tanto la resistencia de carga esttica se encuentra conformada solo por RE. Entonces llevando a cabo un estudio similar en la malla de entrada se obtendr: 64
II - Amplificadores Monoetapa de Bajo Nivel VBT - VBEu ICQ = ----------------------RE + (RBT /hFE ) debindose cumplir la condicin de estabilizacin Luego de la malla de salida resulta: RE >> (RBT /hFE ) (II.9.)
(II.8.)
VCEQ = VCC - ICQ . RE
Con los valores calculados segn las expresiones (II.8.) y (II.9) que preceden, es posible realizar toda la verificacin necesaria para establecer la aptitud del punto Q para que el transistor se desenvuelva en forma activa y lineal. II.2.2.- Comportamiento Dinmico del amplificador Colector Comn: Bajo el principio de superposicin ahora corresponde realizar el estudio del comportamiento del circuito frente a una seal de baja frecuencia. Para tal fin el primer paso que corresponde realizar es un circuito equivalente para dichas componentes, considerando que a la menor frecuencia de operacin las reactancias capacitivas pueden despreciarse y anulando la fuente esttica por considerar un corto circuito a masa el filtro de la misma. En consecuencia un primer circuito equivalente dinmico se representa en la figura (II.6.). En los estudios de bajo nivel interesa conocer tanto la resistencia de entrada como la de salida que este circuito amplificador presenta, ya sea a la fuente de excitacin como a la carga. Tambin ser de nuestro inters el conocimiento de la forma de transferir a las seales desde la entrada a la salida por parte del amplificador, determinando alguno o algunos de los cuatro parmetros transferencia que pueden plantearse, a saber: AV , AI , GM y RM . Si bien los modelos circuitales de bajo nivel contienen parmetros de emisor comn, dichos modelos tienen en cuenta el funcionamiento dinmico de bajo nivel del transistor en s, independientemente de la configuracin amplificadora. Por tal motivo pueden reemplazar al transistor en cualquier circuito, por ejemplo lo puede hacer en la figura II.6. cuidando de respetar los circuitos externos conectados a cada uno de los terminales del transistor. Ello se concreta en el circuito equivalente dinmico realizado en la figura II.7. En dicho circuito observamos que la resistencia de carga dinmica es ahora: Rd = RE // RL (II.10.)
Tambin previendo el caso en que el valor de Rd de la expresin (II.10.) sea comparable con la resistencia de salida del transistor ro = (1/hoe ) , se define una nueva resistencia de carga segn la expresin: (II.11.) Rd = Rd // ro
65
II - Amplificadores Monoetapa de Bajo Nivel En el nodo de emisor de este circuito, aplicando la 1ra. ley de Kirchoff se determina que la corriente que atraviesa dicha resistencia Rd resulta ser: (II.12.) Ie = Ib + hfe . Ib = Ib . (1 + hfe ) y por ello, la tensin de salida ser: Vo = Ib . (1 + hfe) . Rd (II.13.)
En el circuito de la figura II.7., sobre la resistencia Rd circula una corriente que es suma de la corriente de base Ib y la que impulsa el generador controlado hfe . Ib . De acuerdo con el resultado de la ecuacin (II.13.), es posible realizar un nuevo circuito equivalente en donde circule una nica corriente, la de base Ib en el cual, para que la tensin de salida Vo no cambie, la resistencia del circuito de emisor Rd se incremente al valor (1 + hfe ) . Rd, tal como se indica en el circuito de la figura II.8.
En los estudios que acabamos de iniciar se define como Resistencia de Entrada del Transistor Cargado en Colector Comn (Ri), a la relacin entre la tensin y la corriente en el terminal de entrada o de excitacin del transistor, en esta configuracin el terminal de base: Vbt Ri = ------(II.14.) Ib En el circuito: Vbt = Vo + Ib . hie ; reemplazando Vo por la ecuacin (II.13.): Vbt = Ib . [hie + (1 + hfe) . Rd] En consecuencia: Ri = hie + (1 + h fe) Rd (II.15.) (II.16.)
La ltima ecuacin constituye una propiedad especfica de la configuracin colector comn y muchas veces interesa estudiar como afectan las redes de polarizacin, para lo que en este caso se define otra resistencia de entrada, la correspondiente al Amplificador Colector Comn: Vbt RiA = ------Ii (II.17.), siendo en este caso: RiA = Ri // RBT (II.18.)
Otro de los parmetros que se incluyen en los estudios de las etapas de bajo nivel es la Amplificacin o Ganancia de Tensin del Amplificador, segn la definicin: Vo (II.19.) AV = -------Vbt y para la configuracin Colector Comn se determina por reemplazo de Vo y Vbt tal como lo expresan las ecuaciones (II.13.) y (II.15.): (1 + hfe) . Rd 66
II - Amplificadores Monoetapa de Bajo Nivel AV = -----------------------------[hie + (1 + hfe) . Rd] (II.20.)
Definida la Resistencia de Entrada del Amplificador Colector Comn, desde el punto de vista de la fuente de excitacin, el circuito amplificador puede reemplazarse por dicha resistencia de entrada, tal como se observa en la figura II.9. y a partir de ella es posible determinar la Amplificacin o Ganancia de Tensin del Sistema Amplificador, de acuerdo con el siguiente detalle: Vo Vbt Vbt Vo AVs = -------- = ------- . -------- = AV . ------Vbt Vs Vs Vs y en el circuito de la figura II.9. RiA Vbt = Vs . -------------RiA + Rs Ris = RiA + Rs (II.21.)
Se define tambin, la Resistencia de Entrada del Sistema Amplificador con lo que: RiA AVs = AV . ------(II.22.) Ris
La ecuacin (II.16.) expresa que esta configuracin presenta un ALTO VALOR DE RESISTENCIA DE ENTRADA en comparacin con la correspondiente solo al transistor en emisor comn ya que la resistencia de carga dinmica se refleja sobre la base del transistor amplificada al valor (1 + hfe) . Rd. Cabe notar sin embargo que dicha caracterstica, que como se remarc precedentemente, es inherente exclusivamente a la configuracin, puede ser enmascarada o apantallada por el circuito auxiliar o de polarizacin del circuito de base del transistor, tal como lo expresa la ecuacin (II.18.). La expresin (II.20.) por su parte, esta indicando que la configuracin resulta incapaz de proveer ganancia de tensin: ya que en el mejor de los casos dicha ganancia puede llegar a ser unitaria, debiendo notarse que tambin sta resulta ser una caracterstica tpica de la configuracin y la misma nuevamente puede llegar a empeorarse (prdida de tensin superior) nuevamente por la presencia de la red de polarizacin, tal como lo detalla la ecuacin (II.22.). Asimismo, a diferencia del amplificador emisor comn, esta configuracin no introduce desfasaje alguno entre las tensiones de entrada y salida y si se deseara una transferencia unitaria, es decir Vo = Vbt debera cumplirse con la condicin: (II.23.) Rd . (1 + hfe ) >> hie resultando as un colector comn que por dicha caracterstica recibe el nombre de ETAPA SEGUIDORA o SEGUIDOR POR EMISOR, haciendo ello referencia a que la tensin de salida SIGUE EN MODULO Y FASE A LA TENSIN DE ENTRADA. Por otra parte, si volvemos al circuito equivalente de la figura II.7. es posible centrar la atencin sobre el circuito de emisor e individualizar la corriente de salida Io circulando por la carga RL, Se define la Amplificacin o Ganancia de Corriente del transistor cargado en colector comn: Io AI = ------Ib (II.24.)
y en el circuito, llamando RE = RE // ro
se tiene:
RE Io = (1 + hfe) . Ib . -------------RE + RL
67
por lo que dicha ganancia de corriente es: RE AI = (1 + hfe) . -------------RE + RL Tambin, la Ganancia de Corriente del Amplificador: Io RE RBT AIA = ------ = (1 + hfe) . -------------- . -------------RE + RL RBT + Ri Ii (II.26.) (II.25.)
Con ello se demuestra que la configuracin colector comn puede proporcionar ganancia de corriente, potencialmente de valor (1 + hfe ) y normalmente ms baja debido a la presencia de las redes de polarizacin en emisor y en base, tal como lo explica la ecuacin (II.26.). Por ltimo, pasamos a definir y determinar la Resistencia de Salida del Transistor en la Configuracin Colector Comn con su circuito de excitacin (Ro). La definicin de una resistencia de salida no es tan sencilla como los dems parmetros ya calculados. Para facilitar su interpretacin nos ubicamos en la modalidad que emplearamos en el laboratorio para medirla. En ese caso lo que se hara es retirar la carga, desactivar el generador de excitacin (reemplazarlo por su respectiva resistencia interna), excitar desde el terminal de salida colocando un generador de tensin de prueba en el mismo lugar donde antes estaba la carga y medir dicha tensin, as como la corriente que tomara el circuito. Dicho circuito de interpretacin se observa en la figura II.10. En ese circuito equivalente se ha marcado a la corriente de emisor Ie en el terminal correspondiente. En oportunidad en que calculramos a la resistencia de entrada se forz a que por la rama de la resistencia total equivalente del circuito de emisor (que hemos llamado Rd) , circulara la corriente de base y para que la tensin Vo no se modificara se cambi el valor de resistencia de dicha rama al valor (1 + hfe ) . Rd. Tal caracterstica es una propiedad de la unin base-emisor y puede describirse diciendo que las resistencias (en general impedancias) del circuito de emisor se reflejan sobre la base, amplificadas en (1 + hfe ) veces. Ahora, a partir del circuito equivalente de la figura II.10. haremos el proceso inverso, es decir imponiendo la condicin de que las diferencias de potencial de todas las ramas no se modifique, hallaremos otro circuito equivalente forzando a que las corrientes en las diversas ramas del circuito de base se incremente en (1 + hfe ), es decir pase a nivel de corriente de emisor Ie. Es evidente que para que ello ocurra, las resistencias (en general impedancias) conectadas en dichas ramas del circuito de la base, deben disminuir (1 + hfe ) veces. Entonces, con dicha relacin de equivalencia del circuito de la figura II.10. se puede pasar a otro, equivalente a aquel, tal como se observa en la figura II.11. de tal manera que la resistencia de salida que se busca es: hie Vo (Rs//RBT) 68
II - Amplificadores Monoetapa de Bajo Nivel Ro = -------Io (II.27.) Ro = --------------- + ------------(1 + hfe ) (1 + hfe ) (II.28.)
Mas tarde si se incluye la red de polarizacin de emisor la Resistencia de Salida del Amplificador Colector Comn resulta ser: RoA = Ro // RE (II.29.) y respecto al Sistema Amplificador: Ros = RoA // RL (II.30.)
siendo ambas normalmente dominadas por el bajo valor usual que adopta Ro de la ecuacin (II.28.) y que tambin constituye una caracterstica particular de la configuracin. II.2.3. - Ejemplo del Amplificador Colector Comn: El ejemplo de aplicacin consiste en verificar el comportamiento del circuito amplificador que se representa en la figura II.12. Como se v, en dicho circuito se han indicado los valores y tipo de los componentes que lo constituyen.
De (I.23.):
R2 100 VBT = Vcc . ------------- = 9 . ------------- = 6,77 V 100 + 33 R1 + R2 R1 . R2 100 . 33 . 103 RBT = -------------- = -------------------- = 24,8 KOhm 100 + 33 R1 + R2
y de (I.24.):
VBT - VBEu 6,77 - 0,7 A partir de (II.8.): ICQ = ----------------------- = ------------------- = 3,37 mA (1,8 + 0) . 103 RE + (RBT /hFE ) Para esta corriente, del Manual se obtiene un hFE = 110 por lo que (RBT / hFE) = 24800/110 = 225 Ohm que no es del todo despreciable frente a RE = 1,8 KOhm, por lo que recalculando ICQ : 6,77 - 0,7 ICQ = ------------------------- = 3 mA no del todo estabilizados. (1,8 + 0,225) . 103 69
II - Amplificadores Monoetapa de Bajo Nivel Entonces, de (II.9.): VCEQ = VCC - ICQ . RE = 9 - 3 . 1,8 = 3,6 V
hora recurrimos nuevamente al Manual para la obtencin de los parmetros hbridos. El fabricante proporciona sus valores tpicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 C y tambin suministra las leyes de variacin de dichos parmetros con respecto a la corriente IC. Operando con ellos para nuestra ICQ = 3 mA se obtiene: hfe = 0,9 . 100 = 90 - hie = 0,4 . 3,5 . 103 = 1,4 KOhm hoe = 4 . 15,6 . 10-6 = 62,4 . 10-6 y ro = 16 KOhm
1,8 . 0,3 . 103 Entonces de (II.10.): Rd = RE // RL = -------------------- = 257 Ohm y dado el valor de ro , se verifica que Rd = Rd 1,8 + 0,3 En consecuencia de (II.16.): Ri = hie + (1 + h fe) Rd = 1,4 .103 + (1 + 90) 0,257 .103 = (1,4 + 23,4) .103 = 24,8 KOhm De acuerdo con (II.18.): con lo que por (II.21.) Reemplazando en (II.20): 24,8 . 24,8 . 103 RiA = Ri // RBT = ----------------------- = 12,4 KOhm 24,8 + 24,8 Ris = RiA + Rs = 12,4 . 10 + 12 . 10 = 24,4 KOhm (1 + hfe) . Rd 23,4 AV = ------------------------------ = ------------ = 0,94 24,8 [hie + (1 + hfe) . Rd] RiA 12,4 AVs = AV . ------- = 0,94 . --------- = 0,48 24,4 Ris
y de acuerdo a (II.22.):
Como puede comprobarse en este circuito se cumple con Rd . (1 + hfe ) >> hie en el orden de 15 veces y sin embargo la ganancia de tensin AV no alcanza a ser unitaria (0.94) y lo que es peor, esta caracterstica del colector comn se pierde en trminos de AVs debido a la reduccin a la mitad de RiA por la presencia de la red de polarizacin de base. Por el contrario, se constata que en la entrada se prefiri lograr la adaptacin de impedancias (Rs = RiA ). Por otra parte, para clcular la ganancia de corriente, previamente calculamos: 1,8 . 16 . 103 RE = RE//ro = ------------------- = 1,62 KOhm 1,8 + 16 1,62 RE AI = (1 + hfe) . -------------- = 91 . ---------------- = 76,8 1,62 + 0,3 RE + RL
en consecuencia de (II.25.):
RE RBT 24,8 en tanto que de (II.26.): AIA = (1 + hfe) . -------------- . -------------- = 76,8 . ------------------ = 38,4 RBT + Ri 24,8 + 24,8 RE + RL Finalmente a los efectos de determinar las resistencias de salida determinamos: 12 . 24,8 . 103 Rs // RBT = ----------------------- = 8,09 KOhm 12 + 24,8 por lo que de acuerdo a (II.28), (II.29.) y (II.30): 70
II - Amplificadores Monoetapa de Bajo Nivel hie 8,09 . 103 1,4 . 103 (Rs//RBT) Ro = --------------- + ------------- = -------------- + -------------- = 88,9 + 15,4 = 104,3 Ohm (1 + hfe ) 91 91 (1 + hfe ) 104,3 . 1800 RoA = Ro // RE = ------------------- = 98,6 Ohm 104,3 + 1800 98,6 . 300 Ros = RoA // RL = ----------------- = 74,2 Ohm 98,6 + 300 Los otros dos parmetros transferencia pueden determinarse procediendo de la siguiente forma: a) Conductancia de Transferencia o Transconductancia: Io (Vo/RL) AVs 0,48 Por definicin GMs = ------- = ------------- = -------- = --------- = 1,6 (mA/V) Vs RL 300 Vs b) Resistencia de Transferencia o Transresistencia: Vo Io . RL Por definicin: RMA = ------- = ------------ = AIA . RL = 38,4 . 300 = 11,52 KOhm Ii Ii Finalmente el circuito amplificador de la figura II.12. puede ser interpretado mediante un circuito equivalente dinmico, vlido para pequea seal, tal como el representado en la figura II.13., aclarndose que es solo uno de los cuatro posibles, de acuerdo con el parmetro transferencia que se prefiera contemplar para un mejor anlisis. II.3. - AMPLIFICADOR DE BAJO NIVEL TIPO EMISOR COMUN - Ejemplo: En este caso el circuito con sus correspondientes datos se proporcionan en la figura II.14. siendo oportuno puntualizar que en esta oportunidad y a ttulo de ejemplo, se ha utilizado el modelo equivalente Northon para representar al circuito de excitacin del amplificador. Se observa asimismo que ahora, para la seal, dicha fuente de excitacin se ha conectado entre los terminales de base y tierra del amplificador, mientras que la carga se encuentra vinculada entre el terminal de colector y masa. Dado que simultaneamente y a travs del condensador CE el terminal de emisor se encuentra conectado a masa, se desprende que la configuracin de este circuito es la de Emisor Comn.
Las variables que procederemos a estudiar son las mismas que se estudiaron para la configuracin colector comn, para lo cual es necesario determinar los parmetros hbridos del transistor que sabemos dependen del punto de reposo. En consecuencia pasamos a verificar las componentes estticas de polarizacin: 18 R2 VBT = Vcc . ------------ = 10 . ------------ = 3,18 V 18 + 39 R1 + R2 ; R1 . R2 18 . 39 . 103 RBT = ------------- = ----------------- = 12,3 KOhm R1 + R2 18 + 39
71
VBT - VBEu 3,18 - 0,7 ICQ = ----------------------- = ------------------- = 2,07 mA (1,2 + 0) . 103 RE + (RBT /hFE ) Para esta corriente, del Manual se obtiene un hFE = 107 por lo que (RBT / hFE) = 12300/107 = 115 Ohm que resulta diez veces menor que RE = 1,2 KOhm, y recalculando ICQ : 3,18 - 0,7 ICQ = ------------------------- = 1,9 mA totalmente estabilizados. (1,2 + 0,115) . 103 VCEQ = VCC - ICQ . (RC + RE)= 10 - 1,9 . (2,2 + 1,2) = 3,54 V El circuito equivalente dinmico reemplazando el transistor por el modelo hbrido simplificado se obtiene el esquema indicado en la figura II.15. Ahora recurrimos nuevamente al Manual para la obtencin de los parmetros hbridos. El fabricante proporciona sus valores tpicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 C y tambin suministra las leyes de variacin de dichos parmetros con respecto a la corriente IC. Operando con ellos para nuestra ICQ = 1,9 mA se obtiene: hfe = 1 . 100 = 100 - hie = 0,6 . 3,5 . 103 = 2,1 KOhm hoe = 2 . 15,6 . 10-6 = 31,2 . 10-6 y ro = 32 KOhm.
Para esta configuracin, la resistencia de entrada del transistor cargado en emisor comn se redefine ahora como: Vbe Ri = ------Ib (II.14.) con lo que para esta configuracin: Ri = hie (II.31.) cuyo valor es Ri = 2,1 KOhm
Para el amplificador emisor comn: Vbe RiA = ------Ii (II.17.), por (II.18.) en este caso: RiA = hie // RBT 2,1 . 12,3 . 103 RiA = ----------------------- = 1,79 KOhm 2,1 + 12,3
Con este tipo de fuente de excitacin la resistencia de entrada del sistema amplificador resulta ser: Vbe Ris = ------(II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) 1 . 1,79 . 103 Ris = -------------------- = 641,6 Ohm
72

Is 1 + 1,79
2,2 . 32 . 103 Por otra parte, para clcular la ganancia de corriente, previamente calculamos RC = RC//ro = ------------------- = 2,06 KOhm 2,2 + 32 en consecuencia Io AI = ------Ib (II.34.) RC AI = hfe . -------------RE + RL RBT AIA = AI . -------------RBT + Ri (II.35.) 2,06 AI = 100 . ---------------- = 37,05 2,06 + 3,5 12,3 AIA = 37,05 . ------------------ = 31,65 12,3 + 2,1
Io en tanto que: AIA = ------Ii
(II.36.)
(II.37.)
y la ganancia de corriente del sistema ser: Io en tanto que: AIs = ------Is (II.38.) Rs AIs = AIA . -------------Rs + RiA (II.39.) 1 AIs = 31,65 . -------------- = 11,34 1 + 1,79
2,2 . 3,5 . 103 En este circuito: Rd = RC // RL = -------------------- = 1,3 KOhm 2,2 + 3,5
y dado el valor de ro , se verifica que Rd = Rd
La ganancia de tensin de la etapa amplificadora emisor comn es: Vo AVA = ------Vbe (II.40.) - hfe . AVA = -------- . Rd = - gm . Rd hie (II.41) - 100 AVA = ------------ . 1,3 . 103 = - 61,9 2,1 . 103
Debe interpretarse el signo negativo como una inversin de fase de la tensin a la salida respecto de la de entrada. Se comprueba que la etapa emisor comn puede proporcionar simultaneamente ganancia de corriente y ganancia de tensin superior a la unidad. Visto el circuito desde el terminal de salida se tendr: Ro = ro RoA = Ro//RC (II.43) (II.42) por lo que y su valor Ro = 32 KOhm.
32 . 2,2 . 103 RoA = -------------------- = 2,06 KOhm 32 + 2,2 2,06 . 3,5 . 103 Ros = -------------------- = 1,3 KOhm 2,06 + 3,5
Ros = RoA//RL
(II.44)
por lo que
Tomando como parmetro transferencia de inters a la ganancia de corriente de la etapa amplificadora, la misma puede ser estudiada a travs de un circuito equivalente tal como el de la figura II.16.
73

Por ltimo, los otros dos parmetros transferencia resultan: Io Io AIA 31,65 Por definicin GMA = ------- = ------------- = -------- = ---------- = 17,68 (mA/V) Ii . RiA RiA 1790 Vi Vo - Io . RL Por definicin: RMs = ------- = ------------ = - AIs . RL = -11,34 . 3,5 . 103 = - 39,69 KOhm Is Is II.4. - AMPLIFICADOR DE BAJO NIVEL TIPO BASE COMUN - Ejemplo: Un circuito tpico para esta configuracin se representa en la figura II.17., en donde adems se incluyen los datos de los componentes del mismo con la finalidad de ir resolviendo un ejemplo numrico. Debemos observar que para la seal, es decir considerando todos los condensadores como cortocircuito, se tiene un amplificador excitado entre el terminal de emisor del transistor y tierra, mientras que la carga se encuentra conectada entre el terminal de colector y masa y paralelamente el terminal de base, a travs del condensador CB en corto circuito se encuentra conectado con masa. Es decir que el terminal de base es comn a los circuitos de excitacin o de entrada y al de carga o de salida. Se trata de una configuracin de configuracin Base Comn.
En cuanto a la polarizacin del transistor, de cuya verificacin nos ocuparemos seguidamente, debemos pensar que si bien se trata de una configuracin amplificadora diferente a las ya analizadas, si se pueden verificar adecuadas condiciones de reposo expresadas en trminos de ICQ y VCEQ (es decir como si se tratara de un emisor comn) es razonable consentir un satisfactorio comportamiento del transistor como amplificador en cualquier configuracin tal como ya se hiciera con el circuito de colector comn. Con tal finalidad en la figura II.18. se ha llevado a cabo un circuito equivalente esttico, consistente en tener en cuenta que para tales componentes, todos los condensadores del circuito original de la figura II.17. se comportan como circuitos abiertos. Un recorrido con detalle de esta topologa nos permite verificar que para las componentes estticas este circuito es coincidente al de la figura I.24. para iguales componentes. El circuito de la figura I.24. ya fue estudiado con detalle, no obstante ello reexaminaremos el nuevo circuito para comprobar que las condiciones de funcionamiento esttico
74

son las ya conocidas. Para tal fin se aplica el Teorema de Thevenin entre el terminal de base y tierra, a lo largo de la malla constituida por la fuente Vcc, R1 y R2 . La fuente de tensin y la resistencia equivalente de Thevenin resultan ser las mismas expresiones R2 VBT = Vcc . ------------R1 + R2 Cuyos valores, para el ejemplo numrico son: 47 VBT = 12 . ------------- = 3,84 V 100 + 47 47 . 100 . 103 RBT = -------------------- = 31,97 KOhm 100 + 47 (I.23.) R1 . R2 RBT = -------------- = R1 // R2 R1 + R2 (I.24.)
En consecuencia se puede pasar a otro circuito equivalente mas simple, tal como el de la figura II.19. en donde estamos indicando los sentido de referencia de corrientes y tensiones de modo que coincidan con los usados en los otros circuitos ya estudiados. De la malla de entrada de este circuito surge la ecuacin: VBT - IB . RBT - VBE - IE . RE = 0 a partir de la cual, introduciendo las caractersticas del diodo base-emisor y de la ganancia hFE se obtiene la expresin que permite obtener la corriente de polarizacin ya conocida: VBT - VBEu ICQ = ----------------------RE + (RBT /hFE ) recalculando con hFE = 100 (II.18.) 3,14 ICQ = ----------------------- = 0,87 mA (3,3 + 0,32) . 103
y su valor es: 3,84 - 0,7 ICQ = -------------------- = 0,95 mA (3,3 + 0) . 103
Finalmente considerando la malla exterior del circuito equivalente de la figura II.19. al plantear la ecuacin de malla para la corriente ICQ se obtiene: VCEQ = VCC - ICQ . (RC + RE ) cuyo valor es: (I.22.)
VCEQ = 12 V - 0,87 . 10-3 . (4,7 + 3,3) . 103 = 5 V
En cuanto al estudio del comportamiento dinmico, en la figura II.20. se ha realizado un primer circuito equivalente para estas componentes, resultante de reemplazar al transistor por su modelo incremental simplificado en base a los parmetros hbridos para emisor comn respetando el conexionado exterior de los dems elementos constitutivos del amplificador en la configuracin de base comn que estamos estudiando. A continuacin tenemos en cuenta que de acuerdo a la ecuacin (II.12.) el resultado de considerar la primer Ley de Kirchoff en el nodo de emisor: Ie = Ib + hfe . Ib = Ib . (1 + hfe ) por lo que la tensin de entrada del circuito equivalente incremental del transistor puede expresarse ahora como: Ie vbe = Ib . hie = ------------ . hie (1 + hfe) o bien veb hie 1 ----- = ----------- = hib = ------Ie (1 + hfe) gm (II.45.)
La ecuacin (II.45.) establece la relacin entre una tensin y una corriente de entrada de un cuadripolo transistor con los sentidos de referencia para las mismas, coincidente con las que usualmente se utilizan en un cuadripolo, en donde el terminal superior sera el de emisor mientras que el inferior y por lo tanto comn con la salida el de base. De acuerdo a ello,
75
dicha relacin estara representando la Resistencia de Entrada del Transistor en Base Comn, que hemos llamado hib. Adems se establece en dicha ecuacin la relacin que existe entre este hib con los parmetros de emisor comn (hie y hfe) y con el parmetro incremental gm. Por otra parte si consideramos la fuente de corriente hfe . Ib del circuito de salida o colector, es posible hacer que dicha fuente sea controlada por la corriente de entrada Ie en lugar de Ib, para cuyo fin tambin aqu introducimos la ecuacin (II.12.): hfe Ie hfe . Ib = hfe . ------------ . o bien hfe . Ib = ----------- . Ie = hfb . Ie (II.46.) (1 + hfe) (1 + hfe) estableciendo esta ecuacin (II.46.) la relacin de conversin del parmetro ganancia dinmica de corriente de emisor a base comn. Veamos los valores numricos que corresponden al transistor usado en nuestro circuito y bajo las condiciones de polarizacin ya determinadas. Para tal fin del manual extraemos que los valores tpicos absolutos para IC = 1 mA VCE =3 V - f = 1 Khz. - TA = 25 C son: hfe = 110 hie = 3,5 . 103 = 3,5 KOhm hoe = 15,6 . 10-6 (A/V)
suministrndose tambin las leyes de variacin de dichos parmetros con respecto a la corriente IC. por lo que operando con ellas para nuestra ICQ = 0,87 mA se obtiene: hfe = 1 . 110 = 110 - hie = 1,1 . 3,5 . 103 = 3,85 KOhm hoe = 0,9 . 15,6 . 10-6 = 14 . 10-6 y ro = 71 KOhm.
con lo que los dos parmetros de base comn resultan: hib hie 3,85 . 103 = ----------- = -------------- = 34,7 Ohm = Ri 111 (1 + hfe) hfe 110 hfb = ----------- = -------- = 0,901 (1 + hfe) 111
y las resistencias de entrada del amplificador y del sistema, en este caso sern: RiA = Ri//RE = hib //RE (II.47.) y por los valores que adoptan ambas variables, normalmente Ris = Rs + RiA = 300 + 34,7 = 334,7 Ohm Por otra parte, la Resistencia de Carga Dinmica es: 4,7 . 5 . 103 Rd = RC//RL = ---------------- = 2,42 KOhm 4,7 + 5 En lo que sigue supondremos que la resistencia de salida de esta configuracin es tan grande que en el circuito analizado puede suponerse (1/hoe ) un circuito abierto. As, la ganancia de tensin para la configuracin base comn es: RiA = hib = 34,7 Ohm
76

Vo AV = ------Veb - hfe AV = -------- . Rd = gm . Rd - hie 110 AV = -------------- . 2,42 . 103 = 69,14 3,85 . 103
(II.48.)
(II.49)
Por comparacin de las ecuaciones (II.41.) y (II.49.) se desprende que un base comn gana en tensin, lo mismo que un emisor comn con igual resistencia de carga dinmica con la diferencia que el base comn no introduce el desfasaje de 180 entre la tensin de salida y la de entrada. De igual forma a las otras configuraciones: 34,7 RiA AVs = AV . ------- = 69,14 . --------- = 7,17 334,7 Ris notndose una extrema disminucin desde AV hacia AVs debido al reducido valor de RiA comparado con el correspondiente a Rs. En cuanto a la ganancia de corriente: Io AI = ------Ie (II.50.) RC RC hfe AI = ----------- . ------------ = hfb . ----------RC + RL RC + RL (1 + hfe) (II.52.) RE AIA = AI . -----------RE + Ri (II.51.) 4,7 AI = 0,901 . ----------- = 0,437 4,7 + 5
Io en tanto que: AIA = ------Ii
(II.53.)
3,3 AIA = 0,437 . ------------------ = 0,432 3,3 + 34,7
con lo que se verifica que la configuracin base comn no presenta ganancia de corriente. Realizaremos ahora el anlisis detallado respecto de la resistencia de salida del transistor en la configuracin base comn. A tal efecto partiendo del circuito equivalente de la figura II.20. y slo para el transistor, con su entrada a circuito abierto, procedemos a someterlo a la medicin tal como se detalla en la figura II.21. En dicho circuito, planteando la ecuacin de malla se tiene: V + (hfe + 1) Ib . (1/hoe) + Ib . hie = 0
hfe + 1 como la entrada se encuentra a circuito abierto Ie = 0, de modo que I = -Ib y como ---------- >> hie resulta que, aproximadamente: hoe I hoe 1 o bien ----- = ro . (hfe + 1) (II.54) hob = ------ = ----------hob V hfe + 1 cuyo valor es: hob = 14 . 10-6 /111 = 12,6 . 10-8 (A/V) (1/hob ) = 111 . 71 . 103 = 7,9 MOhm
77

En consecuencia, mediante las expresiones (II.45.), (II.46.) y (II.54.) se puede transformar el circuito equivalente de la figura II.20. en otro en donde se represente al transistor mediante un modelo hbrido aproximado con los parmetros de base comn, tal como se indica en la figura II.22. As, las resistencias de salida de esta configuracin resultan: Ro = (1/hob) = 7,9 MOhm RoA = Ro//RC = RC = 4,7 KOhm Ros = RoA//RL = Rd = 2,42 KOhm
II.5. - COMPARACIN CARACTERSTICAS DE LAS CONFIGURACIONES BIPOLARES: En los apartados II.2., II.3. y II.4. se han estudiado las tres configuraciones bsicas del transistor bipolar como amplificador de pequea seal. En lo que respecta al comportamiento dinmico en baja frecuencias se analizaron las dependencias de la ganancia de tensin, ganancia de corriente, resistencia de entrada y resistencia de salida con respecto a los parmetros dinmicos del transistor y a las resistencias de carga dinmica y del excitador, llevndose a cabo los clculos correspondientes al ejemplo numrico que se eligi para cada configuracin. Como resumen de todo ello puede indicarse que: a) la configuracin Emisor Comn es la nica que presenta a la vez ganancias de tensin y de corrientes mayores que la unidad. Es la ms verstil y til de los tres tipos de etapas. Tanto Ri como Ro varan poco con los cambios en RL y Rs y sus valores caractersticos se ubican entre los valores que corresponden a las otras dos configuraciones. Para obtener la mxima ganancia de tensin no slo Rs debe ser nula, sino que Rd debe ser mucho mayor que hoe-1 . Tales valores de Rd superiores a 10 KOhm no son muy frecuentes en los casos prcticos. Dicha ganancia de tensin posee una componente de 180 de fase por lo que se dice que es una ganancia inversora. b) La etapa de Base Comn no puede proporcionar ganancia de corriente. La ganancia de tensin es alta (aproximadamente igual a la del emisor comn con igual carga). La resistencia de entrada es la mas pequea mientras que la resistencia de salida es la mayor de las tres configuraciones. Esta configuracin tiene slo algunas aplicaciones: para adaptar una alta resistencia de carga y ser excitada con un generador de tensin de muy baja resistencia interna, como etapa con ganancia no inversora, como generador de corriente constante en circuitos de barrido y en etapas amplificadoras de muy altas frecuencias. c) Esta configuracin permite conseguir que la etapa se comporte como Seguidor de Emisor. En l la ganancia de corriente es alta (aproximadamente igual que para la etapa Emisor Comn), si bien no puede proveer ganancia de tensin, en el seguidor se busca una transferencia unitaria, la resistencia de entrada es la ms alta y la resistencia de salida es la mas baja de las tres configuraciones. Se emplea frecuentemente como etapa separadora entre una alta resistencia de excitacin y una resistencia de carga pequea. Parmetro AI AV Ri Ro Emisor Comn AI = hfe 100 AV = -gm . Rd -61,9 Ri = hie 2,1 KOhm Ro = ro = hoe-1 32 KOhm Tabla II.1. Asimismo, como metodologa a emplear para el estudio de este tipo de amplificadores, sobre todo en etapas con circuitos ms complejos conviene sealar unas reglas simples que facilitarn dicha labor: 1.- El diagrama del circuito a analizar debe dibujarse con cuidado y limpieza; 2.- Para cada transistor del circuito marcar sus puntos B (Base), C (Colector) y E (Emisor) y tomarlos como puntos de referencia a la hora de dibujar sus circuitos equivalentes; 3.- Reemplazar cada transistor por su modelo con parmetros h; Colector Comn Base Comn AI = -(1 + hfe) AI = hfb = hfe/(1+hfe) -91 0,901 A=1 AV = gm . RL 0,94 69,14 Ri = hie + (hfe +1)Rd Ri = hib 24,8 KOhm 34,7 Ohm Ro = hib +(Rs/hfe) Ro = hob-1 7,9 MOhm 104,3 Ohm
78

4.- Transferir los elementos pasivos del circuito desde el circuito original a este circuito equivalente del amplificador. Mantener las posiciones relativas de estos elementos; 5.- Sustituir cada generador de continua por su resistencia interna: Normalmente slo tendremos bateras o fuentes de tensin constante que sern un cortocircuito para la seal; 6.- Resolver el circuito activo lineal resultante mediante el empleo de las Leyes y Teoremas de circuitos lineales El planteamiento de estas reglas es un mtodo general. Es conveniente, sin embargo, el desarrollar otros mtodos rpidos, que permitan el anlisis casi por simple inspeccin, que puedan ser utilizados ante ciertas situaciones, como por ejemplo las configuraciones en B.C., C.C. o sus derivadas. II.6. - REFLEXIN DE IMPEDANCIAS EN LA UNIN BASE-EMISOR: Los resultados obtenidos en el seguidor de emisor sugieren una regla o propiedad que facilita los clculos notablemente. Recordemos que en el seguidor de emisor, la resistencia de entrada, tal como se defina en la figura II.4. era: Ri = hie + (hfe +1)Rd Tal resultado muestra mirando desde la base, tal como se representa en la figura II.8. a la entrada del amplificador C.C. se ve hie en serie con la impedancia original entre emisor y tierra multiplicada por (hfe + 1). Por supuesto la corriente por esta resistencia (1 + hfe) Re es Ib = Ie / (1 + hfe). En resumen, cuando estemos dibujando un circuito equivalente, podemos reflejar el circuito del emisor al terminal B simplemente multiplicando la impedancia de este circuito de emisor por (hfe +1). Si ahora consideramos la Resistencia de salida del mismo circuito en C.C., tambin de la figura II.4. y de acuerdo con la expresin II.28. tenemos: hie (Rs //RBT) Ro = --------------- + ------------(1 + hfe ) (1 + hfe ) Podemos ahora considerar que cuando reflejamos el circuito de base hacia el emisor, la impedancia del circuito de base aparece dividida por (hfe +1). Tal situacin viene reflejada en el circuito equivalente de la figura II.11. Recordemos que estos resultados son aproximados por haberse despreciado el parmetro hre , hecho que no introduce error prctico en la gran mayora de los casos. La tcnica de la reflexin de impedancias a travs de la unin base-emisor sirve como regla nemotcnica a la hora de efectuar anlisis rpidos de estructuras algo mas complejas como las que veremos en el futuro. II.7. - CIRCUITO AMPLIFICADOR CON RESISTENCIA EN EMISOR (Emisor Comn con Re sin Puentear): El esquema circuital correspondiente a este amplificador se representa en la figura II.23. en donde puede constatarse que los circuitos de excitacin y carga se encuentran conectados como en el amplificador emisor comn, es decir excitador entre el terminal de base y tierra y carga entre el terminal de colector y masa. La diferencia ahora es que en el terminal de emisor la resistencia total se halla constituida por dos resistores, uno que simultneamente dispone de bypass para las componentes dinmicas (capacitor en paralelo) tal como ocurra en el emisor comn, y otro generalmente de mucho menor valor que forma parte tanto del circuito equivalente esttico como del circuito equivalente dinmico (sin bypass). Efectivamente, el circuito equivalente para las componentes de C.C. y su posterior anlisis en nada se diferencian a lo ya estudiado, con la nica aclaracin de que para dichas componentes, la resistencia total del circuito de emisor ser RE + Re . En cambio el circuito equivalente dinmico se diferencia de todos los ya estudiados atento a que para dichas
79
seales el transistor deja de tener su emisor a masa y para su anlisis llevamos a cabo dicho circuito equivalente en la figura II.24. De acuerdo con los conceptos relativos a la funcin de RE para las componentes de C.C., se podra adelantar ya, que en este circuito equivalente dinmico habr una realimentacin negativa tambin de las componentes de seal, por lo que como ya se analiz, entre otros efectos, ello causar una disminucin de la ganancia, con respecto a lo obtenido en el amplificador emisor comn de igual transistor y carga. Partiendo del circuito de la figura II.24. y reemplazando al transistor por su modelo hbrido simplificado se obtiene el circuito que se representa en la figura II.25. En dicho circuito, desdoblando el generador controlado del circuito de salida conectado entre los nodos de colector y emisor sin que se modifiquen las ecuaciones de la primera ley de Kirchoff de ambos nodos, se podr pasar a estudiar otro circuito equivalente, tal como el indicado en la figura II.26. En este ltimo circuito, la corriente por Re resulta ser la suma de la de base Ib ms la de colector (hfe . Ib), por lo que la diferencia de potencial en Re resulta ser: Re . Ib + Re . hfe . Ib = Ib . (1 + hfe) . Re = VRe
Aqu puede obviarse la inclusin del generador controlado hfe . Ib de la parte de entrada del circuito, modificando la resistencia desde el valor Re a un nuevo valor (1 + hfe) . Re , as al circular por ella solo la corriente de entrada Ib , en dicho nuevo valor de resistencia se desarrollar la misma diferencia de potencial VRe y se habr logrado un circuito totalmente equivalente al de la figura II.26. pero mucho ms simple, tal como se representa en la figura II.27.
80

Notar que una vez ms el anlisis precedente nos llev a reconocer la propiedad de reflexin de impedencias de la unin base-emisor ya que Re fsicamente conectada en el circuito de emisor aparece en el circuito de la figura II.27, reflejada sobre el circuito de base (ya que es circulada por la corriente Ib) y por ello su valor es amplificado por (1 + hfe). La simplicidad a que alude el prrafo precedente puede apreciarse si se intenta determinar, por ejemplo la resistencia de entrada Ri en circuitos. Desactivando la fuente de excitacin, en el circuito de la figura II.26 Ri no es posible determinarla por simple asociacin serie o paralelo (en este caso serie) de resistencias ya que las corrientes en ambas ramas no son homogneas. En cambio en el circuito de la figura II.27. tanto en hie como en la rama Re . (1 + hfe) circula la misma corriente Ib , motivo por el cual, aqu si se puede establecer que: (II.55.) Ri = hie + (1 + hfe) . Re tambin: RiA = RBT // Ri o sea: RiA = RBT //[hie + (hfe + 1) Re] (II.56.) y Ris = Rs + RiA
La ecuacin (II.55.) y por comparacin con el amplificador emisor comn, muestra otra propiedad de la realimentacin negativa de seal que incorpora la presencia del Re sin puentear: INCREMENTA LA RESISTENCIA DE ENTRADA DEL AMPLIFICADOR. En cuanto a la ganancia de tensin, en este amplificador, en la misma figura II.27. y con Rd = RC// RL se tiene: en consecuencia: Vo = -hfe . Ib . Rd Vo AVA = ------Vi y Vi = Ib . [hie + (hfe + 1) Re] - hfe . Rd AVA = ----------------------hie + (hfe + 1) Re (II.57.)
y reemplazando:
Nuevamente comparando este resultado con lo obtenido para la configuracin emisor comn en la ecuacin (II.41.) se comprueba lo ya anticipado en cuanto a que la presencia del Re sin puentear, es decir la realimentacin negativa de la seal hace disminuir la ganancia de tensin. Sin embargo y especialmente para aquellos excitadores de alta resistencia interna (valor de Rs grande) dicha disminucin de la ganancia de tensin puede ser recuperada debido a que el aumento de la resistencia de entrada permitir un mejor aprovechamiento de la tensin de excitacin, lo cual puede comprobarse en trminos de: RiA AVs = AVA . ------Ris Finalmente y a los fines de evaluar la resistencia de salida de este circuito, pasaremos a estudiar el circuito equivalente para la medicin , segn el procedimiento ya descripto, tal como se indica en la figura II.28. En l, planteando la segunda Ley de Kirchoff en la malla que incluye al generador V. se tiene:
V - (I - hfe . Ib ) . hoe-1 + Ib . (Rs + hie ) = 0 pero en el circuito base-emisor: Re . (Rs + hie ) Ib . (Rs + hie ) = -I . ------------------------por lo que Re Ib = -I . -----------------------
81

Re + (Rs + hie ) reemplazando en la ecuacin de malla: Re . (Rs + hie) Re V - (I + hfe . I . --------------------- ) . hoe-1 - I . ---------------------- = 0 Re + (Rs + hie ) Re + Rs + hie luego despreciando el ltimo trmino frente al anterior: Re V = I (1 + hfe . --------------------- ) . hoe-1 Re + Rs + hie resulta: Re Ro = hoe-1 . (1 + hfe . --------------------- ) Re + Rs + hie (II.58.) Re + (Rs + hie )
V y como Ro = -----I
pudindose observar que la presencia del resistor Re sin puentear produce tambin un aumento en la resistencia de salida respecto a la configuracin emisor comn. II.7.1. - Circuito Amplificador Divisor de Fase - Ejemplo: En el circuito indicado en la figura II.29. se presenta otra aplicacin prctica en donde a partir de la configuracin amplificadora recin estudiada y con el agregado de un segundo terminal de salida en el emisor se dispone de un dispositivo tal que a partir de una nica fuente de excitacin, es capaz de entregar dos seales de salida con fase opuesta entre s y con la posibilidad de ser iguales en magnitud, circuito este ltimo que recibe la denominacin de Inversor de habla o de fase. Es de destacar que como veremos en el futuro puede surgir la necesidad de contar con dos seales iguales en magnitud y opuestas en fase para excitar a algn dispositivo electrnico como por ejemplo a aquellos denominados amplificadores simtricos. a) Estudio del comportamiento esttico: Observemos que al abrir todos los condensadores del circuito amplificador de la figura II.29 se tiene el circuito equivalente esttico ya estudiado de la figura I.25, en donde: 47 R2 VBT = Vcc . ------------- = 10 ------------- = 3,64 V; 82 + 47 R1 + R2 Entonces: y R1 . R2 82 . 47 . 103 RBT = -------------- = ------------------ = 29,88 KOhm R1 + R2 82 + 47
VBT - VBEu 3,64 - 0,7 ICQ = ----------------------- = ------------------- = 0,89 mA (3,3 + 0) . 103 RE + (RBT /hFE ) (RBT / hFE) = 29880/100 = 299 Ohm que solo es
Para esta corriente, del Manual se obtiene un hFE = 100 por lo que despreciable frente a RE = 3,3 KOhm. Entonces:
VCEQ = VCC - ICQ . (RC + RE )= 10 - 0,89 . (3,3 + 3,3) = 4,13 V
Ahora recurrimos nuevamente al Manual para la obtencin de los parmetros hbridos. El fabricante proporciona sus valores tpicos absolutos para IC = 1 mA - VCE = 3 V - f = 1 Khz. - TA = 25 C y tambin suministra las leyes de variacin de dichos parmetros con respecto a la corriente IC. Operando con ellos para nuestra ICQ = 0,89 mA se obtiene: hfe = 1 . 100 = 100 - hie = 1,1 . 3,5 . 103 = 3,85 KOhm hoe = 0,9 . 15,6 . 10-6 = 14 . 10-6 y ro = 71 KOhm.
82
y procedemos a llevar a cabo el circuito equivalente dinmico tal como se indica en la figura II.30. En ella, la salida por emisor se encuentra cargada por el resistor RE = 3,3 KOhm y dado el valor de ro , se verifica que Rd = RE. y en consecuencia Ri = hie + (1 + h fe) RE = 3,85 . 103 + (1 + 100) 3,3 . 103 = (3,85 + 333,3) .103 = 337,15 KOhm As, la resistencia de entrada al amplificador es: 29,88 . 337,15 . 103 RiA = Ri // RBT = ---------------------------- = 27,45 KOhm 29,88 + 337,15
con lo que Ris = RiA + Rs = 27,45 . 103 + 2,7 . 103 = 30,15 KOhm Voe (1 + hfe) . RE 333,3 Para dicha salida por emisor definimos una ganancia AVe = ------ = --------------------------- = ------------ = 0,99 [hie + (1 + hfe) . RE] 337,15 Vi mientras que para la salida por colector se tiene otra Voc - hfe . RC - 330 AVc = ------ = ---------------------------- = ------------ = - 0,98 [hie + (1 + hfe) . RE] 337,15 Vi 27,47 AVes = 0,99 . --------- = 0,9 30,15 (II.59.)
(II.60.)
RiA y refirindolas a la fuente ideal de excitacin:: AVs = AV . ------0,9 Ris
AVcs = -
Uno de los inconvenientes que presenta este circuito es que la resistencia de salida por colector resulta notoriamente distinta a la resistencia de salida por emisor, as mientras la primera se ajusta a la ecuacin (II.58) y por lo tanto resulta: 3,3 RE Ro = hoe-1 . (1 + hfe . --------------------- ) = 71 . 103 (1 + 100 ----------------------- ) = 2,44 MOhm 3,3 + 2,48 + 3,85 RE + Rs + hie la resistencia de salida por emisor es mucho menor y responde a la ecuacin (II.28) arrojando como resultado un valor igual a:
83

(Rs//RBT) hie 2,47 . 103 3,85 . 103 Ro = --------------- + ------------- = ---------------- + --------------- = 62,6 Ohm (1 + hfe ) (1 + 100) (1 + 100) (1 + hfe ) II.8.- AMPLIFICADOR SEGUIDOR BOOT STRAP - Ejemplo: Segn hemos visto las particulares caractersticas de cada una de las configuraciones amplificadoras de bajo nivel estudiadas hasta aqu, particularmente a travs de los ejemplos numricos y los problemas de aplicacin resueltos, pueden verse enmascaradas o modificadas por la presencia de las redes auxiliares de polarizacin del transistor. Las expresiones de las ecuaciones transferencia, resistencias de entrada y de salida tienen en cuenta dichas influencias. En los problemas de proyecto de etapas amplificadoras simples puede observarse como estos circuitos de polarizacin condicionan el desarrollo o solucin de los mismos. En el caso concreto de la configuracin colector comn, tal como la que se analiz en la figura II.12, por un lado en la salida del amplificador el componente de polarizacin y estabilizacin RE produce influencia sobre el valor de la resistencia de carga dinmica Rd y a travs de sta influye tanto sobre la ganancia AVA como en la resistencia de entrada Ri ya que: (1 + hfe) . Rd Ri = hie + (1 + h fe) Rd AV = -----------------------------Rd = RE // RL [hie + (1 + hfe) . Rd] Adems la condicin de seguidor impona que la etapa cumpliera con la relacin: (1 + hfe ) Rd >> hie
lo cual puede verse dificultado ya que al intervenir en el equivalente paralelo Rd , la resistencia RE puede llegar a entorpecer el cumplimiento de dicha condicin. Por otro lado, el circuito de polarizacin de la base del transistor a travs de su equivalente RBT pone en evidencia su influencia cuando se evala la resistencia de entrada del amplificador: RiA = RBT // [hie + (1 + hfe ) Rd ] y los requisitos de estabilizacin (que pueden llegar a requerir un cierto valor mximo de RBT ) pueden apantallar la caracterstica de etapa separadora inherente a su alto valor de resistencia de entrada. Pero no solo eso, esta influencia a su vez puede llegar a anular la caracterstica seguidora, ya que si bien AV puede llegar a hacerse prxima a la unidad, al evaluarse la ganancia de tensin del sistema, la misma puede caer notoriamente, debido al divisor: RiA AVs = AV . ------Ris Se comprende entonces que al considerarse las redes de polarizacin las mismas no solo pueden llegar a comprometer un alto valor de Resistencia de Entrada sino que tampoco es posible conseguir una Transferencia de Tensiones del tipo Seguidora. En algunas aplicaciones de muy bajo nivel, en donde es posible sacrificar requerimientos de estabilizacin y con la finalidad de hacer prevalecer un comportamiento dinmico tan cercano como sea posible al de una etapa seguidora pueden emplearse componentes y hasta configuraciones que no respeten las recomendaciones emanadas para un adecuado comportamiento esttico. Otras veces en donde a la par de la caracterstica de alta resistencia de entrada se necesita buena estabilizacin, es frecuente la utilizacin de otra configuracin, tambin seguidora pero en donde se mejora la calidad estabilizadora del circuito de polarizacin. Dicho circuito, denominado BOOT STRAP se representa en la figura II.31. De dicho circuito analizaremos en primer trmino las condiciones de polarizacin y estabilizacin. Para tal fin llevamos a cabo un circuito equivalente esttico resultado de abrir todos los capacitores fsicos del circuito y posteriormente aplicar el Teorema de Thevenin entre el Nodo (3) y (T) a lo largo de la malla constituida por Vcc, R1 y R2 . El circuito resultante se ha representado en la figura II.32 y el generador y resistencia de Thevenin se calculan seguidamente: 120 R2 V3T = Vcc . ------------- = 15 ------------- = 10,8 V; y R1 . R2 120 . 47 . 103 R3T = -------------- = ------------------ =33,8 KOhm
84

R1 + R2 120 + 47 R1 + R2 120 + 47
. A partir del nuevo circuito equivalente, por similitud de la malla de entrada o (II) con los circuitos ya estudiados se puede establecer que la corriente de reposo resultar: 10,8 - 0,7 VBT - VBEu ICQ = ------------------------------- = ------------------------- = 2,05 mA (4,7 + 0,22) . 103 RE + [(R3T +R3 )/hFE ] con hFE del Manual: 200 para IC = 2 mA
La tensin de reposo se obtiene analizando la malla de salida o (I): VCEQ = Vcc - ICQ . RE = 15 - 2 . 4,7 = 5,6 V Con la corriente de reposo verificada y con idea de realizar seguidamente el estudio dinmico del circuito, recurrimos al Manual para obtener los parmetros hbridos: hfe = 200 ; hie = 3,7 Kohm ; hoe = 17 . 10-6 (A/V) as 1 ro = -------- = 58,8 KOhm hoe
con lo que el modelo dinmico para bajo nivel se indica en la figura II.33.
En esta configuracin, como en todo circuito seguidor de emisor, los bornes de entrada o de excitacin en donde se conecta la fuente de seal con su respectiva resistencia interna (Vs , Rs ) es el de la base (b) y tierra (t) pudindose observar que para las seales, el colector (c) se halla vinculado con tierra (t), mientras que la carga RL se encuentra conectada entre los terminales de emisor (e) y tierra (t); es decir que los terminales superiores de base (b) y emisor (e) conforman respectivamente, los terminales de entrada y de salida del amplificador. Entre dichos terminales de entrada y salida se encuentra conectado el resistor R3 tal como se ilustra en la figura II.34. en la que el cuadripolo representa al resto del circuito amplificador colector comn con sus correspondientes corrientes y tensiones de entrada y salida. En este esquema equivalente puede desarrollarse el Teorema de Miller que en trminos generales expresa la manera en que se refleja sobre la entrada y la salida del amplificador una impedancia cualquiera conectada entre la entrada y la salida del mismo, tal como la R3 . Si aqu Ii circulara enteramente a travs de R3 la misma puede determinarse haciendo: Vi - Vo
85

R3 = -------------Ii En nuestro caso al tratarse de un amplificador colector comn su resistencia de entrada es normalmente mucho mayor a R3 por lo que con cierto error puede suponerse que toda la Ii circula por R3 . Adems en dicha configuracin Vo = AV . Vi con AV aproximadamente igual a la unidad, con lo que: Vi ( 1 - AV ) R3 = ------------------Ii
En el esquema estudiado, tal como se han planteado las cosas, el cociente (Vi / Ii ) representa la forma en que la resistencia R3 se refleja sobre los terminales de entrada del amplificador y que llamaremos R3i . En nuestro caso: R3 R3i = ---------------( 1 - AV ) (II.61.) y analogamente, R3 reflejada sobre la salida resulta: R3 R3o = ----------------[ 1 - (1/AV )] (II.62.)
y si como se ha dicho AV posee un valor prximo a la unidad, ambas resistencias reflejadas resultan de valor tendiente a infinito con lo que ya las caractersticas intrnsecas del colector comn dejan de ser apantalladas por la presencia de la red de polarizacin de base del transistor. Hagamos el anlisis del circuito de la figura II.33.. En l definimos como resistencia dinmica de carga al paralelo: Rd = R3T // RE // RL = 33,8 K // 4,7 K // 1 K = 0,8 KOhm Entonces en la entrada: R3 Ib = I . -----------R3 + hie mientras que, en la salida: Vo = (I + hfe . Ib ) . Rd y la tensin de entrada Vi = Vo + I (R3 // hie )
luego reemplazando Ib y determinando los pertinentes cocientes se obtiene: R3 Rd [1 + hfe . ------------] hie + R3 AV = -----------------------------------------------(II.64.) R3 hie . R3
(II.63.)
Ri
hie . R3 = ------------ + Rd hie + R3
R3 [1 + hfe ------------] hie + R3
86

------------ + Rd [1 + hfe ------------] hie + R3 hie + R3 reemplazando los valores numricos se obtiene: 10 800 [1 + 200 . ------------] 3,7 + 10 AV = ------------------------------------------------- = 0,98 KOhm 10 3,7 . 104 ------------ + 800 [1 + 200 ------------] 3,7 + 10 3,7 + 10
3,7 . 104 10 Ri = ------------ + 800 [1 + 200 -----------] = 120,3 3,7 + 10 3,7 + 10
mientras que por Miller, la carga de R3 a la entrada y a la salida sera: 104 R3i = ----------------- = 500 KOhm ( 1 - 0,98 ) y R3o 104 = ------------------- = 490 KOhm [ 1 - (1/0,98 )]
que como puede comprobarse, casi no cargan sobre dichos circuitos.
87
III - Transistores Unipolares - Polarizacin y Bajo Nivel
CAPITULO III - Transistores Unipolares - Polarizacin y Bajo Nivel

III.1. - INTRODUCCION: En el presente Captulo continuaremos estudiando amplificadores constituidos por una sola etapa en donde ahora el elemento activo ser un Transistor Efecto de Campo (TEC o bien FET), y para tal fin aprovecharemos los conceptos ya adquiridos con los transistores bipolares, motivo por el cual resulta oportuno establecer en este punto de partida, las principales diferencias entre este componente activo y el transistor bipolar ya estudiado. En primer trmino diremos que los transistores efecto de campo basan su funcionamiento en el establecimiento y control de una corriente formada nicamente por portadores mayoritarios, a diferencia de los transistores bipolares en donde la corriente que se controla es sostenida por electrones y huecos motivo por el cual a los primeros se los denomina como Transistores Unipolares. A los bipolares se los suele reconocer simplemente como transistores debido al hecho de que su caracterstica de amplificacin se basa en el efecto de Transresistencia que tiene lugar entre la baja resistencia base-emisor y la alta resistencia base-colector a lo largo de una corriente constante (IC = IE ). En el caso de los Unipolares, la denominacin de Efecto de Campo proviene del hecho de que la accin de gobierno o modulacin de potencia elctrica inherente a la amplificacin tiene lugar en base al establecimiento y gobierno de un campo elctrico desarrollado entre cargas elctricas fijas en el interior del dispositivo. Otros nombres usuales de los transistores unipolares se derivan de sus mtodos de fabricacin o bien de su caracterstica particular de funcionamiento: de Unin o Juntura (JFET), de Compuerta Aislada (IGFET), Metal-Oxido-Semiconductor (MOSFET), de Canal Permanente, de Canal Inducido, de Vaciamiento, de Refuerzo o de Vaciamiento/Refuerzo. A su vez todos ellos pueden ser del tipo Canal N o de Canal P. Para identificarlos circuitalmente suele utilizarse una simbologa apropiada, tal como a ttulo de ejemplo se ilustra en la figura III.1 para los Transistores Efecto de Campo de Juntura,. en sus variantes Canal N y Canal P. En Dicha figura las letras colocadas en los terminales corresponden a la identificacin de los regiones de semiconductor en donde se encuentran conectados los mismos y que reciben los nombres de: D - Drenaje, Drenador o Sumidero; S Fuente; G - Compuerta o Puerta y B - Sustrato. La resistencia de entrada que presentan los FETs, por ejemplo los JFETs, para una configuracin fuente comn (anloga al emisor comn) como veremos, corresponde a una juntura polarizada en inversa a diferencia de la resistencia base-emisor (rbe ) que corresponde a una juntura polarizada en directo. Por tal motivo los JFETs tienen resistencia de entrada mucho mayor que la de un transistor bipolar para igual configuracin. En el caso de los MOSFETs la resistencia de entrada equivalente corresponde a la aislacin de un pequeo capacitor de muy alta calidad (prdidas despreciables) formado por el "sandwich" METAL-OXIDO-SEMICONDUCTOR. A partir de esta caracterstica se deriva la principal gran deferencia entre los transistores unipolares y los bipolares: " Los Transistores Efecto de Campo presentan una muy elevada resistencia de entrada", del orden varios cientos de KOhm hasta el MOhm en el caso de los de Juntura y de varios MOhms en el caso de los de Compuerta Aislada, en comparacin con los KOhms o a lo sumo decenas de KOhms que presentan los bipolares. Como consecuencia de esta principal diferencia se deduce otra caracterstica distintiva de este nuevo tipo de componentes activos en comparacin con el bipolar y es que, mientras a los transistores bipolares se los controla por corriente (IB ), en los unipolares, precisamente dada su gran resistencia de entrada, no existe tal corriente de control sino que a estos ltimos se los maneja por medio de una tensin (VGS ).
121
III - Transistores Unipolares - Polarizacin y Bajo Nivel Visto desde la salida, este nuevo dispositivo posee una caracterstica similar a la de un transistor bipolar, es decir que se lo puede considerar como una fuente de corriente de relativamente alta resistencia interna, tan alta como la de los bipolares (105 106 Ohms), aunque con la ventaja de una mayor constancia debido a que en ellos no tiene lugar el efecto Hall. En cuanto a la influencia de la temperatura en la operacin, a diferencia de los bipolares, en cierto rango de funcionamiento, los transistores unipolares presentan un coeficiente trmico negativo en su corriente de salida. Desde el punto de vista tecnolgico si bien se ven afectados por una apreciable dispersin de fabricacin, similar o superior tal vez, a la de los bipolares, en el caso de los FETs, se presenta la ventaja de que para su integracin requieren un menor volumen en la pastilla, pudindose lograr una mayor densidad de integracin, hacindolos especialmente recomendados en los circuitos integrados de gran escala de integracin (LSI). La principal desventaja que presentan los transistores unipolares respecto a los bipolares es su relativamente bajo producto ganancia por ancho de banda, es decir que a consecuencia de su baja transconductancia, a igual ancho de banda que un amplificador bipolar, los unipolares presentan una menor ganancia.
III.2.- INTERPRETACIN PRINCIPIO DE FUNCIONAMIENTO DEL JFET: El objetivo de este apartado es realizar una breve revisin de las caractersticas de funcionamiento de los JFETs, tendiente a reconocer las principales condiciones que deben respetarse para lograr su funcionamiento como amplificador con un comportamiento lo mas lineal posible, tal como se hiciera en su momento con el transistor bipolar.
Una grosera pero a la vez simple interpretacin de su constitucin fsica y su mecanismo de funcionamiento se presenta en la figura III.2. Se trata de una barra semiconductora realizada en este caso (canal N) en material 122
III - Transistores Unipolares - Polarizacin y Bajo Nivel semiconductor del tipo N, levemente impurificado (es decir dopado con limitada cantidad de impurezas donoras). En ambos extremos de dicha barra, por medio de una intensificacin del dopado y posterior soldadura se han agregado los terminales metlicos correspondientes a las regiones de Fuente (S) y Drenaje (D). En ambas caras laterales de la citada barra, por algn procedimiento de difusin o aleacin se realizan dos zonas de reducido espesor, fuertemente impurificadas con impurezas aceptadoras, vale decir de semiconductor tipo P con alta concentracin de huecos o lagunas. A la barra resultante de material N entre ambas zonas P, se la denomina Canal N. De ambas zonas de material tipo P se toma el terminal de Compuerta (G). Tal como se explicara en el inicio del primer Captulo, el solo hecho de poner en contacto dos materiales de polaridad opuesta, produce a ambos lados de la juntura metalrgica, un reacomodamiento de cargas elctricas mviles (electrones y huecos) que arroja como resultado una zona de transicin en donde tales portadores desaparecen y quedan nicamente tomos ionizados con carga de polaridad positiva en el canal N y polaridad negativa en las zonas de compuerta P. Debido a la distinta concentracin de impurezas en el material P y en el N, dicha zona de transicin, tal como se ha marcado en la figura III.2., penetra mucho mas adentro de la regin N que en la regin P+. Si originalmente la barra N presentaba una dada resistencia entre la fuente (S) y el drenaje (D), ahora, debido al hecho de realizar el canal entre ambas zonas de compuerta (G), dicha resistencia se ha incrementado como consecuencia de haberse vaciado de portadores mayoritarios (electrones) las zonas de transicin. Debido a tal reacomodamiento de cargas aparece el potencial de contacto o barrera de potencial Vu y se crea la barrera de energa que impide que otros portadores mayoritarios pasen del lado N al P y viceversa. Tal como se describa en el primer Captulo, dicha barrera puede ampliarse o disminuirse aplicando una tensin de polarizacin externa entre los terminales de compuerta (G) y fuente (S) VGS tal que polarice inversa o directamente a la juntura P-N. En la figura III.3. se realiza una representacin esquemtica de este fenmeno supuesto que se pudieran identificar los diferentes anchos de la zona de transicin para cada valor de dicha tensin de polarizacin. Es posible aceptar que incrementando la polarizacin inversa de la juntura Compuerta-Canal, para una dada tensin de polarizacin inversa ambas zonas de transicin lleguen a rozarse tangencialmente a lo largo del canal, en cuyo caso se interpreta que se ha "vaciado" totalmente el canal de portadores mayoritarios producindose el mayor valor posible de resistencia del canal.. A dicha tensin de polarizacin inversa se la denomina TENSIN DE BLOQUEO DEL CANAL (Vp ), debindose notar que para un JFET de Canal N, dicho valor resulta negativo. Nuevamente en trminos esquemticos, la figura III.4. representa una conexin tpica de nuestro JFET de canal N reconocida como configuracin Fuente Comn similar al emisor comn que se ha estudiado para los bipolares. Puede observarse que ahora, adems de la polarizacin externa en el circuito de compuerta-fuente, se hace interactuar tambin un circuito de polarizacin externo entre los terminales de Drenaje y Fuente, tal que en nuestro caso hace positivo al D respecto de la S. En dicho circuito, la presencia del resistor RD tiene como objetivo adecuar el valor de la diferencia de potencial VDS , mientras que RG se agrega al solo efecto de no cortocircuitar el circuito de entrada del FET para las seales ya que mientras la juntura compuerta-canal permanezca polarizada en inversa no habr corriente a travs de ella (IG = 0).
123
La distribucin de carga espacial en la zona de transicin es ahora ms compleja, ya que la tensin de polarizacin inversa de la juntura compuerta-canal depende no solo de la tensin VGS sino que con ella ahora interacta la tensin VDS resultando que tal polarizacin inversa es mayor a medida que recorriendo el canal desde S hasta D nos alejemos del terminal de fuente. Esta caracterstica explica el formato que adopta la zona de transicin tal como se ha marcado sobre la cara frontal de la barra semiconductora en dicha figura III.4. A continuacin pasaremos a estudiar algunos casos particulares de polarizacin en donde tienen lugar efectos notables y trascendentes que reflejaremos grficamente en las figuras III.5. y III.6. suponiendo que al operar con el circuito de polarizacin antes descripto resultara posible visualizar sobre la cara frontal de la barra semiconductora el formato que para cada caso adopta la zona de transicin dentro del canal del semiconductor N: Figura III.5.a.): Se supone disponer una muy pequea polarizacin VDS >0 de modo de establecer una Apenas apreciable corriente en el canal entre S y D (ID ), de valor del orden de los nA. Esto se hace as para poder suponer que la pequea VDS necesaria no influye apreciablemente en la estructura y distribucin de cargas asociadas a la polarizacin inversa compuerta-canal. En estas condiciones incrementamos la polarizacin negativa de la compuerta respecto de fuente (VGS ) hasta que las zonas de vaciamiento de cada lado llegan a ser tangentes entre si, cosa que se comprueba ya que si a partir de all luego incrementamos VDS , la corriente Id permanece invariable en aquel pequeo valor dispuesto al principio de la experiencia. Se observa que el canal se ha vaciado totalmente, es decir que el canal se ha ESTRANGULADO y al no existir portadores en l se impide el incremento en la corriente a travs del mismo. Por definicin a la tensin VGS que produce dicha condicin se la denomina TENSIN DE BLOQUEO DE CANAL (Vp ). Alcanzada dicha situacin si incrementamos el potencial VDS la corriente ID no se incrementa ya que en el canal no han quedado portadores capaces de establecer dicho incremento.
124
Figura III.5.b.): Se representa una situacin genrica en la que VDS > 0, ID > 0 y VGS < Vp destacndose que la polarizacin inversa de la juntura compuerta-canal para cada punto del eje longitudinal del canal (eje x) depende tanto de la tensin VGS como de la tensin entre ese punto considerado y la fuente, como producto de la corriente del canal (ID) por la resistencia del canal entre dichos puntos y que hemos llamado VCSx. En la figura se ha tomado un punto cualquiera "x" marcndose las diferencias de potencial VCSx y VGCx . As, planteando la segunda ley de Kirchoff en dicho esquema circuital resulta: VGS - VGCx - VCSx = 0 con lo que la polarizacin inversa compuerta-canal en dicho punto es: VGCx = VGS - VCSx
Bajo estas condiciones puede observarse que modificando VDS , al variar la forma de penetracin de las zonas vaciadas del canal se modifica la resistencia del mismo, por lo que suele describirse a esta forma de trabajo como de RESISTENCIA CONTROLADA POR TENSIN. En ambas figuras recin descriptas se han marcado las lneas de Campo Elctrico (E) que se establece entre las cargas fijas de la zona de transicin (tomos ionizados positivamente en el canal N y tomos ionizados negativamente en la compuerta P) y que da origen a la denominacin del dispositivo. Figura III.6.: Se representa aqu una nueva condicin de trabajo, que corresponde a la situacin en que por accin simultnea de VDS y VGS las zonas de transicin se disponen en forma tangencial pero ahora en un solo
125
III - Transistores Unipolares - Polarizacin y Bajo Nivel punto del canal, dado el formato de las mismas (punto T). De acuerdo con el anlisis precedente: VGCT = VGS - VCST Pero cuando esto ocurre, la polarizacin inversa debe ser: VGCT = Vp y dada la proximidad del punto T con la zona de intensificacin N+ del terminal de Drenaje que permite admitir: VCST = VDS , todo ello nos permite inferir que alcanzado el estrangulamiento o bloqueo del canal en un punto se debe cumplir que: VDS = VGS - Vp (III.1.)
A partir de esta situacin si se contina aumentando la tensin VDS la corriente ID no se incrementa apreciablemente debido a que se ha alcanzado la saturacin o bloqueo del canal, es decir que no se dispone de portadores suficientes para permitir efectivizar tal aumento. Aumentando VDS por encima del valor de la condicin establecida por la ecuacin (III.1.) lo nico que ocurre es que se incrementa la movilidad de los portadores mayoritarios en el canal pero no el nmero de ellos. Es justamente en esta condicin de funcionamiento, es decir con: VDS > [( VGS - Vp ) > 0 ] (III.2.)
como se trabaja con el JFET como amplificador, ya que como veremos en esta forma puede proveer amplificacin con una transferencia lo mas parecida a la transferencia lineal.. Las distintas condiciones de funcionamiento del JFET (para canal N) se pueden describir matemticamente mediante un conjunto de ecuaciones que son solo vlidas en una regin de operacin y que, en trminos de valores totales se describen seguidamente: 1) iG = 0 para todo vGS < + 0,5 Volt (polarizacin no directa de la juntura G-canal) 2) iD = 0 si (vGS - Vp ) < 0 (o sea vGS < Vp - con Vp negativo para los JFETs de Canal N) 3) iD = K .[ 2 (vGS - Vp ) . vDS - vDS2 ] para todo VDS < [( VGS - Vp ) > 0 ] (III.3.) (III.4.) (III.5.)
que corresponde a la ZONA DE RESISTENCIA CONTROLADA POR TENSIN. 4) iD = K . (vGS - Vp )2 para todo LINEAL. Notar que en esta zona ID es constante independientemente de cuanto vare vDS . La situacin esquematizada en la figura III.5.b.) y descripta por la ecuacin (III.5.) expresa que en dicha regin la funcin iD = f (vDS ) se encuentra compuesta por una parte lineal y otra del tipo parablica o cuadrtica que se resta a la primera, es decir que grficamente dicha funcin puede interpretarse tal como se muestra en la figura III.7. La composicin de ambas partes adopta la forma tpica de las curvas de drenador o de salida del JFET en la configuracin fuente comn tal como la proporcionan sus fabricantes para un entorno de variacin desde vDS = 0 hasta vDS = (vGS - VP), es decir para la zona de resistencia controlada por tensin Pero la misma figura III.7. muestra que a partir del valor vDS = (vGS - VP) al alcanzarse la condicin de canal bloqueado en un punto, a medida que vDS crece la corriente se mantiene constante, en un valor descripto por la ecuacin (III.6.) y grficamente representada por una recta horizontal, tratndose ahora de la zona de trabajo como amplificador lineal. En esta ltima ecuacin, si adems se impone la condicin de un vGS = 0, la corriente de drenaje para tensin compuerta-fuente nula resultar: IDSS 126 VDS > [( VGS - Vp ) > 0 ] o (III.6.)
ZONA DE CANAL ESTRANGULADO
ZONA DE TRABAJO COMO AMPLIFICADOR
III - Transistores Unipolares - Polarizacin y Bajo Nivel IDSS = K . (-VP )2 y por lo tanto K = -------VP2 (III.7.)
luego, la ecuacin (III.6.) tambin puede describirse como:
para todo VDS > [( VGS - Vp ) > 0 ] se tiene (III.8.)
IDSS iD = ------- . (vGS - Vp )2 VP2
vGS o bien iD = IDSS . ( 1 - ------ )2 VP
que es la condicin como debe hacerse funcionar al transistor para que opere como amplificador lineal. En la prctica la constitucin fsica del JFET no es tan simple como la analizada debido a la imposibilidad de realizar la implantacin de las dos zonas P+ de compuerta en ambos lados del bloque semiconductor. Su constitucin fsica vista en una seccin transversal suele ser la indicada en la figura III.8. En realidad para ganar mayor superficie, dicha seccin transversal se prolonga en una mayor longitud tal como se indica en la misma figura cuando se muestra al bloque semiconductor como estructura de tres dimensiones. Se puede observar que las expresiones (III.5.) y (III.6.) dependen del valor que adopte la tensin vGS por lo que haciendo variar dicho parmetro, en lugar de una sola curva como se obtuvo en la figura III.7. se obtendr una familia de curvas tal como la que se representa en la figura III.9. En dicha figura se representa una familia tpica de curvas de salida del JFET y se observa en la misma que en la zona de tensiones VDS tales que en conjunto con VGS hacen alcanzar la tensin de ruptura por avalancha de la juntura compuerta - canal se produce una escapada de la corriente de salida (ID ), efecto este siempre destructivo y que por lo tanto no debe ocurrir en una operacin normal del JFET. Por su parte en la figura III.10. se representa una caracterstica de transferencia del JFET para la condicin de canal bloqueado en un punto, Dicha condicin de funcionamiento se halla indicada sobre las caractersticas de salida por medio de la funcin tipo parablica dibujada en lnea de trazos. Tal lnea marca el lmite impuesto por la condicin: 127
III - Transistores Unipolares - Polarizacin y Bajo Nivel VDS > [( VGS - Vp ) > 0 ] en consecuencia entre dicha lnea punteada y la zona de ruptura o avalancha de compuerta se desarrolla la ZONA TIL de trabajo del JFET COMO AMPLIFICADOR LINEAL, zona esta a su vez limitada por el eje de ID = 0 (o ZONA DE CORTE) y para este tipo de FET por la zona de corriente mxima establecida por la corriente IDSS .
Si bien todo lo precedentemente descripto se refiere a un JFET de canal N, el principio de funcionamiento y las caractersticas tpicas para un canal P son totalmente anlogas . En este caso el sustrato base del semiconductor ser del tipo N+ lo mismo que las regiones de compuerta, mientras que el canal se desarrollar en una regin semiconductora impurificada levemente del tipo P. En consecuencia, con los sentidos de referencia adoptados, para un JFET de canal P la tensin de bloqueo de canal resultar un valor positivo y la corriente ID ser una magnitud negativa y en lo relativo a la simbologa, el canal P se identificar con el sentido inverso en la flechita dibujada sobre el terminal de compuerta. III.3.- REVISIN DEL PRINCIPIO DE FUNCIONAMIENTO DE LOS MOSFETs: Como ya se mencionara anteriormente, este tipo de FETs se puede dividir a su vez en dos grandes grupos, aquellos denominados de Canal Permanente y los otros reconocidos como de Canal Inducido. La constitucin fsica de este tipo de dispositivos es naturalmente muy diferente a los JFETs recin analizados. Particularmente en los MOSFETs de Canal Permanente (uno del tipo N por ejemplo) el mismo se encuentra realizado sobre una pastilla o sustrato del tipo P, en el que se realiza una difusin N de carcter superficial en una de las caras de dicha pastilla, que genera un canal de tales caractersticas. En los extremos de la citada pastilla (y de la citada difusin) y por medio de sendas difusiones mucho ms profundas y ms contaminadas se realizan regiones N+ sobre las que se llevan a cabo las conexiones metlicas de los terminales de drenaje (D) y fuente (S). Sobre el canal superficial ya mencionado se realiza la deposicin de una delgada capa de dioxido de silicio y sobre esta ltima se dispone una nueva capa metlica realizada en aluminio, en donde se toma el terminal correspondiente a la compuerta (G). En la cara opuesta del sustrato se ejecuta una nueva metalizacin sobre la que se conecta el terminal de sustrato (B) (o bien G2 ). En la figura III.11. se representa dicha disposicin fsica y adems se indica la distribucin de la zona de transicin resultante de la desaparicin de portadores mayoritarios en la juntura PN en equilibrio, zona en la cual nicamente restan los tomos fijos cargados. Si aplicamos una polaridad negativa a la compuerta G1 , cuya capa metlica se comporta como una placa de un capacitor de placas paralelas, formado por el Si O2 como dielctrico entre la anterior y el semiconductor tipo N, se llevar a cabo un reacomodamiento de cargas elctricas producindose una acumulacin de cargas positivas en el canal superficial N
128

a consecuencia de un vaciamiento de los portadores mayoritarios en el canal N o sea electrones, aumentando as la resistencia del canal y disminuyendo uniformemente el ancho efectivo del mismo. Si aumentamos la VG (negativamente para un canal N) llegar un cierto valor, que volvemos a llamar "tensin de bloqueo de canal" (VP ), para la cual el canal desaparece totalmente y no puede establecerse una corriente entre S y D; el transistor se encuentra en funcionamiento a canal bloqueado o al corte. Una polaridad positiva aplicada a la compuerta producir un efecto contrario al relatado, es decir reforzar la cantidad de portadores mayoritarios del canal disminuyendo la resistencia de dicho canal entre S y D. Si se aplica una polaridad positiva al terminal de D por efecto de que dicha tensin interactua en la polarizacin de la juntura canal-sustrato, se estar reforzando la zona de transicin en la regin cercana a la zona neutra de drenaje, es decir dicha polarizacin ser ms intensa en la regin cercana al terminal de D, producindose una distribucin no uniforme de cargas fijas, con mayor densidad de ellas en la zona cercana a D, tal como se aprecia en la figura III.12.
Es posible admitir entonces que mediante una combinacin de valores de las tensiones vGS y vDS puede lograrse el estrechamiento del canal en un punto, tal como ocurra en el JFET. Logrado el bloqueo del canal en un punto y establecida la corriente entre S y D, a partir de all si se continua aumentando vDS la corriente permanece constante ya que se repite el efecto estudiado para los JFETs, es decir no puede aumentar debido a la falta de portadores en el canal, lo nico que logra dicho aumento es incrementar la velocidad con que los portadores mayoritarios en el canal N (electrones) pasan del canal a la regin N+ de drenaje. El campo elctrico que ejerce la accin de gobierno de la corriente iD es resultante de la acumulacin de cargas fijas generadas en este transistor por dos efectos simultneos: el de la zona de transicin de una juntura PN canal-sustrato polarizada en forma inversa y el de un condensador cargado. Dado que su principio de funcionamiento es tan similar al de los JFETs, las ecuaciones fsico matemticas que describen el funcionamiento de estos dispositivos son totalmente coincidentes con las de los JFETs, con la sola excepcin que ahora, la tensin de polarizacin de compuerta puede ser tanto negativa (Modo de Trabajo: de VACIAMIENTO) como positiva (modalidad: DE REFUERZO) mientras que la corriente de compuerta resulta nula (en realidad del orden de los nA) dado que la aislacin del capacitor MOS es excelente. Debido a la reducida dimensin o espesor de la capa de Si O2 , dado el efecto de ruptura dielctrica, existe una limitacin en el valor de la tensin vDS que rara vez puede superar los 20 o 25 v. Las curvas caractersticas de salida (en configuracin fuente comn y las correspondientes de transferencia para canal estrangulado se presentan en las figuras III.13. y III.14. En cuanto a los MOSFETs de canal inducido (tipo N) simplemente diremos que se trata de una estructura similar a la detallada para los de canal permanente, solo que en este caso no se efecta la difusin de material N en la superficie del sustrato entre las regiones N+ de S y D. As, si graficamos la concentracin de portadores mayoritarios en funcin de la
129

profundidad en el sustrato (x) para una situacin de equilibrio trmico, se tendrn las funciones indicadas en la figura III.15. con lnea de trazos. Si mas tarde se aplica una pequea polaridad positiva (vGS > 0) a la compuerta, por efecto de la carga del capacitor MOS se produce un aumento de la concentracin de portadores minoritarios en la zona superficial del sustrato,
as como una disminucin de la concentracin de los mayoritarios, tal como se indica en la misma figura III.15 pero ahora con trazo continuo. Incrementando luego la tensin de polarizacin positiva de compuerta, la concentracin superficial de portadores que originalmente eran minoritarios pasan a superar a los valores de los originalmente mayoritarios logrndose la llamada INVERSIN DEL TIPO DE SEMICONDUCTOR, tal como se indica en el grfico de la figura III.16., hecho este que se produce desde la superficie de la pastilla, hasta una profundidad x1 . Si un potencial positivo interactua en drenaje, el mismo tiende a vaciar de portadores la zona del canal inducido cercana al drenaje, pudindose lograr el bloqueo del canal en forma similar a lo ya descripto, en un punto. En estos dispositivos sin polarizacin positiva (canal N) sobre el terminal de compuerta, la corriente de drenaje o corriente en el canal resulta nula ya que tal canal no existe o bien que la cantidad de portadores existentes es despreciable. Como su
130
denominacin lo indica, para que pueda establecerse dicha corriente se deben inducir portadores en el canal, vale decir que se debe formar el canal. Llamaremos VT a la tensin necesaria aplicada a la compuerta, tal que permita el establecimiento de la corriente iD (tendra un significado similar a la tensin de umbral o de arranque de una juntura PN). As, las ecuaciones que representan aproximadamente dichos mecanismos son: 1) iG = 0 2) iD = 0 (III.9.) para todo vGS < VT (para Canal N VT es un valor positivo) para todo VDS < [( VGS - VT ) > 0 ] (III.10.) (III.11.)
3) iD = B . [ 2 (vGS - VT ) . vDS - vDS2 ]
que corresponde a la ZONA DE RESISTENCIA CONTROLADA POR TENSIN. 4) iD = B . (vGS - VT )2 para todo VDS > [( VGS - VT ) > 0 ] (III.12.)
ZONA DE CANAL ESTRANGULADO o ZONA DE TRABAJO COMO AMPLIFICADOR LINEAL. Notar que en esta zona ID es constante independientemente de cuanto vare vDS . Al igual que la constante K de las anteriores ecuaciones, B depende de la resistividad del semiconductor base, de las concentraciones de impurezas de las difusiones y de las dimensiones en que se establece el canal. Mientras en los JFETs y en los MOSFETs que son capaces de funcionar en modo de vaciamiento la constante K queda definida por los parmetros IDSS y VP , dado que en los MOSFETs de canal inducido iD = 0 para vGS = 0 ya no tiene sentido la definicin de IDSS , la constante B solo puede definirse prcticamente por medicin de algn punto caracterstico de trabajo. Atento a tales condiciones de funcionamiento los MOSFETs de canal inducido presentan las curvas caractersticas de salida y de transferencia que se representa en las figuras III.17. y III.18. III.4.- LIMITACIONES EN LA TRANSCONDUCTANCIA DE LOS JFETs: Segn qued expresado, la principal desventaja de los FETs frente a los transistores bipolares era que presentaban una menor conductancia de transferencia gm. A fin de establecer una rpida comparacin de valores tpicos, consideraremos por un lado a un transistor bipolar trabajando en un punto de reposo de 5 V - 10 mA., para el cual, como es ya conocido gm = 40 . ICQ , o sea gm = 400 mA/V.
131

Por otro lado consideraremos el caso de un FET capaz de trabajar en vaciamiento, cuyas caractersticas son las de un IDSS = 10 mA y VP = -3 V, tal que operando a canal estrangulado posee una VGSQ = 0 V y por lo tanto IDQ = IDSS = 10 mA. Partiendo de su definicin:: d iD gm = --------d vGS y recordando que segn (III.8): vGS iD = IDSS . ( 1 - ------- )2 VP
luego, efectuando la operacin derivada: finalmente introduciendo la misma (III.8):
IDSS vGS gm = (-2 . ---------) . ( 1 - ---------) VP VP IDQ IDSS gm = (-2 . ---------) . ( ---------)1/2 IDSS VP
(III.13.)
(III.13'.)
por lo tanto, para el mismo punto de reposo del bipolar:
10-2 gm = (-2 . -------- ) = 6,66 mA/V -3
pudindose constatar la gran diferencia entre la transconductancia de uno y otro transistor, an como en este caso, para la misma corriente de reposo. III.5.- CIRCUITOS DE POLARIZACIN: Consideraremos un circuito elemental de polarizacin de un FET en modo de vaciamiento, idntico al presentado en la figura III.4. en oportunidad en que se reviera su principio de funcionamiento. En este circuito se conoce que sus componentes poseen los siguientes datos: RG = 1 MOhm RD = 3,3 KOhm VGG = 2 V VDD = 12 V - mientras que del JFET se conocen: BVDSS = 20 V
VP = -3 V
IDSS = 12 mA
IGSS = 10 nA
Se observa en el circuito que las nicas fuentes de alimentacin existentes no son variables en el tiempo por lo que las corrientes y tensiones que se desarrollarn en el mismo sern "estticas" y para su anlisis les asignamos los sentidos de referencia indicados en el mismo diagrama circuital.
132
En primer lugar, la verificacin de la proximidad de la zona de trabajo con la ruptura del diodo compuerta - canal, arroja como resultado la siguiente relacin: 12 VDD ---------- = ------ = 0,6 20 BVDSS que se considera aceptable an si hubiera llegado hasta un 75 % de BVDSS , al igual como ocurra para los transistores bipolares (carga resistiva pura). En segundo trmino, para la malla de entrada o G - S, se puede plantear la siguiente ecuacin: -VGG - IG . RG - VGS = 0 Dado que la nica corriente en G es como mximo, la especificada como IGSS , es decir de slo 10 nA, y atento a que la cada que origina en RG resulta ser: IG . RG = 10-8 . 106 = 0,01 V y por lo tanto totalmente despreciable frente a la VGG = 1,5 V, la ecuacin de la malla de entrada se reduce a: - VGG - VGS = 0 o sea: VGS = - VGG (III.14.) y en nuestro caso VGS = -2 V
Luego, incorporando las condiciones de funcionamiento que impone el propio JFET, la corriente de drenaje suponiendo el canal estrangulado, se podr determinar mediante la ecuacin (III.8.), es decir: 2 vGS IDQ = IDSS . ( 1 - ------- )2 = 12 . 10-3 . ( 1 - --------- )2 = 1,33 mA 3 VP Luego de la malla de salida, a partir de la ecuacin de malla, se podr calcular la tensin de reposo: VDSQ = VDD - IDQ . RD = 12 - 1,33 . 10-3 . 3,3 . 103 = 7,6 V Toda vez que hemos utilizado la ecuacin (III.8.), que proporciona la corriente de salida nicamente para la condicin de canal bloqueado, procedemos inmediatamente a verificar si tiene lugar dicha condicin de funcionamiento, es decir: VDS > [( VGS - Vp ) > 0 ] mientras que en nuestro caso: VGS - Vp = -2 - (- 3) = 1 V VDSQ = 7,6 V y por ello y por lo tanto > > 0
(VGS - Vp )
133

Puede constatarse el cumplimiento de la condicin de canal bloqueado, deducindose as la consistencia del procedimiento de clculo utilizado. Si se hubiera considerado un JFET de canal P se deberan haber cambiado las polaridades de las fuentes de alimentacin, tal como se observa en la figura III.20. y los resultados de VDSQ e IDQ hubieran arrojado valores negativos, aunque numricamente idnticos si los componentes del circuito y las caractersticas del JFET fuesen las mismas. El circuito propuesto, como se pudo verificar, polariza satisfactoriamente pero presenta el inconveniente de utilizar dos fuentes de alimentacin, en este caso de diferente valor y de polaridad opuesta lo que lo hace poco prctico. La posibilidad de utilizar solo una fuente de alimentacin que sea compartida por las mallas de entrada y salida, inicialmente se presenta en el circuito de la figura III.21.: Para este circuito en la malla de entrada se tendr VRG = 0 ; ya que se podr considerar IGSS = 0, cosa que verificaremos mas tarde. Entonces la ecuacin de esta malla resultar ahora:
VGSQ + IDQ . R = 0
o sea
VGSQ = - IDQ . R
(III.15.)
ecuacin esta ltima que es comnmente llamada de AUTO POLARIZACIN ya que es la misma corriente de reposo IDQ la que polariza la compuerta G respecto del terminal de fuente S. Por ejemplo, si en el circuito se tiene VDD = 15 V y RD = 1 KOhm y se dispone de un MOSFET de canal permanente N, con las siguientes caractersticas: IDSS = 10 mA ; VP = -4 V calcularemos los restantes componentes del circuito de modo que se opere con una corriente de reposo IDQ = 5 mA, es decir en modo de vaciamiento. Para tal fin y con el objeto de introducir la caracterstica del MOSFET consideramos aplicar la ecuacin (III.8.) despejando de ella la tensin VGS IDQ VGSQ = VP . [ 1 - ( -------- )1/2 ] (III.16.) IDSS reemplazando los valores numricos se tendr: 5 VGSQ = -4 . [ 1 - ( ------- )1/2 ] = -1,2 V 10 Luego, a partir de la ecuacin (III.15.), la resistencia de autopolarizacin resulta:
134

VGSQ -1,2 R = ----------- = ------------------ = 0,24 . 103 Ohm -5 . 10-3 -IDQ Seleccionamos el valor comercial ms cercano, es decir: R = 220 Ohm. Y como en todo proyecto es preciso realizar ahora la correspondiente verificacin, cosa que hacemos operando con el par de ecuaciones (III.15.) y (III.16) y llevando a cabo un cuadro de valores tal como se muestra en la figura III.22. Del anlisis de la ltima columna de dicho cuadro de valores se concluye que la solucin resulta: luego de la malla de salida: y dado que: IDQ = 5,14 mA VGSQ = -1,13 V
VDSQ = VDD - IDQ . (RD + R ) = 15 - 5,14 . 10-3 . (1 + 0,22) . 103 = 8,73 V VGSQ - VP = -1,13 - (-4) = 2,87 V
mayor que cero y bastante inferior a la VDSQ verificada, la operacin por tanto se realiza a canal estrangulado y el procedimiento empleado es el apropiado. Si bien la solucin propuesta es vlida para polarizar en modo de vaciamiento, para el modo de refuerzo la autopolarizacin tal cual fue presentada no resultara eficaz, ya que no podra proporcionar un VGS > 0. Con lo visto hasta el presente esta modalidad de trabajo solo podra conseguirse con el circuito de las dos fuentes de alimentacin invirtiendo la polaridad de la pila (VGG ). Antes de buscar otra solucin que utilice una nica fuente para la polarizacin en modo de refuerzo, trataremos la forma de incorporar al anlisis a la Dispersin de Fabricacin, que como ya se ha dicho, en estos componentes es tan importante como la c considerada para los bipolares. Se adelant ya que en los FETs de vaciamiento por ejemplo, la dispersin se manifiesta en que para una misma serie de fabricacin de un mismo tipo de FET estos se presentan con diferentes valores de tensin de bloqueo de canal y con distintos valores de corriente IDSS . Es decir que tales parmetros se ubican dentro de una gama de variacin comprendida entre: VPmax e IDSSmin IDSSmax VPmin Lo precedente indica que en la prctica no existe "una curva" de transferencia (a canal estrangulado) vlida para un nmero "n" de transistores unipolares sino que se tendr una "franja de transferencia", tal como la representada en la figura III.23. En los MOSFETs de canal inducido la dispersin de fabricacin puede detectarse a travs del rango de variacin de la tensin de umbral VT , lo que se traduce igualmente en que a los mismos se les puede adjudicar una franja de transferencia, similar a la representada en la figura pero trasladada sobre el eje de vGS , sobre la porcin de valores positivos. El siguiente anlisis es entonces igualmente vlido para cualquier tipo de FET. En la misma figura III.23. tambin se ha representado la ecuacin de la malla de entrada para el circuito que polariza en base a la utilizacin de dos fuentes de alimentacin (figura III.19.) y que arroja como resultado una recta vertical trazada por el valor vGS = VGG . De acuerdo con los conceptos adquiridos para el caso de los transistores bipolares, la polarizacin del FET surge como solucin simultnea de la caracterstica de transferencia del mismo y de la ecuacin de la malla de entrada o G-S. En el caso que estudiamos resultar de la interseccin de la recta antes hallada con la franja de transferencia debido a la dispersin.
135

calcularemos los restantes componentes del circuito de modo que se opere con una corriente de reposo IDQ = 5 mA, es decir en modo de vaciamiento. Para tal fin y con el objeto de introducir la caracterstica del MOSFET consideramos aplicar la ecuacin (III.8.) despejando de ella la tensin VGS IDQ VGSQ = VP . [ 1 - ( -------- )1/2 ] (III.16.) IDSS reemplazando los valores numricos se tendr: 5 VGSQ = -4 . [ 1 - ( ------- )1/2 ] = -1,2 V 10 Luego, a partir de la ecuacin (III.15.), la resistencia de autopolarizacin resulta: -1,2 VGSQ R = ----------- = ------------------ = 0,24 . 103 Ohm -5 . 10-3 -IDQ Seleccionamos el valor comercial ms cercano, es decir: R = 220 Ohm. Y como en todo proyecto es preciso realizar ahora la correspondiente verificacin, cos Se verifica que el resultado podr ubicarse entre un valor IDQMAX y otro IDQmin , es decir que habr una indeterminacin IDQ . Dicha indeterminacin es tan importante como la oportunamente estudiada para el caso de los bipolares y podr producir similares efectos negativos, tal como los observados en aquella oportunidad (distorsin de la seal). Si mas tarde consideramos la misma caracterstica pero ahora correspondiente al circuito de autopolarizacin representado en la figura III.24. , para el mismo la ecuacin de su malla de entrada result ser la expresin III.15. que seguidamente se reproduce: VGSQ = - IDQ . R y que representada grficamente en la figura III.24. arroja como resultado una nueva recta, que pasa ahora por el orgen de coordenadas (VGS = 0 ; ID = 0 ) y posee una pendiente negativa e inversamente proporcional a R, tal como la identificada Recta de Polarizacin (1) en dicha figura. Para una situacin genrica, tal como la considerada, se observa que el solo hecho de disponer una inclinacin de la Recta de Polarizacin (en este caso recta de autopolarizacin) produce que el circuito presente una menor indeterminacin en el valor de IDQ (IDQ1 ) frente a la misma dispersin de fabricacin del FET en comparacin a la que se daba en la figura III.23.
136
Quiere decir que otra recta de polarizacin del tipo de la que en la misma figura III.24. hemos llamada Recta de Polarizacin (2), es decir mas acostada respecto a la (1) (que implica una mayor resistencia de autopolarizacin R), presenta una ventaja an superior, ya que como all se observa, el correspondiente IDQ3 es todava menor. El inconveniente de esta ltima recta (2) es que nos obligara a trabajar con una reducida corriente IDQ que puede resultar inconveniente para el caso que nos ocupa. Si bien las dispersiones relativas en ambos casos analizados no presentan significativa diferencia, lo interesante es que el principio de disminucin del IDQ puede ser aprovechado y extendido, introduciendo una modificacin en la malla de polarizacin de entrada, de modo de que simultneamente esta disminucin del IDQ no signifique una reduccin en el valor absoluto de IDQ . Frente al mismo transistor disperso ya estudiado y tal como se observa en la figura III.25 dicha solucin se presenta al considerar el caso de una Recta de Polarizacin sealada con (3) con la que, puede constatarse, con el mismo nivel de IDQ se consigue el menor IDQ3 Matemticamente ya que la ecuacin correspondiente a dicha nueva Recta de Polarizacin (3) responde a la forma:. VGS = VGG - ID . R (III.17.)
la malla de entrada que la satisface vuelve a contener una adicional fuente de alimentacin VGG con una polaridad tal que para el caso de los canales N haga positiva a la compuerta G respecto de su fuente S, tal como se indica en el circuito de la figura III.26. La solucin prctica como respuesta a la necesidad de utilizar solo una fuente de alimentacin, surge de considerar a la rama compuesta por VGG y RG como el equivalente Thevenin de un circuito divisor resistivo de tensin conectado entre la misma fuente VDD y el terminal de compuerta G, es decir de una topologa totalmente idntica a la ya ampliamente estudiada para los circuitos con transistores bipolares, tal como se observa en el circuito de la figura III.27.
137

En dicho circuito, lo dicho precedentemente puede verificarse fcilmente, aplicando el Teorema de Thevenin entre los terminales de compuerta G y tierra T, a lo largo de la malla integrada por la fuente VDD y los resistores R1 y R2 , ya que se obtendra:
R2 VGT = VGG . ------------R1 + R2
(III.18.)
R1 . R2 RGT = -------------R1 + R2
(III.19.)
con lo que la nueva ecuacin de la malla de entrada del circuito equivalente al de la figura III.27. o ecuacin de autopolarizacin resulta equivalente a la propuesta (III.17), es decir: VGS = VGT - ID . R (III.17'.)
Por otra parte, esta misma ecuacin indica que el circuito se encuentra capacitado para polarizar tanto a un canal N como a un canal P (adaptando la polaridad de la fuente de alimentacin VDD ) y para ambos casos ya sea en modo de vaciamiento [VGT < ( ID . R ) y por lo tanto VGS < 0 ] o bien en modo de refuerzo [VGT > ( ID . R ) y por lo tanto VGS > 0 ] con solo ajustar los valores de los componentes y as obtener la IDQ requerida. Todava ms, con el mismo circuito puede imponerse un VGS superior a una tensin de arranque VT de un eventual MOSFET de canal inducido por lo que el mismo circuito puede utilizarse para cualquier tipo de FET. III.6.- VERIFICACIN DE UN CIRCUITO AMPLIFICADOR UNIPOLAR CON SEALES FUERTES: A modo de ejemplo consideremos un circuito amplificador como el de la figura III.27. en donde sus componentes responden a las siguientes caractersticas: VDD = 20 V ; R = 8,2 KOhm ; R1 = R2 = 1 MOhm ; RD = 2,7 KOhm ; Tamb = 70 C
Transistor Unipolar (T.U.) tipo 2N3967 del que por medicin se conocen: VP = -2 V e IDSS = 6 mA. (Notar que se trata de un efecto de campo de canal N tal que por efectos de la dispersin en el manual se proporcionan los valores: VPmin = -2 y , VPMAX = -5 V as como los valores extremos: IDSSmin =2,5 mA e IDSSMAX = 10 mA). En primer lugar verificaremos si el valor de la tensin de la fuente de alimentacin es adecuado a la regin normal de trabajo, lo suficientemente alejado de la ruptura de la juntura Compuerta-Canal. Para tal fin del Manual extraemos que VDSmax = 30 V y ya que en las peores condiciones, cuando el transistor opere al corte, toda la tensin de dicha fuente (VDD ) caer entre D - S, se verifica que:
138
VDD 20 ---------- = --------- = 0,66 30 VDSmax resultando por consecuencia una condicin aceptable ya que para el tipo de carga resistiva pura incluye un adecuado factor de seguridad. Seguidamente pasamos a realizar la verificacin de la polarizacin y en tal sentido a partir del circuito original y por aplicacin del Teorema de Thevenin pasamos a un circuito equivalente idntico al de la figura III.26. en donde los parmetros equivalentes se obtienen por aplicacin de las ecuaciones (III.18. y (III.19.): 1 R2 . ------------- = 20 . ------------ = 10 V 1 + 1 R1 + R2 R1 . R2 1 . 106 = -------------- = -------------- = 500 KOhm R1 + R2 1 + 1
VGT = VGG
RGT
En el nuevo circuito equivalente, la ecuacin de la malla de entrada esta descripta por la ecuacin (III.17'.), es decir: VGS = VGT - ID . R = 10 - ID . 8,2 . 103 (III.17")
mientras que la caracterstica de transferencia a canal estrangulado descripta por la ecuacin (III.16.) en nuestro caso es: ID ID VGS = VP . [ 1 - ( -------- )1/2 ] = (-2) . [ 1 - (---------)1/2 ] 0,006 IDSS (III.16')
con lo que adoptando el mtodo de resolucin por interpolaciones sucesivas y operando con las ecuaciones (III.17".) y (III.16'.)se puede confeccionar el cuadro de valores que se presenta en la figura III.28. De dicho cuadro surge que el juego de valores VGS e ID que simultneamente satisface a ambas ecuaciones y que por lo tanto sern las componentes de reposo buscadas (VGSQ e IDQ ) resultan: VGSQ = -1,05 V e IDQ = 1,35 mA
Para esta corriente de reposo, a partir de la ecuacin de la malla de salida se podr determinar la tensin drenajefuente (VDS ) de reposo:
139

VDSQ = VDD - IDQ . ( R + RD ) = 20 - 1,35 . 10-3 . ( 8,2 + 2,7 ) . 103 = 5,3 V Con este valor de VDSQ = 5,3 V y con el objeto de comprobar si el procedimiento matemtico de clculo es apropiado, procedemos a verificar si el FET se encuentra operando a canal estrangulado de modo de validar la ecuacin (III.16.) empleada para su resolucin: a) para que el FET se halle fuera de la zona de corte (VGS - VP ) > 0 y en nuestro caso la situacin es: es decir, dentro de la zona activa. VGS - VP = -1,05 - (-2) = 0,95 V
b) para que el FET se encuentre polarizado con el canal estrangulado VDS > (VGS - VP) , mientras que en nuestro problema efectivamente se halla en dicha situacin, ya que: VDSQ = 5,3 V y ( VGSQ - VP ) = 0,95 V
concluyndose entonces que el procedimiento empleado es correcto y por lo tanto el punto de operacin esttico es: IDQ = 1,35 mA VDSQ = 5,3 V VGSQ = -1,05 V
La potencia disipada por el FET ser mxima cuando la seal se anule (Clase A), en cuyo caso: Pdm = VDSQ . IDQ = 5,3 . 1,35 . 10-3 = 7,15 mW mientras que, a partir del manual se extrae que para una temperatura ambiente de 25 C (o debajo) el transistor permite disipar hasta 300 mW y de acuerdo a la informacin grfica, sta disminuye a razn de 2,4 mW/C hasta anularse para 150 C de temperatura ambiente. De todo ello deducimos que: Tjmax = 150 C 1 ja = ------- = 0,416 C/mW 2,4
con lo que para la temperatura ambiente suministrada como dato, el FET puede disipar hasta: 150 - 70 Tjmax - Tamb Pdmax = -------------------- = ------------------ = 192 mW 0,416 ja verificndose que como en toda etapa de bajo nivel se registran condiciones de trabajo en que Pdm < Pdmax . Para condiciones dinmicas de funcionamiento determinaremos la excursin simtrica mxima que puede obtenerse en la etapa. Consideramos que el FET se halla cargado con una Resistencia de Carga Dinmica que en este circuito es solo RD por lo que hacia el corte, la excursin mxima posible resulta: Vdsmax = IDQ . RD = 1,35 . 10-3 . 2,7 . 103 = 3,65 V Para que dicha excursin mxima pueda ser simtrica, el punto de mxima excursin hacia la zona de resistencia controlada por tensin (punto que llamamos M) y cuyas coordenadas son: vDSM = VDSQ - Vdsmax =5,3 - 3,65 = 1,65 V iDM = 2 IDQ = 2,70 mA
debe hallarse dentro de la zona activa y lineal del FET, por lo que procedemos a verificar la condicin de canal bloqueado para dicho punto de mxima excursin: 2,70 iDM vGSM = VP . [ 1 - ( -------- )1/2 ] = (-2) . [ 1 - (---------)1/2 ] = - 0,66 V 6 IDSS vGSM - VP = -0,66 - (-2) = 1,34 V
140

y como vDSM > (vGSM - VP ) se determina que la excursin mxima se encuentra limitada por el corte, es de 3,65 V y se trata de un punto de reposo que es casi un punto que permite la mxima excursin simtrica (diferencia entre 1,65 V y 1,34 V). III.7.- EJEMPLO DE APLICACION CON UN MOSFET DE CANAL INDUCIDO: Sea el circuito amplificador de la figura III.29. que emplea un MOS de tcnica Vertical (VMOS), de potencia, de canal N inducido, identificado por su fabricante INTERSIL como VN66AF:
En dicho circuito los componentes conocidos son: VDD = 45 V ; R1 = 560 KOhm ; R2 = 120 KOhm ; RD = 220 Ohm ; Rs = 5 KOhm ; RL = 200 Ohm
y se desea que el transistor opere bajo una corriente de reposo de 120 mA. La temperatura de trabajo es Tamb = 25 C. III.7.1.- Clculo de la Resistencia de Autopolarizacin: Es evidente que para imponer la corriente IDQ = 120 mA se debe terminar el proyecto del circuito hallando el valor correspondiente a la resistencia de autopolarizacin R. Para tal fin, en primer lugar buscamos el ciruito equivalente de C.C., luego de aplicado el Teorema de Thevenin entre los nodos de Compuerta (G) y Tierra (T) sobre el circuito divisor de tensin conformado por V , R1 y R2 , tal como se presenta en la figura III.30., en donde: R2 120 VGT = VDD . -------------- = 45 . --------------- = 7,94 V 560 + 120 R1 + R2 En la malla de entrada de este ltimo circuito se tiene: VGS = VGT - ID . R que debe satisfacerse para la corriente pedida, es decir: y R1 . R2 560 . 120 RGT = --------------- = ---------------- = 99 KOhm R1 + R2 560 + 120
VGSQ = 7,94 - 120 . 10-3 . R
(III.18.)
Por otra parte, de la fsica de los MOSFET de canal Inducido se vi que:
141

ID = B . (VGS - VT )2 vale decir que ID VGS = VT + ( ------- )1/2 B (III.19.)
Asimismo, del manual se obtienen los siguientes datos correspondiente a este MOSFET: BVDSS (Ruptura D - S )mnima = 60 V y para un punto de funcionamiento tipico con VDS = 25 V ; VGS = 10 V se obtiene una ID (on)min = 1 A
mientras que la tensin compuerta-fuente de umbral, denominada en el manual como VGSth (GATE - THERESHOLD VOLTAGE) y que en nuestra nomenclatura hemos llamado VT , obtenida para una VDS = VGS (a canal estrangulado) e ID = 1 mA (ID > 0) se especifica en sus valores mnimo VTmn = 0,8 V y tpico VTtip = 1,7 V. Con este conjunto de datos es posible determinar la constante B incluida en las ecuaciones de la fsica del MOSFET de canal inducido, es decir: 1 ID (on) B = ----------------- = ---------------- = 14,5 mA/V (10 - 1,7)2 (VGS - VT )2 ID VGS = 1,7 + ( ---------- )1/2 0,0145 con lo que la ecuacin (III.19.) resulta: 0,120 VGSQ = 1,7 + ( ----------)1/2 = 4,58 V 0,0145 por lo que elegimos R = 27 Ohm
y para nuestra corriente IDQ se tiene 7,94 - 4,58 R = -------------------- = 28 Ohm 0,12
Luego, a partir de la (III.18.) se tiene III.7.2.- Verificacin de la polarizacin:
De la malla de salida del circuito equivalente esttico de la figura III.30. se plantea: VDSQ = VDD - IDQ . ( RD + R ) = 45 - 120 . 10-3 . ( 0,22 + 0,027 ) . 103 = 15,34 V por lo que dada la forma operativa requerida es preciso ahora realizar algunas verificaciones, tales como: a) Proteccin por operacin en zona de ruptura: VDD 45 ------------ = ------------ = 0,75 60 BVDSmin b) Operacin a canal estrangulado: Se determin precedentemente que para una IDQ = 120 mA se debe polarizar de modo que VGSQ = 4,58 V y dado que VT = 1,7 V, para que el canal permanezca estrangulado se debe verificar que: VDSQ > [ ( VGSQ - VT ) > 0 ] c) Corriente de Compuerta despreciable: Hasta ahora siempre hemos considerado que en los FETs la IG = 0. Ello es factible si la cada de potencial en la RG o bien RGT debida al valor tpico de IGSS (mximo IG posible), resulte despreciable frente al VGSQ del circuito analizado. En nuestro caso, a partir del Manual obtenemos la especificacin IGSS = 0,01 medidos para VGS = 10 V ; VDS = 0 y temperatura ambiente 25 C. Y dado el RGT calculado, surge: IGSS . RGT = 10--8 . 99 . 103 = 1 mV que resulta totalmente despreciable frente al valor VGSQ cosa que en nuestro caso se cumple, ya que: 15,34 > [ ( 4,58 - 1,7) > 0 ] que resulta un factor de seguridad aceptable.
142

d) Disipacin de Potencia: Pdm. = IDQ . VDSQ = 0,12 . 15,34 = 1,84 W Para disipar dicha potencia elctrica, a la temperatura ambiente de trabajo de 25 C y para no sobrepasar la Tjmax = 150 C que especifica el fabricante, se requiere una resistencia trmica juntura-ambiente de hasta: Tjmax - Tamb 150 - 25 ja = -------------------- = ------------------ = 67,9 C/W 1,84 Pdm y dado que el encapsulado TO-202 al aire libre presenta una resistencia trmica entre la juntura y el ambiente de 104 C/W, se deduce la necesidad de agregar un disipador de modo que considerando jc = 10,4 C/W su resistencia trmica sea inferior a da = 50 C/W en modo de permitir una cd = 7,5 C/W. III.7.3.- Verificacin de las condiciones dinmicas de funcionamiento: a) Excursin simtrica mxima: La resistencia de carga dinmica para este circuito es: 220 . 200 Rd = RD // RL = ---------------- = 105 Ohm 220 + 200 IDQ . Rd = 0,12 . 105 = 12,6 V para que dicha excursin sea simtrica el punto de excursin lmite hacia la zona de resistencia controlada por tensin, que llamamos punto M, definido por las coordenadas: IDM = 2 . IDQ = 240 mA VDSM = VDSQ - IDQ . Rd = 15,34 - 12,6 = 2,74 V
en consecuencia la mxima excursin hacia el corte resulta:
debe pertenecer a la zona activa y lineal, por lo que procedemos a verificar el funcionamiento del MOSFET en dicho punto M: 0,24 IDM VGSM = VT + ( -------- )1/2 = 1,7 + ( ---------- )1/2 = 6,17 V B 0,0145 VGSM - VT = 6,17 - 1,7 = 4,5 V comprobndose que no se cumple la condicin VDSM > (VGSM - VT ) , vale decir que la excursin queda limitada por la regin de resistencia controlada por tensin, en un valor que por interpolacin se encuentra muy cercano a 109 mA en trminos de corriente y 11,44 V en trminos de tensin ya que recalculando: 0,218 IDM VGSM - VT = ( -------- )1/2 = (-----------)1/2 = 3,87 V B 0,0145 VDSM = VDSQ - IDQ . Rd = 15,34 - 11,44 = 3,9 V b) Potencia de salida y rendimiento: La potencia de seal de salida se obtiene haciendo: Vdsmax . Idmax 11,44 . 0,109 Ps = ---------------------- = -------------------- = 0,623 W 2 2 mientras que la potencia consumida por el circuito amplificador y entregada por la fuente de alimentacin es: Pcc = VDD . IDQ = 45 . 0,12 = 5,4 W
143

con lo que el rendimiento de conversin de potencia es: Ps 0,623 = . 100 = . 100 = 11,54 % Pcc 5,4 constituyendo ste un valor tpico de los amplificadores de clase A. III.8.- MODELOS DE BAJO NIVEL PARA EL TRANSISTOR UNIPOLAR EN BAJAS FRECUENCIAS: Si bien, tal como se vio en la revisin de sus caractersticas, el transistor efecto de campo desarrolla un comportamiento netamente alineal, cuando se halla convenientemente polarizando, operando a canal estrangulado y simultneamente es excitado con una pequea seal, con cierto error generalmente bien tolerado, el mismo puede ser considerado como un cuadripolo lineal. El orden de aproximacin que se consigue con este mtodo de estudio es el mismo con el que se oper en el caso de los transistores bipolares. Para describir el comportamiento de bajo nivel de este dispositivo (visto desde sus pares de terminales de entrada y salida) suelen tomarse en bajas frecuencias ( 1 Khz. como en los bipolares), a las dos tensiones presentes en los terminales de dicho cuadripolo como variables independientes, con lo que es posible plantear el siguiente sistema de ecuaciones: (III.20.) iG = 0 iD = f (vGS ; vDS ) (III.21.)
Mientras la ecuacin (III.20.) describe al dispositivo desde el punto de vista de la entrada (dada su alta resistencia de entrada el valor total de corriente de compuerta siempre resulta despreciable), la ecuacin (III.21.) lo representa en lo que hace a su comportamiento en la salida. El objetivo siguiente es encontrar la funcin capaz de expresar a dicho comportamiento. Con esa finalidad y recordando los conceptos matemticos ya aplicados, del diferencial o incremental total, la funcin que describe a la ecuacin (III.21.) puede ser desarrollada como: iD iD iD = -------- . vGS + --------- . vDS vDS vGS
(III.22.)
Dadas las hiptesis de operacin lineal impuestas, la funcin buscada resulta ser de primer orden por lo que sus primeras derivadas parciales incluidas en la ecuacin (III.22.) resultan unas constantes con dimensiones de admitancia, as interpretando a las variaciones de los valores totales como componentes dinmicas, el mismo sistema de ecuaciones puede describirse como: (III.20'.) ig = 0 en donde: id iD gm = -------- = -------vgs vGS id = gm . vgs + gd . vds (III.23.) y (III.21".) (III.24.)
iD id gd = --------- = -------vDS vds
La ecuacin (III.23.) representa a la transconductancia del FET, ya analizada anteriormente cuando se lo comparaba con el transistor bipolar, y la ecuacin (III.24.) tiene en cuenta a la resistencia de salida de este dispositivo. Ambos parmetros generalmente son especificados por los fabricantes ms all que la transconductancia tambin pueda ser evaluada conocidos los parmetros fsicos del FET, tal como lo indican las ecuaciones (III.13.) y (III.13'.). El modelo circuital correspondiente al juego de ecuaciones (III.20'.) y (III.21'.) se representa en la figura III.31.. Por otra parte, existe otro modelo que puede utilizarse para representar al FET operando en bajo nivel y el mismo es la resultante simplemente de aplicar el Teorema de Thevenin sobre la salida del circuito equivalente de la figura III.31. de cuya aplicacin se deduce: 1 y R (Thevenin) = rd = ------vds (Thevenin) = - gm . vgs . rd (III.25.) gd
144
Por definicin, el Factor de Amplificacin es: vds = - --------vgs = gm . rd luego, la tensin de Thevenin ser: vds (Thevenin) = - . vgs y el modelo circuital equivalente se indica en la figura III.32. para id = 0
por lo que a partir de la ecuacin (III.25.):
(III.26.)
III.9. - ESTUDIO DE UNA CONFIGURACIN DRENAJE COMN (SEGUIDOR DE FUENTE): Un circuito tpico que responde a esta configuracin se representa en la figura III.33., cuyo comportamiento en C.C. fue ya estudiado, por lo que ahora procedemos a realizar el anlisis de bajo nivel. Con Rd = (R // RL ) el circuito equivalente dinmico resulta ser el indicado en la figura III.34. En este circuito se tiene: Vi - Vgs - Vo = 0 por lo que Vgs = Vi - Vo y en consecuencia: gm Vgs = gm Vi - gm Vo por lo que aplicando el principio de sustitucin, el circuito equivalente dinmico se transforma de acuerdo a lo indicado en la figura III.35. Sobre dicho circuito procedemos a determinar las transferencias y los parmetros resistencia de entrada y salida:
145
RiA = RG 1 Ro = ( ------ ) // rd gm
Ris = RiA + Rs y como:
Ris = Rs + RG resulta:
(III.27.) (III.28.)
1 ( ------ ) << rd gm y
1 Ro = ------gm
1 RoA = Ro // R = ( ----- ) // R gm 1 Vi Vo AVA = ------- = gm . [( -----) // rd //Rd ] . -----gm Vi Vi Vo Vi Vo AVs = ------- = ------- . ------Vi Vs Vs
1 Ros = ( ----- ) // Rd gm por lo que gm . Rd AVA = ----------------------( 1 + gm . Rd )
(III.29.)
(III.30.)
por lo que
. RG AVs = AVA . --------------Rs + RG
(III.31.)
En la mayora de las aplicaciones de este circuito se busca la condicin de seguidor, o sea AVA = 1 por lo que es conveniente, dada la limitacin de gm, hacer R lo ms amplia posible. Sin embargo una R elevada dara origen a bajos valores de IDQ con la consecuente disminucin , entre otras de gm, lo que invalidara el procedimiento. Una de las posibles soluciones a estos inconvenientes sera utilizar el circuito de autopolarizacin VGS = VGT - ID . R , vale decir con el divisor R1 y R2 sobre el circuito de compuerta. Otras veces se prefiere subdividir el resistor R en una parte para la C.C. y en su totalidad para la seal, tal como se indica en el circuito de la figura III.36. Se observa en este circuito que para las componentes de C.C. se tendr: y se hace RA << RB para polarizar con una IDQ adecuada a la necesidad. VGS = - ID . RA
Desde el punto de vista de la seal, el circuito equivalente se representa en la figura III.37. y en l la corriente a travs de RG , que llamaremos Ii resulta ser: Vo Vi - Vo Ii = ---------------y dado que AVA = ------ = 1 resulta Ii = 0 Vi RG y por lo tanto no hay cada sobre RG con lo que se puede retirar del circuito tal como se indica en el circuito equivalente de la figura III.38. En este nuevo circuito determinamos: Vo Vo gm
146

AVs = ------- = ------- = -------------------------------------------------Vi gm +[1/(RA + RB )] + (1/RL ) + (1/rd ) Vs y dado que gm >> (1/rd ) , llamando ahora Rd = RL // (RA + RB ) , se tendr nuevamente:
gm . Rd AVs = ---------------------( 1 + gm . Rd)
(III.30'.) ;
1 Ro = ------gm
(III.31.)
RoA = Ro // (RA + RB )
(III.32.)
mientras que para la resistencia de entrada analizaremos el circuito indicado en la figura III.39. En dicho circuito la corriente de entrada Ii resulta: (Vi - V ) Ii = ---------------- y como RG es muy grande RG
RB V = Vo . --------------(RA + RB )
Vi . {1 - AVs.[RB /(RA + RB)]} y dado que Vo = AVs .Vi , reemplazando en la ecuacin de Ii : Ii = ----------------------------------RG 1 Vi Ri = ------- = RG . ------------------------------1 - AVs.[RB /(RA + RB)] Ii
y la resistencia de entrada ser: (III.33.) y Ris = Ri + Rs (III.34.)
III.10.- CONFIGURACIN COMPUERTA COMN:
147

El objetivo ahora es estudiar el comportamiento del circuito amplificador que se representa en la figura III.40. En l, desde el punto de vista de la C.C., aplicando el Teorema de Thevenin entre compuerta (G) y tierra (T) R2 VGT = VDD . ------------R1 + R2 y R1 . R2 RGT = -------------R1 + R2
con lo que el circuito equivalente de C.C. queda como se indica en la figura III.41. En la malla de entrada, despreciando la pequea cada en RGT se tendr: VGS = VGT - ID . R y de la malla exterior: VDS = VDD - ID . (RD + R)
vale decir que se obtienen ecuaciones formalmente idnticas a las ya estudiadas para las configuraciones de fuente comn y drenaje comn. En lo que respecta al comportamiento dinmico, utilizando el modelo circuital serie para reemplazar al FET, el circuito equivalente se representa en la figura III.42. Aqu, en la parte de salida se llamar Rd = RD // RL por lo que: Vgs - Ii . Rd - Ii . rd + . Vgs = 0 por lo que Ii . (Rd + rd) = (1 + ) . Vgs
luego la resistencia de entrada del FET en configuracin compuerta comn resultar: Vgs (Rd + rd ) Ri = ------ = ----------------(1 + ) Ii luego tambin: RiA = Ri // R y Ris = RiA + Rs (III.35.)
Mas tarde, si aplicamos el teorema de Thevenin hacia la izquierda de los bornes de fuente (S) y compuerta (G) de la figura III.42., se tendr: R Rs . R y Rs ' = -------------Vs ' = Vs . ---------------Rs + R Rs + R y el circuito equivalente resultante se representa en la figura III.43.
148
Vo En este ultimo circuito, anulando Vs' para as poder medir la resistencia de salida Ro = ------Io Vo - Io . rd + . Vgs + Vgs = 0 pero como: Vgs = - Io . Rs' o bien
se tendr:
Vo - Io . rd + ( + 1) . Vgs = 0 Vo - Io . rd - ( + 1) . Io . Rs' = 0
reemplazando en la ultima
La resistencia de salida ser entonces: Ro = rd + ( + 1) . Rs' (III.36.) y tambin: RoA = Ro // RD ; Ros = RoA // RL
Por ltimo, de acuerdo con la ecuacin (III.35.) y la interpretacin de R el circuito amplificador puede ser reemplazado por un circuito equivalente tal como el indicado en la figura III.44. en el cual puede ser analizada la amplificacin de tensin: Vo AvA = --------Vgs pero como Vo = - Ii . Rd y a su vez, en la entrada: Vgs Ii = ------Ri (III.37.)
reemplazando, la ganancia resulta ser: y para el sistema amplificador:
Rd Rd AvA = --------- = ( + 1) . --------------(Rd + rd ) Ri (III.38.)
RiA Avs = AvA . --------------(RiA + Rs ) III.11.- INFLUENCIA DE LA TEMPERATURA:
Tal como se adelantara en oportunidad de compararse a los FETS con los transistores bipolares, debido a que el principio de funcionamiento de estos componentes se basa en el control de la corriente soportada por solo un tipo de portadores; los mayoritarios del canal resulta que el coeficiente trmico de la corriente ID es negativo, es decir: I D --------- < 0 T con muy buena aproximacin se ha determinado que en la mayora de los FETs dicho coeficiente trmico resulta ser: I D --------- = -0,007 . ID T
149

Asimismo se ha determinado tambin que: VGS --------- = -2,2 mV/C T Esto determina que las curvas de transferencia en modo de vaciamiento para distintos valores de temperatura T1 < T2 < T3 , adoptan la forma indicada en la figura III.45. En dicha figura puede observarse que para un dado VGS1 se tiene: ID1 > ID2 > ID3 mientras que para otro valor VGS2 ocurre que: ID1 < ID2 < ID3 por lo que debe existir un dado VGS3 para el cual ID permanece constante
independientemente de las variaciones de la temperatura. Para hallar dicho valor VGS3 procedemos a relacionar ambos coeficientes trmicos y dado que un VGS y ID se hallan vinculados a travs de la transconductancia gm: VGS I D --------- = gm . ----------T T reemplazando los valores numricos: 0,007 . ID = gm . 2,2 . 10-3
entonces, incorporando las ecuaciones de ID y gm para la condicin de canal estrangulado: VGS IDSS VGS 0,007 . IDSS . (1 - --------- )2 = (-2) . --------- . (1 - --------- ) . 0,0022 Vp Vp Vp 0,007 . ( Vp - VGS ) = -0,0044 -VGS = -Vp - 0,63 (III.39.)
150

De lo precedente surge que si se deseara proyectar el circuito de polarizacin con la condicin de una IDQ independiente de las variaciones trmicas y en modo de vaciamiento, la tensin de polarizacin compuerta-fuente debe ser 630 mV inferior a la tensin de bloqueo del canal (la ecuacin III.39. se describe para un canal N). En cuanto a los coeficientes trmicos de los parmetros dinmicos de los FETs, dicha informacin deber recabarse de los respectivos manuales, no obstante ello y a ttulo informativo, en la figura III.46. se presentan las leyes de variacin tpicas de la transconductancia y la resistencia de salida de un FET. III.12.- EJEMPLO DE PROYECTO DE UN FUENTE COMN: Dado el circuito amplificador que se ilustra en la figura III.47., en donde parte de sus componentes en el mismo se indican, se requiere completar el clculo de sus componentes de modo que el mismo provea una ganancia de tensin referida a la fuente de excitacin (Avs ) no inferior a 10 veces y una excursin simtrica mnima de 4 V, condicionando su funcionamiento de modo de lograr la estabilizacin trmica del FET cuyos datos son: IDSS = 5 mA VP = -2 V rd > 500 KOhm BVDSS > 40 V y R2 = 1,5 Mohm
Adems en el circuito:
RL = Rs = 100 KOhm
R1 = 2,5 MOhm
III.12.1.- Condiciones de polarizacin para estabilizacin trmica: a) Para no incursionar en la zona de ruptura puede adoptarse la fuente de alimentacin de modo que: VDD < (0,75 . BVDSS ) = 0,75 . 40 = 30 V pero por proteccin, en principio adoptamos VDD = 24 V. b) Circuito de Autopolarizacin para coeficiente trmico nulo: Como el divisor resistivo de polarizacin de compuerta es conocido se puede determinar el circuito equivalente Thevenin entre compuerta y tierra: 1,5 R2 VGT = VDD . ------------- = 24 . ------------- = 9 V 1,5 + 2,5 R1 + R2 Para imponer el coeficiente trmico nulo: ` y para dicha condicin y R1 . R2 2,5 . 1,5 RGT = -------------- = -------------- = 0,937 MOhm R1 + R2 1,5 + 2,5
-VGSQ = -Vp - 0,63 = 2 - 0,63 = 1,37 V
0,63 0,63 IDQ = IDSS . (----------)2 = 5 . 10-3 . (---------)2 = 0,5 mA Vp 2 9 + 1,37 VGT - VGSQ R = ------------------ = --------------- = 20,74 KOhm 5 . 10-4 IDQ
en consecuencia la resistencia de autopolarizacin ser:
151
pudindose adoptar un componente comercial R = 18 KOhm. III.12.2.- Punto de reposo que permita la excursin simtrica mxima pedida: La frontera con la zona de resistencia controlada por tensin para una excursin hasta 2 IDQ es: 2. IDQ 1 VGSM - VP = ( ----------- )1/2 = 2 . (-------)1/2 = 0,89 V 5 IDSS entonces para separar el punto de reposo de dicha frontera de modo de permitir la excursin pedida: VDSQ = (VGSM - VP ) + Vdsmax = 0,89 + 4 = 4,89 V y de la malla esttica de salida: con lo que el RD mximo es: (RD . IDQ ) < (VDD - VDSQ - IDQ . R) = 24 - 5 - 5 . 10-4 . 18 . 103 = 10 V 10 RD < --------- = 20 KOhm 0,0005
Asimismo, para permitir la excursin simtrica pedida hacia el corte: IDQ . Rd > Vomax por lo tanto 4V Vomax Rd > ---------- = ----------- = 8 KOhm 0,0005 A IDQ
y dado que Rd = RD // RL con la RL dada como dato, surge un valor mnimo para RD : RD 8 . 103 . 105 > ---------------------- = 8,85 KOhm 105 - 8 . 103
Desde este punto de vista cualquier valor de RD comprendido entre los valores mnimo y mximo antes calculado satisface los requerimientos del dispositivo. Antes de seleccionarlo tendremos en cuenta la ganancia de tensin solicitada que como sabemos es directamente proporcional a la carga.
152

III.12.3.- Requisitos del comportamiento lineal de bajo nivel: En la figura III.48 se ha representado el circuito equivalente dinmico de bajo nivel en base a los parmetros gm y rd . En l llamaremos RL' al equivalente paralelo entre la resistencia de salida del FET (rd ) y la resistencia de carga RL. RL . rd 105 . 5 . 105 RL' = ------------- = --------------------- = 83 KOhm RL + rd 105 + 5 . 105 Por su parte, el parmetro gm se puede determinar haciendo: - 2 . IDSS (-2) . 5 . 10-3 gmo = ------------- = ---------------------- = 5 mA/V (-2) VP y IDQ 0,5 gm = gmo . ( --------)1/2 = 5 . 10-3 . ( ----- )1/2 = 1,58 mA/V IDSS 5 y redefiniendo Rd = RL' // RD
Del estudio del comportamiento de dicho circuito equivalente de bajo nivel se obtiene que: Vo Vo Vgs RGT Avs = -------- = ------- . ------- = - gm . Rd . -------------Vgs Vs RGT + Rs Vs en esta ltima: mnimo (III.40.)
RGT 0,937 -------------- = ----------------- = 0,9 , gm se calcul precedentemente y para Avs se pide un valor RGT + Rs 0,937 + 0,1
por lo que ello se podr cumplimentar con un cierto valor mnimo de Rd que procedemos a calcular: Avs -10 Rd > -------------- = ---------------------- = 7,027 KOhm - 0,9 . gm -0,9 . 1,58 . 10-3 y RD > 7,7 KOhm
determinndose entonces que el valor mnimo queda condicionado por la excursin simtrica mxima pedida. Debe seleccionarse entonces una resistencia: 8,85 KOhm < RD < 20 KOhm y uno posible es RD = 15 KOhm, sugirindose al lector realizar las verificaciones correspondientes.
153
IV - Multietapas de Bajo Nivel: Amplificador Diferencial y Fuentes de Corriente
CAPITULO IV-Multietapas de Bajo Nivel Amplificador Diferencial y Fuentes de Corriente

IV.1. - INTRODUCCION:
Como Multietapas denominamos a todos aquellos dispositivos amplificadores que se encuentran constituidos por ms de un elemento activo amplificador o etapa amplificadora, vale decir que en dichos amplificadores debe encontrarse necesariamente un acoplamiento entre transistores (tanto bipolares como unipolares o una combinacin de estos). A este nuevo tipo de dispositivos amplificadores se los suele clasificar de acuerdo al tipo de circuito de acoplamiento que utilicen en: Amplificadores de Corriente Continua por un lado, en Amplificadores que no amplifican la frecuencia cero y en aquellos que emplean el Optoacoplamiento. Dejando de lado a los que emplean optoacopladores, en el primer grupo recin definido se utilizan circuitos de acoplamiento directo (que acoplan C.C. y seal simultneamente), mientras que en los restantes, principalmente en bajo nivel y bajas frecuencias se utiliza el llamado acoplamiento a resistencia-capacidad (o acoplamiento a RC). El acoplamiento capacitivo entre etapas, que en lo precedente se ha utilizado y justificado ampliamente para conectar Cargas o Excitadores a la etapa amplificadora, si bien presenta la ventaja de permitir independizar las condiciones operativas de C.C. respecto al resto del circuito acoplado, presenta el inconveniente de una disminucin de la ganancia a medida que bajan las frecuencias de operacin debido a la limitacin prctica de lograr capacitores tan altos como para permitir el paso de la frecuencia cero. En un gran nmero de aplicaciones no reviste importancia la informacin que puede hallarse contenida entre la frecuencia cero y el lmite inferior de frecuencias a partir del cual el acoplamiento a RC puede ser efectivo, en tanto que el hecho de mantener independizadas a las componentes estticas de cada parte o etapa acoplada hace sumamente ventajosa la utilizacin de este tipo de configuraciones amplificadoras denominadas en general como Multietapas con Acoplamiento de Alterna. Desde el punto de vista de su estudio este tipo de dispositivos de acoplamiento de alterna resultan sumamente sencillos de analizar ya que solo bastar remarcar, respecto a lo visto en monoetapas, la importancia de haber definido a las Resistencias de Entrada y de Salida de la etapa amplificadora (RiA y RoA) que al analizar una etapa contigua se debern interpretar como resistencia equivalente de carga o de excitacin (RiA de la etapa siguiente se debe interpretar como RL de la anterior y RoA de la etapa precedente debe estudiarse como la Rs de la etapa posterior). El Mtodo de estudio es entonces analizar etapa por etapa tanto las condiciones de operacin estticas como dinmicas, lo cual significa respecto a lo ya visto solo un mayor volumen de trabajo. En cuanto a los amplificadores de continua puede anticiparse una muy importante desventaja respecto de los anteriores en cuanto a que cualquier desplazamiento de las componentes de reposo de una etapa previa (debido a una variacin trmica por ejemplo) es amplificado por las etapas posteriores a causa del mismo tipo de acoplamiento y puede llegarse a producir una operacin en el corte o en la saturacin en las etapas finales de la cadena. Tambin es muy importante la ventaja ya que un buen nmero de aplicaciones requiere que el amplificador procese linealmente a las componentes de C.C. De hecho todos los circuitos amplificadores integrados lineales son de acoplamiento directo, debido adems, a la dificultad tecnolgica de integrar valores apreciables de capacidad en volmenes de integracin adecuados. En este trabajo estudiaremos a ambos tipos de circuitos amplificadores multietapa, dedicndose con mayor nfasis al estudio de aquellos con acoplamiento directo, ya que constituyen la base de la electrnica analgica integrada de actualidad. Adems por su simplicidad, la otra variante de acoplamiento ser considerada a travs de algunos ejemplos tpicos. Consecuentes con ello y entrando ya a la categora de amplificadores multietapa de acoplamiento directo pueden detectarse ciertas conexiones o arreglos muy frecuentemente utilizados y que proporcionan desempeos bien definidos y particulares y es sobre la base de su comportamiento en que se hallan basados los circuitos lineales integrados; ellos son a veces denominados subcircuitos y un ejemplo claro lo constituyen el Amplificador Diferencial y las Fuentes de Corriente Activas, que por lo tanto pasaremos a estudiar seguidamente. IV.2.- AMPLIFICADORES DIFERENCIALES:
107

Analizaremos la configuracin circuital ms sencilla, aunque no prctica, correspondiente a un amplificador diferencial bipolar, tal como se muestra en la figura IV.1. El circuito presentado, un tanto elemental y terico, no incluye al circuito de polarizacin comnmente llamado Fuente de Corriente ya que estas sern motivo de un estudio particular y por ahora la representamos mediante un circuito equivalente de Norton: es decir un generador de corriente ICQ3 en paralelo con su respectiva resistencia interna Ro3, circuito que sin mayor anlisis puede asociarse con la salida de un tercer transistor. Asimismo, para este estudio asumiremos que existe una exacta simetra entre las dos ramas del amplificador diferencial, sobre todo en lo que respecta a los transistores y a las resistencias del circuito de base de los mismos. Si bien en esta oportunidad supondremos tambin que ambas resistencias de colector son igualmente coincidentes, veremos ms adelante que este aspecto de la simetra no es en realidad muy necesario y de hecho muchos circuitos prcticos no lo respetan.
IV.3.1.- Estudio del Comportamiento Esttico: Al iniciar el estudio comenzaremos por determinar las condiciones estticas de funcionamiento de los transistores T1 y T2 . En tal sentido, dadas las condiciones de simetra impuestas para las mallas de entrada de ambos transistores y la identidad en las caractersticas base-emisor de los mismos, la corriente ICQ3 se dividir en dos partes exactamente iguales, una para cada una de las ramas diferenciales. Dicho lo cual puede aceptarse que: ICQ3 ICQ1 = ICQ2 = --------2 (IV.1.)
Si bien lo que sigue resulta dependiente de los valores que adopten los componentes RB1 = RB2 , ocurre regularmente que las pequeas cadas que producen las corrientes de base de ambos transistores resultan despreciables, sobre todo si las ganancias estticas de corriente de los mismos es apreciable, tal es as que en la totalidad de los casos pueden despreciarse frente a la tensin base-emisor de umbral de los transistores (VBEu), de modo que con muy pequea cuota de error puede afirmarse que planteando las ecuaciones de ambas mallas equivalentes estticas (v1 = v2 = 0) de entrada: (IV.2.) VET1 = VET2 = -VBEu1-2 = -0,6 -0,7 V
108

Por otra parte, si planteramos las ecuaciones de las mallas equivalentes estticas de salida de ambos transistores se tiene: VCT1-2 = VCC - ICQ1-2 . RC1-2 y dado que: VCEQ1-2 = VCT1-2C - VET1-2 teniendo en cuenta la (IV.2.): VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 (IV.3.) quedando claro que tanto los valores absolutos como las condiciones de estabilizacin de dichas componentes de reposo resultan dependientes de las caractersticas del circuito de la Fuente de Corriente que proporciona ICQ3 . Puede observarse asimismo que si las resistencias del circuito de colector de ambas ramas diferenciales no fueran idnticas como se ha planteado, lo nico que ocurrira es que los transistores, trabajando ambos a la misma corriente de polarizacin, se hallaran sometidos a diferentes tensiones colector-emisor de reposo (VCEQ1 diferente a VCEQ2 ), lo cual, dentro de lmites aceptables, no introducira diferencias apreciables en el comportamiento dinmico de ambos transistores, ya que como se vio dichos parmetros dinmicos no son fuertemente dependientes de dicha tensin de reposo VCEQ, por lo menos no como lo son respecto de la corriente ICQ. IV.3.2.- Anlisis del Comportamiento Dinmico: Con la finalidad de encarar el estudio del funcionamiento del circuito frente a seales de bajo nivel, en este caso previamente haremos algunas definiciones que resultan imprescindibles, entre otras razones, para permitir una simplificacin de la tarea, a la par de hacer uso de ciertos parmetros un tanto particulares que los propios fabricantes de circuitos integrados utilizan para describir y valorizar el funcionamiento de sus productos. Llamaremos entonces TENSIN DE MODO DIFERENCIAL DE ENTRADA o simplemente Modo Diferencial de Excitacin o modo diferencial, a la diferencia entre las dos tensiones de excitacin dispuestas en el circuito. Ello con independencia de que ambas existan simultneamente en una aplicacin real o bien con independencia de su valor. En consecuencia dadas las v1 y v2 por definicin la tensin de excitacin de modo diferencial vd es: vd = v1 - v2 (IV.4.) v1 + v2 vc = ------------2 (IV.5.)
La expresin (IV.5.) representa otra definicin, la correspondiente a la TENSIN DE MODO COMN DE ENTRADA que como se ve puede interpretarse como el promedio entre las dos tensiones de entrada. Cabe aclarar al respecto que puede encontrarse bibliografa en donde tales definiciones difieran respecto a lo precedentemente expresado y que en este trabajo se optado por ellas para ajustarla a las especificaciones ms comunes de los Manuales de los fabricantes de componentes. En la figura IV.2. se lleva a cabo una interpretacin grfica de una situacin dada y arbitraria en un instante de tiempo determinado para ambas tensiones de excitacin v1 y v2 y los modos recin definidos. . Como corolario de tal observacin las tensiones de excitacin originales de ambas bases pueden ser descriptas en funcin de ambos modos ya definidos: vd vd v2 = vc + -----y v1 = vc - -----(IV.6.) 2 2 Volviendo a nuestro circuito amplificador diferencial digamos que en l se busca por sobre cualquier otra caracterstica, que: vo = K . vd Desafortunadamente ello es solo posible en un amplificador diferencial ideal, ya que en la prctica, en la salida de dicho circuito se tendr en general una tensin de salida formada por una parte proporcional a la tensin diferencial vd y otra parte proporcional a la tensin de modo comn vc, vale decir: vo = vod + voc
109

Llamando Ganancia de Tensin de Modo Diferencial o simplemente Amplificacin Diferencial Ganancia de Tensin de Modo Comn o bien Amplificacin de Modo Comn (Avc ), a la relaciones: vod Avd = ------vd (IV.7.) y voc Avc = ------vc (IV.8.) (Avd) y
la tensin de salida de la etapa diferencial puede expresarse segn: vo = Avd . vd + Avc . vc o bien: vc / vd vo = Avd . vd . ( 1 + ------------- ) Avd / Avc
Esta ltima expresin detalla lo dicho respecto a la conformacin de la tensin de salida de la etapa y puede observarse que tal como se adelantara, los resultados obtenidos a la salida del circuito amplificador difieren notoriamente respecto de lo esperado, ya que adems de la parte de vo dependiente de la seal diferencial de excitacin vd (Avd . vd ) , se incluye un error (relativo) expresado por: vc / vd = --------------Avd / Avc y que para minimizarlo, cualquiera sea el tipo de excitacin presente (vc / vd ) debe conseguirse que: Avd >> Avc Para poder cuantificar esta caracterstica del circuito, se define el parmetro llamado RELACION DE RECHAZO DE MODO COMUN (C.M.R.R. = ): Avd C.M.R.R. = = -------(IV. 9) Avc con lo cual la expresin de la tensin de salida de la etapa diferencial resulta: vc / vd vo = Avd . vd . ( 1 + ------------- )
(IV.10.)
En dicha relacin, el trmino dependiente de la C.M.R.R. expresa la caracterstica real del circuito y su valorizacin en la prctica permitir determinar la medida en que el amplificador diferencial real (C.M.R.R. finito) se aparta del circuito ideal para el cual C.M.R.R. resulta infinito. La realidad prctica si bien no permite en la actualidad obtener comportamientos diferenciales ideales, consigue circuitos amplificadores diferenciales que presentan C.M.R.R. suficientemente elevadas como para poder tolerar perfectamente los pequeos errores que subsisten. Es as que a la fecha resultan incontables las aplicaciones que se pueden encontrar en la utilizacin de los circuitos amplificadores diferenciales, cuya caracterstica dinmica de funcionamiento qued representada por la ecuacin (IV.10.) precedente. Desde su desempeo como dispositivo de mezcla o comparacin entre una seal de referencia y otra exterior en cualquier sistema de control, pasando por el empleo como etapa separadora de una seal til entre otras interferentes, hasta llegar a convertirse en la etapa de entrada de cualquier Amplificador Operacional, como veremos ms adelante en este trabajo. Por ahora nos interesa encontrar cuales son las relaciones que vinculan a los parmetros dinmicos recin definidos y las constantes de los componentes del circuito bajo estudio. Con ese objetivo y al imponer las condiciones de funcionamiento de bajo nivel y bajas frecuencias, representamos a dicho circuito haciendo uso del modelo hbrido simplificado para reemplazar a ambos transistores, resultando un circuito equivalente tal como el representado en la figura IV.3.
110
A partir de este circuito, desdoblando las fuentes controladas Ic2 (hfe . Ib2 ) e Ic1 (hfe . Ib1 ) segn procedimiento ya estudiado con anterioridad, despreciando la parte de salida de T1 (ya que su colector no se carga para la seal), y absorbiendo los generadores (tanto para T1 como para T2) del circuito de entrada por modificacin de las corrientes de malla y cambio de las impedancias correspondientes, es posible pasar a estudiar el circuito equivalente representado en la figura IV.4. En este ltimo adems se reemplazaron los generadores de excitacin de acuerdo a las definiciones de los dos modos de excitacin, se tuvo en cuenta que la resistencia de carga dinmica es Rd = RL // RC2 // ro y que la expresin (II.45.) establece una relacin entre los parmetros hib y hie . Obtenemos as un circuito en donde intervienen dos fuentes de excitacin dinmicas ( vc y vd /2 ) por lo que para estudiar su comportamiento total, dada la condicin de linealidad impuesta, es posible aplicar el principio de superposicin. En tal sentido, en primer lugar analizamos su comportamiento frente a la accin de la seal de modo comn (vc ), anulando simultneamente a la seal de modo diferencial (vd ) con lo que la parte de entrada del circuito resultante se reduce al esquema representado en la figura IV.5. En dicho circuito las corrientes de ambas mallas, es decir las que hemos llamado Iec1 e Iec2 (corrientes de emisor para el modo comn de excitacin) sern idnticas en magnitud y fase atento las condiciones de simetra de ambas mallas, de modo que por la resistencia Ro3 se tendr una corriente total que puede ser: 2 . Iec1 = 2 . Iec2
Entonces nuevamente se podr pasar a otro circuito equivalente, valido nicamente para la seal de modo comn, que solo represente la parte correspondiente al transistor al cual se halla conectada la carga (T2 ) pero sin dejar de considerar la presencia y actividad del transistor restante. Esto se ha logrado en el circuito equivalente indicado en la figura IV.6. en donde para tener en cuenta lo dicho en el ltimo prrafo se ha duplicado la resistencia de la rama central del
111

circuito de la figura IV.5. (2 . Ro3 ) que permite mantener la cada de tensin en dicha rama cuando acta un solo transistor. Debe observarse asimismo que en el ltimo circuito se ha agregado la parte de salida del transistor T2 , dado que seguidamente procedemos a determinar la tensin de salida para el modo comn (voc ). voc = - Iec2 . Rd con vc Iec2 = ---------------------------------------2 . Ro3 + hib1-2 +(RB1-2 / hfe1-2)
esta ltima expresin, dado los valores usuales que adoptan tanto Ro3 como los restantes dos trminos del denominador, puede aproximarse con error despreciable y entonces describir a la tensin de salida como: vc . Rd voc = - ----------2 . Ro3 (IV.11.) y la ganancia de tensin de modo comn: - Rd Avc = ----------2 . Ro3 (IV.11.)
es decir que la ganancia de tensin de modo comn, adems de ser proporcional a la carga dinmica del transistor, resulta inversamente proporcional a la resistencia de salida de la fuente de corriente de polarizacin. Volvamos ahora al circuito equivalente completo y pongamos en prctica el segundo paso del principio de superposicin, anulando ahora a la seal de modo comn y estudiando el comportamiento del circuito frente a la seal de excitacin de modo diferencial. El circuito equivalente que representa esta condicin se indica en la figura IV,7, En este circuito, dada la oposicin de fase entre los generadores de tensin de excitacin de modo diferencial, en la entrada, por la rama central que contiene a Ro3 no se registra ninguna corriente por lo que en ella no se desarrolla diferencia de potencial alguna debido a este modo, en razn de que el balance de ambas ramas es perfecto. Si en Ro3 no se desarrolla diferencia de potencial diferencial, se puede realizar otro circuito equivalente al precedente pero de uno solo de los transistores, nuevamente el T2 que es el que se halla cargado, pero otra vez sin dejar de considerar la presencia del transistor restante. Ello se concreta en el circuito equivalente de la figura IV.8.
Puede constatarse que en la figura IV.8. se ha tenido en cuenta la presencia del transistor T a travs de la consideracin de que el nodo unin de emisores (E) se comporta como una "Tierra Virtual", derivado de que al no existir cada en Ro3 dicho nodo se encuentra virtualmente conectado a masa para dicha seal diferencial. El estudio de las mallas de entrada y de salida de dicho circuito equivalente dinmico nos permite escribir las siguientes ecuaciones: vod = - Ied2 . Rd luego reemplazando Ied2 en vod se obtiene: con vd Ied2 = --------------------------------2 . [ hib1-2 +(RB1-2 / hfe1-2)]
112

vd . Rd vod = - ----------------------------------(IV.14.) 2 . [ hib1-2 +(RB1-2 / hfe1-2)] que tambin puede escribirse como: - hfe1-2 . Rd Avd = -----------------------2 . ( hie1-2 + RB1-2) (IV.14'.) (IV.13.) y as la ganancia - Rd Avd = ----------------------------------2 . [ hib1-2 +(RB1-2 / hfe1-2)]
arrojando como resultado una ganancia igual a la mitad de la que le correspondera a una etapa emisor comn con igual carga. Continuando con la aplicacin del principio de superposicin, llevamos a cabo ahora el tercer paso, es decir que hallamos el total de la tensin de seal a la salida sumando los productos de dicha componente para cada uno de los modos de entrada que nos proporcionan las expresiones (IV.11.) y (IV.13.), vale decir: vo = voc + vod - Rd - hfe1-2 . Rd vo = vc . ------------ + vd . ------------------------2 . ( hie1-2 + RB1-2) 2 . Ro3 (IV.15.)
que resulta concordante con lo expresado por la ecuacin (IV.10.) de modo que reemplazando en la definicin de la Relacin de Rechazo de Modo Comn se obtiene: Ro3 C.M.R.R. = = ----------------------------hib1-2 + (RB1-2 /hfe1-2 ) (IV.16.)
Algunas conclusiones pueden mencionarse al analizar los resultados obtenidos hasta aqu: a) el apartamiento o error existente entre el comportamiento del amplificador diferencial real y el ideal ( ) no solo depende de la relacin de rechazo de modo comn (C.M.R.R. = ) sino que igualmente es funcin de la relacin entre los valores que asuman los modos diferencial y comn de excitacin (vc / vd ). Algunos ejemplos numricos desarrollados ms adelante nos ilustran al respecto. b) es posible reducir dicho apartamiento, independientemente de la relacin de los modos de excitacin, haciendo al rechazo todo lo grande como sea posible (idealmente infinito), para lo cual resulta necesario polarizar a la configuracin diferencial con fuentes de corriente de gran resistencia de salida (idealmente Ro3 infinito). Observemos algunos resultados numricos. Supongamos en tal sentido los siguientes casos: 1) v1 = 50 mV ; v2 = -50 mV. Para: a) = 10 ; b) = 100 ; debido a la eventual presencia de modo comn de excitacin. c) = 1000. Se pide determinar el error
Dado que vd = -100 mV y vc = 0 , independientemente de los valores de el error es nulo, es decir: a = b = c = 0 a la salida del amplificador diferencial solamente se obtendr seal proporcional a la tensin de entrada de modo diferencial. 2) v1 = 150 mV ; v2 = 50 mV. Para iguales valores de de acuerdo a lo indicado en el punto anterior, se solicita tambin ahora determinar el error debido a la presencia de modo comn de excitacin. Nuevamente vd = -100 mV. mientras que ahora vc = 100 mV por lo que los errores sern, para cada relacin de rechazo: a = 10 % - b = 1 % - c = 0,1 %
113

3) v1 = 1050 mV ; v2 = 950 mV. y nuevamente para iguales valores de una vez mas se requiere determinar los errores en cada caso. En este caso se tiene vd = -100 mV y ahora la tensin de modo comn de excitacin resulta vc = 1000 mV. Los errores resultantes son: a = 100 % - b = 10 % - c = 1 % Debindose notar que para disminuir estos errores por debajo del 0,1 % se deben conseguir relaciones de rechazo de 104 o ms. Estudiaremos ahora las Resistencias de Entrada y de Salida del Amplificador Diferencial. Para tal fin recordemos uno de los primeros circuitos equivalentes que hemos realizado en la figura IV.3. A partir de dicho circuito y con la finalidad de estudiar su transferencia, en los estudios realizados hasta aqu se procedi a uniformar la corriente de las mallas de entrada a nivel de corriente de emisor ( Ie ). Pretendemos ahora estudiar la resistencia de entrada del circuito amplificador y dado que los puntos de excitacin los hemos definido en los terminales de base de los transistores, al intentar uniformar las corrientes en las dos mallas de entrada lo haremos tomando como referencia a la corriente de base ( Ib ). Tal procedimiento lo pondremos en prctica para cada uno de los dos tipos de seales de excitacin. En primer lugar, para la seal diferencial, atento a la caracterstica de TIERRA VIRTUAL del terminal de unin de los emisores ( Nodo E ), la malla de entrada uniformada, solo para la corriente de base diferencial se representa en la figura IV.9. A partir de all, la resistencia de entrada Diferencial del amplificador resultar: Rid = 2 . hie1-2 (IV.17.)
mientras que si consideramos a la resistencia interna de los generadores de excitacin, la resistencia de entrada Diferencial del sistema amplificador ser: (IV.18.) Rids = 2 . ( hie1-2 + RB1-2 ) Para la seal de modo comn en cambio, el circuito equivalente de las mallas de entrada, uniformado a nivel de corriente de base de modo comn ( Ibc ) se representa en la figura IV.10. y entonces las resistencias de entrada de Modo Comn, tanto para el amplificador como para el sistema amplificador resultan ser: Ric = hie1-2 + 2 . hfe1-2 . Ro3 (IV.19.) Rics = RB1-2 + hie1-2 + 2 . hfe1-2 . Ro3 (IV.20.)
114

IV.3.3.- Ejemplos de Amplificadores Diferenciales: a) Polarizacin con elementos pasivos En este caso el circuito amplificador diferencial se encuentra polarizado mediante un resistor llamado RE que se conecta entre la unin de los dos emisores y la fuente de alimentacin, (en este caso de polaridad negativa al tratarse de transistores del tipo NPN), tal como se indica en la figura IV.11.
Dado dicho circuito, nos proponemos verificar el comportamiento del mismo, especificando particularmente la excursin simtrica mxima potencial y la tensin de salida proporcional a la seal diferencial de entrada, as como el error debido al eventual modo comn de entrada frente a las siguientes dos condiciones de excitacin: 1) v2 = 10 mV ; v1 = -10 mV y 2) v2 = 110 mV ; v1 = 90 mV. Asimismo se solicita verificar cual sera la limitacin que se presentara si se pretende disminuir el error antes determinado por debajo de un 0,3 % sin modificar el esquema de circuito. Finalmente se solicitan las resistencias de entrada frente a los dos modos de excitacin. Para el anlisis esttico, particularmente su malla de entrada puede ser estudiada mediante el circuito equivalente presentado en la figura IV.12. Se debe constatar que el mismo solo representa la entrada de uno cualquiera de los dos transistores y para tener en cuenta la presencia del restante se ha duplicado el valor de RE . As, en dicho circuito equivalente: VEE - VBEu ICQ = -----------------------2 RE + (RB / hFE ) Del Manual obtenemos que para una IC = 1 mA estos transistores integrados presentan un valor tpico de hFE de 100, en consecuencia dado los valores de RB y de RE , al reemplazarlos en la expresin anterior nos queda: 10 - 0,6 ICQ = ----------------- = 0,47 mA 2 104 que es tanto vlida para T1 como para T2 . Asimismo, a partir del estudio de las mallas de salida de ambos transistores se tiene que: VCEQ1-2 = VCT1-2 - VET1-2 en donde VET1-2 = -VBE1-2 - IB1-2 . RB1-2 = - 0,6 - (0,47/85) . 300 . 10-3 = -0,6 V
115

mientras que VCT1 = VCC = +10 V y y VCT2 = VCC - ICQ . RC2 = 10 - 0,47 . 10-3 . 2,2 . 103 = 9 V
en consecuencia: VCEQ1 = 10,7 V
VCEQ2 = 9,7 V
Verificamos en consecuencia que ambos puntos de reposo son prcticamente iguales y as los consideraremos a los efectos de obtener, a partir del Manual, los parmetros dinmicos de los transistores. La excursin simtrica mxima posible y que para este tipo de amplificador hemos definido como "potencial", ya que como se ver ms adelante la misma puede ser acotada por requerimientos de linealidad de la etapa, se obtiene analizando la separacin del punto de reposo recin hallado con las zonas alineales del corte y saturacin. As -por saturacin -por corte Vodmax Vodmax < ( VCEQ2 - VCE(sat) ) = 9,7 - 1 = 8,7 V < I . R = 0,47 . 10-3 . (2,2 Kohm//2 Kohm) = 0,9 V
-la menor de las dos constituye la excursin simtrica mxima: Vodmax = 0,9 V En las figuras IV.13. y IV.14. se han realizado una vez ms, los circuitos equivalentes respectivamente para la seal diferencial y para la seal de modo comn. De dichos circuitos equivalentes se obtienen las expresiones de las ganancias de tensin, tanto de seal diferencial como de seal de modo comn que utilizaremos seguidamente para las determinaciones numricas. Previamente y a partir de las especificaciones del Manual obtenemos: Para IC == 0,5 mA y VCE = 3 V: hie = 1,8 . 3,5 KOhm = 6,3 KOhm y hfe = 1 . 100 = 100 luego:
-Rd -1900 Avd = ----------------------------------- = ---------------------- = - 14,4 2 . ( 63 + 3 ) 2 . [ hib1-2 +(RB1-2 / hfe1-2)] -1900 -Rd Avc = ----------------------------------------- = ---------------------- = - 0,0947 20 . 103 + 66 2 . RE + hib1-2 +(RB1-2 / hfe1-2) Entonces la relacin de rechazo de modo comn resulta: RE 104 C.M.R.R. = = ----------------------------- = --------------- = 151,5 63 + 3 hib1-2 + (RB1-2 /hfe1-2 ) En consecuencia , dado que para el caso 1) vd = 20 mV y teniendo en cuenta que: vc / vd vo = Avd . vd . ( 1 + ------------- ) y vc = 0 ; y para el caso 2) vd = 20 mV y vc = 100 mV
para cada caso se tendr:
116
1) vo = vod = Avd . vd = -14,4 . 20 . 10-3 = -0,288 mV
y por lo tanto = 0 independientemente del .
2) vo = -14,4 . 20 . 10-3 . [ 1 + (5/151,5) ] = -0,2975 mV con lo que contiene un = 3,3 % A continuacin se analizar la posibilidad de reducir el error calculado en el caso 2) hasta un 0,3 %, es decir un poco mas de 10 veces: 100 / 20 vc / vd ------------- = ---------------- < 0,3 % por lo tanto 100 / 20 -------------- < 0,003 o sea > 1667
si como se solicita, el circuito esquemticamente no se modifica y tampoco cambiamos las condiciones de reposo, para lograr dicha relacin deberamos incrementar el valor de RE tambin un poco mas de 10 veces, lo que nos llevara a una diferencia de potencial de C.C. sobre l de: 2 . ICQ1-2 . RE = 2 . 0,47 . 100 = 100 V aproximadamente que deben ser proporcionados por la fuente VEE , es decir VEE > 100 V lo que constituye una limitacin para el uso de transistores cuya ruptura se produce en valores marcadamente inferiores ( en nuestro caso V(BR)CEo tip < 24 V). Por ltimo, en cuanto a las resistencias de entrada, en las figuras IV.9. y IV.10. se definieron las mismas tanto para la seal de modo diferencial como para la seal de modo comn resultando las expresiones IV.17/18. y IV.19/20. respectivamente, las que utilizaremos seguidamente para su evaluacin: Rid = 2 . hie1-2 = 2 . 6,3 . 103 = 12,6 KOhm y y Rids = 2 . ( hie1-2 + RB1-2 ) = 13,2 KOhm Rics = RB1-2 + hie1-2 + 2 . hfe1-2 . Ro3 = 2 MOhm
Ric = hie1-2 + 2 . hfe1-2 . RE = 6,3 + 2 . 100 . 104 = 2 MOhm b) Polarizacin mediante un tercer transistor:
A travs del ejemplo anterior se apreci la limitacin del circuito con polarizacin pasiva, sobre todo respecto a la obtencin de mejores relaciones de rechazo del modo comn. La funcin de dicha parte del circuito es nicamente permitir que se establezca la corriente 2 . ICQ1-2 a lo largo de un resistor RE que desde el punto de vista de C.M.R.R. conviene que sea del mayor valor posible. Ello nos permite inferir que mediante la utilizacin de un tercer transistor se puede concretar tal funcin de polarizacin con mucho mayor eficiencia, por lo que nos proponemos verificar el comportamiento del circuito amplificador diferencias que se representa en la figura IV.15.
117

Puede observarse que al usar el mismo circuito integrado CA3086 ahora se estn empleando los otros tres transistores sueltos y no el par internamente unido por emisor empleado en el ejemplo anterior, ya que en el nuevo circuito se han dispuesto sendas pequeas resistencias en los emisores de ambas ramas diferencial. Asimismo podr repararse que ahora la resistencia de carga RL se encuentra conectada en forma aislada de masa, entre ambos colectores de las ramas diferencial. VCC = VEE = 10 V RE3 = 2,2 KOhm R1 = R2 = 22 KOhm RL = 100 KOhm
RC1 = RC2 = 3,3 KOhm
RB1 = RB2 = Re = 100 Ohm
T1 , T2 , T3 : CA3086
A los fines de llevar a cabo el estudio del comportamiento esttico el circuito de polarizacin se analiza por separado, tal como se indica en la figura IV.16. En la misma se han dispuesto los convenientes sentidos de referencia de corrientes y tensiones que nos permite establecer por un lado que a los efectos de tener en cuenta la estabilizacin I >> IB3 y por el otro, las siguientes relaciones y clculos: VEE I = -------------R1 + R2 mientras que ; R1 VBT3 = - I . R1 = -VEE . -------------R1 + R2 cuyo valor es 22 VBT3 = -10 . -------------- = -5 V 22 + 22
R2 VR2 = I . R2 = VEE . -------------R1 + R2
y cuyo valor es
22 VR2 = 10 . -------------- = 5 V 22 + 22
entonces, planteando la ecuacin de la malla de entrada de T3 y despejando IEQ3 se tiene: VR2 - VBEu 5 - 0,6 IEQ3 = ------------------- = --------------- = 2 mA 2200 RE
118

En cuanto a la tensin de reposo VCEQ3 , ya que esta etapa no maneja seal la misma debe ser solo lo suficientemente grande como para que T3 opere fuera de la regin de saturacin, de modo de mantener un alto valor de resistencia de salida (ro3 = 1/hoe3 ). Dicha tensin se encuentra calculando: VCEQ3 = VCT3 - VET3 en donde, despreciando las pequeas cadas en RB1-2 y en Re: mientras que: en consecuencia: VCEQ3 = -VBEu1-2 - (-VBEu3 + VBT3 ) = -VBT3 = 5 V Igual anlisis para los transistores T1 y T2 nos lleva a los siguientes valores: ICQ3 I CQ1 = ICQ2 = ------- = 1 mA 2 en donde: y dada la simetra en colectores: VCEQ1 = VCEQ2 = VCT1-2 - VET1-2 VCT3 = - VBEu1-2 = -0,6 V VET3 = -VBEu3 + VBT3 = -0,6 V + VBT3
VCT1-2 = VCC - ICQ1-2 . RC1-2 = 10 - 10-3 . 3,3 . 103 = 6,7 V
VET1-2 = -VBEu1-2 = -0,6 V
VCEQ1 = VCEQ2 = 6,7 V -(-0,6 V) = 7,3 V entonces, los puntos de reposo de ambos transistores son iguales y se ubican con una corriente de 1 mA y una tensin de 7,3 V. Debemos pasar seguidamente al anlisis de bajo nivel, para ello en primer lugar recurrimos al Manual para la obtencin de los parmetros hbridos de estos transistores tanto para 2 mA (T3 ) como para 1 mA (T1 y T2 ): Para f = 1 Khz, VCE = 3 V e IC = 1 mA se especifica hie = 3,5 KOhm hfe = 100 hoe = 15,6 . 10-6 (A/V)
mientras que con las curvas de correccin de parmetros, para IC = 2 mA hfe no cambia, hie se reduce al 80 % de su valor y hoe se incrementa al doble de su valor, es decir: hie = 2,8 KOhm hfe = 100 hoe = 31,2 . 10-6 (A/V)
La resistencia de salida del circuito conformado por el transistor T3 es decir compatible con aquella que le correspondi a una etapa amplificadora emisor con resistencia RE sin puentear resulta ser la resistencia equivalente Ro3 que se defini para el circuito de polarizacin de la etapa diferencial, por lo que en este caso la misma puede ser calculada de acuerdo a la ecuacin (II.58.) como: RE3 Ro3 = hoe3-1 . (1 + hfe3 . ----------------------- ) con RB3 = R1 // R2 = 11 KOhm , as RE3 + RB3 + hie3 2,2 Ro3 = 32,05 . 103 . ( 1 + 100 . ----------------------- ) = 32050 . 13,85 = 473 KOhm 2,2 + 11 + 2,8 En este caso el circuito equivalente dinmico para la seal diferencial se representa en la figura IV.17. y en la misma se aprecia por un lado la presencia de los resistores Re en serie con ambos emisores y la conexin de la carga RL en forma diferencial, es decir entre los dos colectores del par diferencial. Asimismo, dado el valor de RL , puede aproximarse el anlisis asumiendo que la totalidad de las corrientes Ied1-2 circularn por las resistencias de colector RC1-2 . En consecuencia, definiendo a la tensin de salida diferencial sobre la carga diferencial (vodd ) como: en donde vod2 = - Ied2 . RC2 y vodd = vod2 - vod1 vod1 = Ied1 . RC1 (IV.21.) con lo que por simetra: vodd = -2 . Ied1-2 . RC1-2
y se puede pasar a estudiar un circuito equivalente para la seal diferencial, tal como el indicado en la figura IV.18.
119

A partir de dichos circuitos equivalentes se destaca que la ganancia de tensin diferencial Avd . tal cual fue definida se reduce ahora debido a la presencia de la resistencia de emisor Re debido a que: vod2 -RC2 -3300 Avd = -------- = ------------------------------------------- = -------------------------- = - 12,13 2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] 2 . ( 35 + 1 + 100) vd y definiendo ahora, a la Ganancia de Tensin Diferencial con Salida Diferencial a: vodd -2 . Ied1-2 . RC1-2 Avdd = -------- = -------------------------------------------------- = 2 . Avd = - 24,26 2 . Ied1-2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] vd (IV.22.)
Por otra parte, para la seal de modo comn se tiene: -RC1-2 Avc = -----------------------------------------------2 . Ro3 + hib1-2 + (RB1-2 / hfe1-2) + Re debindose notar que al tomarse la salida en forma diferencial el modo comn sobre la carga RL resulta nulo independientemente del valor de dicha ganancia y siempre que el circuito sea perfectamente simtrico. No obstante ello si subsistiera cierta asimetra el modo comn remanente sera rechazado segn una relacin de rechazo que ahora resulta: 473 . 103 Ro3 C.M.R.R. = = ------------------------------------ = ----------------------- = 3478 35 + 1 + 100 hib1-2 + (RB1-2 /hfe1-2 ) + Re (IV.23.)
Si bien el valor numrico de esta Relacin ha aumentado con referencia al ejemplo anterior, debe tenerse presente que dicho incremento se logra nicamente por haberse empleado el circuito de polarizacin activo (con T3 ) en lugar del circuito pasivo utilizado antes ( Ro3 >> RE ). Pero al mismo tiempo cabe puntualizar que debido a la presencia de las
120

resistencias de emisor Re y tal como la expresin (IV.23.) lo indica, debe esperarse una reduccin del Rechazo al Modo Comn toda vez que las mismas se utilicen. Por ltimo verificaremos que las resistencias Re tambin modifican los niveles de resistencia de entrada: Rid = 2 . ( hie1-2 + hfe1-2 . Re ) = 2 . (3,5 . 103 + 104 ) = 27 KOhm (IV.24.) (IV.25.)
Ric = hie1-2 + hfe1-2 . (Re + 2 . Ro3 ) = 3,5 . 103 + 100 . (100 + 2 . 473 103 ) = varios Mohm
con la aclaracin de que en este caso, dado los valores resultantes esta resistencia de salida quedara limitada por la presencia de las resistencias r que en los modelos del transistor bipolar no se han considerado por simplificacin. IV.3.4.- Mxima Excitacin de Modo Comn: Esta caracterstica suele ser una especificacin bastante frecuente en la mayora de los circuitos integrados lineales. Para su interpretacin consideraremos el caso de un amplificador diferencial polarizado por una fuente de polarizacin activa tal como se estudiara en el ejemplo anterior. En su funcionamiento normal, dada la caracterstica de amplificador de C.C., suele presentarse el caso en que sobre una de las bases de la etapa diferencial se encuentre aplicada una tensin continua de polaridad positiva respecto de masa. En tal caso dicha tensin debe ser considerada como una excitacin de modo comn y la situacin puede representarse como lo indica la figura IV.19.
Para que, en este caso los transistores NPN ya sea T1 como T2 , no incursionen en la zona de saturacin es preciso que el valor mximo de la tensin continua positiva aplicada en su base no alcance el nivel de tensin VCT que dispone el circuito de polarizacin del par diferencial. Por lo tanto la mxima excitacin de Modo Comn de polaridad Positiva se hallar limitada por: (IV.26.) VM+ < VCT1-2 Por otro lado, para el caso en que la polaridad de dicha tensin continua aplicada entre alguna base del par diferencial y masa sea negativa, situacin que se representa en la figura IV.20., deber tomarse la precaucin de que el transistor que desempee las funciones de fuente de corriente activa, en el ejemplo citado llamado T3 , opere fuera de su
121

zona de saturacin de modo que su resistencia de salida (1/hoe3 ) no se minimice por efecto de una incursin en dicha zona inconveniente. Es decir que T3 siempre deber mantener: VCT3 > VBT3 y dado que en el circuito considerado ante la presencia de tal excitacin, en la malla de entrada de T1 o de T2 se tiene: VCT3 + VBEu1-2 + VM- = 0 y en consecuencia: por lo que en el lmite VM- < (-VBT3 - VBEu1-2 ) VBT3 < - VM- - VBEu1-2 (IV.27.)
En el ejemplo anterior los valores numricos que correspondera especificar para este Mximo Modo Comn de Entrada seran: y VM- < ( 5 - 0,6) = 4,4 V VM+ < 6,7 V Debe apreciarse que las expresiones (IV.26.) y (IV.27.) se han obtenido a partir del estudio de un circuito conformado por transistores NPN. De tratarse de transistores PNP el cambio consistir en intercambiar los resultados numricos obtenidos y lo que para los NPN corresponde al mximo pico positivo en los PNP corresponder al mximo pico negativo y viceversa. IV.3.5.- Circuito Amplificador Diferencial con fuente de corriente compensada:
El problema consiste ahora en analizar el comportamiento del circuito amplificador diferencial que responde al esquema circuital mas arriba indicado. Cabe aclarar que dicha topologia es comercialmente conocida como un producto de RCA y se la identifica como CA3000. En nuestro caso tomaremos para un ejemplo numrico, los siguientes valores de los componentes de circuito: RC1 = RC2 = 12 KOhm - VCC = VEE = 6 Volt - R1 = R2 = 8,2 Kohm - RE3 = 5,6 KOhm - RE4 = RE5 = 22 KOhm T1 .......T5 : hFE = hfe = 100 - VEARLY = 100 Volt - Re = 50 Ohm - RL = 150 KOhm .
122

Comenzaremos con la resolucin de la polarizacin. Para tal fin, en el circuito de la derecha se ha reproducido la fuente de corriente de polarizacin que como puede comprobarse se encuentra estabilizada con resistencia en el emisor y divisor de polarizacin en base y adems posee incorporada la tcnica de compensacin trmica de las variaciones de la tensin de umbral de la juntura B-E mediante la conexin de sendos diodos (D1 y D2 ) en serie dentro de malla de polarizacin de la unin B-E del transistor T3 . En consecuencia para una buena estabilizacin, la corriente I >> IB3 y en consecuencia: VEE - 2 Vu 6 - 1,2 I = ------------------- = --------------- = 0,29 mA 16400 R1 + R2 VR2 = I . R2 por lo que VEE . R2 2 .Vu . R2 2 .Vu . (R1 + R2) VR2 + 2 Vu = --------------- - --------------- + -----------------------(R1 + R2) (R1 + R2) (R1 + R2) VR2 + 2 Vu - VBEu ICQ3 = --------------------------RE3
As la segunda Ley de Kirchoff en la malla de entrada resulta: VR2 + 2 Vu - VBEu - ICQ3 . RE3 = 0 luego -
En esta ultima ecuacin
VEE . R2 2 .Vu . R1 VR2 + 2 Vu - VBEu = --------------- + --------------- - VBEu (R1 + R2) (R1 + R2)
se puede observar el mecanismo de compensacin trmica apropiado para el caso de semiconductores de Silicio en donde la mayor influencia se registra a travs de las variaciones de la tensin VBEu . Efectivamente si como ocurre en nuestro ejemplo numrico se cumple que R1 = R2 entonces los dos ltimos trminos de esta ecuacin se cancelan y la corriente de polarizacin de T3 queda: 6 VEE ICQ3 = ------------ = ------------ = 0,5 mA 2 . 5600 2 . RE3 que como se v, solo depende de la fuente de alimentacin y de la resistencia de emisor de dicho transistor, sin hallarse comprometida por las variaciones de hFE ya sea trmicas o de dispersin ni de las correspondientes a la tensin de umbral B-E (y por tratarse de silicio tampoco dependientes de las variaciones de ICBo ). Notar que al ser hFE = 100 la corriente de (I base de T3 resulta ser de solo 5 A , es decir que se cumple con la desigualdad supuesta al inicio del presente anlisis = 290 A) En consecuencia las corrientes de reposo de los transistores T1 y T2 , por simetra de circuitos: ICQ3 0,5 mA ICQ1-2 = -------- = ------------ = 0,25 mA 2 2 En cuanto a los transistores T4 y T5 , tomando como potencial de masa al de sus bases y considerando que las corrientes de base de T1 y T2 despreciables frente a las de emisor de los primeros, las mismas se pueden calcular como: VEE - VBEu 6 - 0,6 ICQ4-5 = ----------------- = -------------- = 0,245 mA 22000 RE4-5 En cuanto a las tensiones de reposo y ya que: VET1-2 = - 2 . VBEu = - 1,2 Volt VCEQ1-2 = VCT1-2 - VET1-2 VCEQ4-5 = VCC - VBEu y VCT1-2 = VCC - ICQ1-2 . RC1-2 = 6 - 0,25 12 = 3 Volt
= 3 - (- 1,2) = 3 + 1,2 = 4,2 Volt
= 6 - (- 0,6) = 6 + 0,6 = 6,6 Volt
Asimismo y despreciando las pequeas cadas en los resistores Re la tensin de reposo de T3 resulta ser:
123

VCEQ3 = VET1-2 - (-VEE + ICQ3 . RE3 ) = (- 1,2) (-6 + 0,5 . 5,6) = 2 Volt y por lo tanto suficiente para sacarlo de la zona de saturacin, de modo que su resistencia de salida (1/hoe ) sea elevada. En cuanto a las condiciones dinmicas de funcionamiento se puede considerar el acoplamiento directo de sendas etapas colector comn, conformadas por los transistores T4 y T5 conectadas a la entrada de la etapa diferencial realizada con T1 y T2 ambos con una pequea resistencia de emisor y cargados en la salida por colector en forma simtrica o diferencial. As, las resistencias de entrada de los colectores comunes pero considerada en forma diferencial, es decir entre sus dos bases es: Rid4-5 = 2 . hie4-5 + hfe4-5 . ( Rid1-2 //2.RE4-5) con Rid1-2 = 2. hie1-2 + 2 . hfe1-2 . Re y hfe hie = ------- = 10 KOhm gm
En consecuencia como para todos los transistores: gm = 40 . ICQ = 10 mA/V Rid1-2 = 30 KOhm Rid1-2 //2.RE4-5 = 17,8 KOhm y
Rid4-5 = 1,8 MOhm
Asimismo, dados los valores resultantes precedente, en ambas etapas C.C. se cumple ampliamente la condicin seguidora, de modo que las transferencias de tensiones de las mismas son prcticamente unitarias y la ganancia de tensin de todo el sistema puede considerarse solo a la ganancia del diferencial cargado en forma diferencial, es decir AVdd = 2 . AVd. En consecuencia dado el circuito equivalente indicado en la figura IV.18: vod2 -RC2 -12000 Avd = -------- = ------------------------------------------- = -------------------------- = - 40 2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] 2 . ( 100 + 0 + 50) vd y definiendo ahora, a la Ganancia de Tensin Diferencial con Salida Diferencial a: vodd -2 . Ied1-2 . RC1-2 Avdd = -------- = -------------------------------------------------- = 2 . Avd = - 80 2 . Ied1-2 . [ hib1-2 +(RB1-2 / hfe1-2) + Re] vd (IV.22.)
En cuanto al rechazo al modo comn, dada la carga conectada entre los dos colectores, si el circuito diferencial posee ambas ramas perfectamente simtricas, la salidas por ambos colectores debido al modo comn es exactamente la misma de forma tal que la diferencia de potencial de salida, sobre la carga para este modo resultara nula. Si tal simetra no resultara perfecta, el modo comn remanente sera rechazado en forma proporcional a la resistencia de salida de la fuente de corriente de polarizacin, es decir: RE3 Ro3 = hoe3-1 . (1 + hfe3 . ----------------------- ) con RB3 = R1 // R2 = 4,1 KOhm , as RE3 + RB3 + hie3 5,6 Ro3 = 200 . 103 . ( 1 + 100 . ----------------------- ) = 200000 . 382 = 76,4 MOhm 5,6 + 4,1 + 5 y en consecuencia: 76,4 . 106 Ro3 C.M.R.R. = = ------------------------------------ = ----------------------- = 5,1 . 105 hib1-2 + (RB1-2 /hfe1-2 ) + Re 100 + 0 + 50 IV.4.- FUENTES DE CORRIENTE ACTIVAS: La anterior exposicin acerca del funcionamiento de los amplificadores diferenciales, en su configuracin bsica, as como los resultados obtenidos en los ejemplos considerados precedentemente nos permiten aceptar la necesidad de una
124

fuente de corriente constante para asegurar la "constancia" de la suma de las corrientes de emisor del par de transistores de las ramas diferenciales. En el desarrollo de las ecuaciones bsicas se impuso esta condicin mediante el empleo de la fuente ICQ3 - Ro3 y posteriormente se demostr que resultaba necesaria, para la obtencin de un buen rechazo de seales de modo comn, una fuente de corriente constante ideal que presentara precisamente una Ro3 infinita. Los clculos numricos realizados en los ejemplos antes mencionados por si solo expresan las limitaciones que en la prctica se presentan para lograr tal objetivo, sobre todo con un circuito de polarizacin pasivo y hasta con fuentes de corriente conformadas por un tercer transistor. Paralelamente a lo expuesto, la orientacin de la especialidad, dirigida hacia el empleo y estudio de los circuitos integrados lineales o analgicos, nos obliga a adelantar que entre las tcnicas especficas que se emplean, resulta muy frecuente la utilizacin de un mayor nmero de componentes activos en reemplazo de los pasivos que en general son ms difciles de integrar. Asimismo recurrentemente puede observarse que la polarizacin de todo el circuito integrado se extraiga o dependa de la fuente de corriente constante destinada inicialmente a polarizar al amplificador diferencial y que en otras ocasiones, las mismas configuraciones circuitales de dichas fuentes de corriente se empleen como cargas activas de otras partes de circuito. Esta circunstancia nos obliga a llevar a cabo un estudio particular de los diferentes tipos o configuraciones que se observan ms frecuentemente en los circuitos integrados lineales. IV.4.1.- Fuente de Corriente Espejo (Mirror): El esquema circuital de esta fuente de corriente se representa en la figura IV.21. , en donde puede observarse la sencillez del circuito constituido por dos transistores, uno de ellos operando como diodo. En este caso en que se emplean transistores NPN una fuente de alimentacin de polaridad positiva se conecta entre el extremo del resistor R y masa, en cambio si se dispusiese de una fuente de polaridad negativa la misma podra ser utilizada en reemplazo de la anterior, conectndola entre la unin de los emisores y masa. El punto (A) de colector del transistor T2 lo interpretamos como el punto de utilizacin de la fuente, vale decir que los circuitos a polarizar por ejemplo, se debern conectar a dicho punto (A). El principio de funcionamiento requiere una exacta simetra entre ambos transistores caracterstica que hace a este esquema especficamente apropiado a incorporar en los circuitos integrados. Dada la polaridad de la fuente de alimentacin ambos transistores disponen sus uniones base-emisor polarizadas en forma directa por lo que es apropiado admitir que en el circuito se establezcan las corrientes y tensiones cuyos sentidos de referencia se han marcado en la misma figura. Entonces la corriente por el resistor R se encuentra vinculada con la de colector de T1 y las dos corrientes de base IB1 e IB2 segn la ecuacin de la primera Ley de Kirchoff aplicada al nodo unin de ambas bases, es decir: (IV.28.) IR = IC1 + IB1 + IB2 La caracterstica topolgica de este arreglo es que ambas uniones base-emisor, al ser espejo una de la otra, comparten la misma tensin de polarizacin VBE1 = VBE2 por lo que dada la simetra de transistores en ambas ramas se tendr: hFE1 = hFE2 IC1 = IC2 (IV.29.) IB1 = IB2 Por otra parte, al considerar la 2da. Ley de Kirchoff en la malla constituida por el transistor T1 : VCC - IR . R - VBEu1 = 0 por lo que: VCC - VBEu1 IR = -----------------R (IV.30.)
125

luego introduciendo (IV.28.) y (IV.29.) en (IV.30.) y considerando valores de ganancia esttica de corriente de los transistores lo suficientemente elevadas como para poder considerar 2 . IB1-2 << IC1-2 , para un anlisis de primera aproximacin y en lo que haga al empleo prctico de esta fuente se tendr: VCC - VBEu1 IC2 = IR = -----------------R que es la corriente de utilizacin que impone esta fuente de corriente. En lo que sigue y a los efectos de justificar algunas modificaciones en la estructura circuital de esta fuente o bien la aparicin de otros circuitos para el cumplimiento de las mismas funciones, se llevar a cabo un estudio de mayor (IV.31.)
precisin. Por una parte, en lo precedente, para arribar a la ecuacin (IV.31.) al contemplarse simetra perfecta entre T1 y T2 se supuso que por el hecho de compartir ambos la misma tensin de polarizacin base-emisor (VBE1 = VBE2 ) ambas corrientes de colector eran idnticas (IC1 = IC2 ). Ello es parcialmente cierto ya que un estudio del comportamiento del transistor bipolar nos lleva a admitir que la ecuacin del diodo base-emisor tiene tambin una dependencia de las tensiones de polarizacin de la restante juntura, es decir que tanto IC1 como IC2 dependen de las tensiones VCE1 y VCE2 respectivamente, a travs de las ecuaciones aproximadas: VCE1 (VBE2 /VT ) VCE2 (VBE1 /VT ) . (1 + --------) IC2 = Is - e . (1 + --------) IC1 = Is - e VA VA En nuestro caso no obstante la simetra considerada y que la tensin de Early VA >> VCE , mientras VCE1 = VBEu1-2 = 0,6 V , en general VCE2 es bastante mayor que 0,6 V por lo que habr de registrarse una pequea diferencia entre dichas corrientes. 1 + (VBEu1 / VA ) IC1 ------- = -----------------------1 + (VCE2 / VA ) IC2 Por otro lado, para establecer la ecuacin (IV.31.) fue preciso despreciar (2 . IB1-2 ) frente a IC1-2 lo cual es aceptable cuando la ganancia esttica de los transistores toma valores normales. En cambio para transistores con baja ganancia aparecera un nuevo componente de error en el clculo de la corriente de utilizacin por dicha expresin, ya que si se emplea una mayor precisin en el anlisis y a partir de la expresin (IV.28.) se tendra: 2 . IC2 IR = IC2 + 2 . IB1-2 = IC12 + ------------hFE2 vale decir: IR I2 = ----------------------1 + (2 / hFE2 ) (IV.32.)
126

IV.4.2.- Variante de la Fuente Espejo: Una forma de atenuar los inconvenientes apuntados precedentemente, es decir que los apartamientos por asimetras de las VCE y por baja ganancia se minimicen, se consigue introduciendo una modificacin en la topologa de la fuente de corriente presentada precedentemente, tal como se observa en la figura IV.22. En este nuevo circuito se ha reemplazado el corto circuito que antes se tena entre base y colector de T1 mediante la incorporacin de un tercer transistor. El colector de T3 o nodo (B) puede ser retornado por la fuente de polaridad positiva ya sea directamente o bien a travs de algn otro componente. Debe apreciarse que en este nuevo circuito el transistor T1 se halla sometido a una tensin de polarizacin que ahora es: VCE1 = VBE2 + VBE3 = 2 . VBEu = 1,2 V por lo que se logra una mejora con respecto a la desadaptacin de IC1 e IC2 por diferencia de tensiones VCE1 y VCE2. Asimismo, en este circuito se tiene: y tambin en consecuencia: IE3 IB3 = --------------(hFE3 + 1) IE3 = IB1 + IB2 = 2 . IB1 = 2 . IB2 vale decir: IE3 = 2 . IB1-2
por lo que despreciando la unidad frente a hFE3 y considerando IC1 = IC2
IE3 2 . IB1-2 2 . IC1-2 IR = IC2 + IB3 = IC2 + --------- = IC2 + -------------- = IC2 + -----------------hFE3 hFE1-2 . hFE3 hFE3 IR IC2 = ------------------------------1 + (2 / hFE1-2 . hFE3) (IV.33.)
vale decir:
por lo que comparando con el resultado obtenido en (IV.32.) se aprecia tambin ahora una ventaja con respecto al circuito anterior ya que an para bajos valores de hFE , prcticamente no existir diferencia entre IC2 e IR . En consecuencia, con esta fuente espejo modificada y en primera aproximacin o bien en forma prctica se podr determinar la corriente de utilizacin mediante: VCC - 2 . VBEu1-3 IC2 = IR = -----------------------R IV.4.3.- Fuente de Corriente WIDLAR: Algunas de las caractersticas deseables que deben ofrecer estos circuitos requeridos para la polarizacin de los circuitos integrados lineales, entre ellos las etapas amplificadoras diferenciales, son las de a) entregar corrientes de utilizacin poco dependientes de los valores de las tensiones de alimentacin de modo que tales circuitos integrados no se encuentren limitados a ser alimentados por un determinado valor de tensin de alimentacin, b) proporcionar altos valores de resistencia de salida de manera de conseguir los mas altos valores de Rechazo al Modo Comn y c) permitir el establecimiento y control de bajos valores de corriente de utilizacin sin requerir resistores R de alto valor que compliquen o impidan su integracin. Precisamente el perfeccionamiento de los aspectos sealados anteriormente, admitiendo las limitaciones de los circuitos recin estudiados se logra en el circuito WIDLAR que se representa en la figura IV.23. En este circuito, el hecho de haberse incorporado un resistor en uno de los emisores del par de transistores que conforman la fuente de corriente, hace que las mallas de entrada de los mismos ya dejen de ser espejo una de la otra, con lo que planteando la ecuacin asociada a dichas mallas se tiene: VBE2 = VBE1 - IC2 . RE2 (IV.35.) con lo que es de esperar que IC1 > IC2 (IV.34.)
127

Para establecer dicha relacin de desigualdad, consideraremos nuevamente la ecuacin del diodo base-emisor en su primera aproximacin: IC = Is . e (VBE / VT) de donde VBE = VT . ln (IC / Is )
por ello, planteando dos ecuaciones similares, una para T1 y la otra para T2 y reemplazando en la expresin (IV.35.): VT . ln (IC2 / Is ) - VT . ln (IC1 / Is ) + IC2 . RE2 = 0 o sea: VT . ln (IC1 / IC2 ) - IC2 . RE2 = 0
en consecuencia el resistor RE2 que permite disminuir IC2 con respecto a IC1 resulta: VT IC1 RE2 = ------- . ln (---------) IC2 IC2 (IV.36.) en donde adems: VCC - VBEu1 IC1 = ------------------R
(IV.37.)
A travs de los ejemplos numricos veremos como emplear estas expresiones tanto para proyecto como para el anlisis de circuitos, y verificaremos asimismo la medida en que pueden imponerse relaciones de hasta 100 veces entre los valores de IC1 e IC2 , as como el grado de dependencia de la corriente de utilizacin IC2 con respecto a las variaciones en el valor te la tensin de alimentacin VCC . En cuanto a la resistencia de salida de este fuente de corriente la misma es compatible con la de una etapa con resistencia de emisor sin puentear, de modo que ahora considerando: RE2 Ro2 = hoe2-1 . (1 + hfe2 . ----------------------- ) RE2 + RT + hie2 IV.4.4.- Fuente de Corriente CASCODE: En este caso la configuracin se halla constituida por cuatro transistores tal como se observa en la figura IV.24. Tanto los transistores T3 como T4 poseen su juntura base-colector en cortocircuito por lo que se hallan funcionando como diodos, sobre los cuales se desarrollan las tensiones de umbral VBEu3 = VBEu4 = 0,6 V. En consecuencia, la corriente a lo largo del resistor R resulta ser: VCC - 2 . VBEu3-4 IR = -----------------------R Despreciando las pequeas corrientes de base IB2 e IB4 y atento la conexin directa de colector de T3 con emisor de T4 , se tendr IC4 = IC3 = IR luego, por tratarse de una configuracin espejo entre T1 y T3 se tendr tambin: IC1 = IC3 y debido nuevamente a la conexin directa del emisor de T2 al colector de T1 : IE2 = IC1 = IC2 = IR por lo que: VCC - 2 . VBEu3-4 IC2 = IR = -----------------------R Veremos seguidamente el error que se comete al aceptar dicha igualdad: (IV.39.) con RT = R // hib1 (IV.38.)
128
1 IE2 = IC2 + IB2 = IC2 . ( 1 + --------- ) hFE2 por lo tanto: 1 IC3 = IC2 . ( 1 + --------- ) hFE2
por conexin directa:
IC1 = IE2
y por espejo:
IC3 = IC1
Asimismo:
2 IE4 = IC3 + IB3 + IB1 = IC3 . ( 1 + --------- ) hFE3
por lo que reemplazando I por la expresin anterior: 1 2 IE4 = IC2 . ( 1 + --------- ) . ( 1 + --------- ) hFE3 hFE2 Por otro lado: y operando matemticamente: IC2 IR = IC4 + IB4 + IB2 = IE4 + IB2 = IE4 + --------hFE2 por lo que reemplazando IE4
1 2 IC2 IR = IC2 . ( 1 + --------- ) . ( 1 + --------- ) + -------hFE3 hFE2 hFE2 2 1 2 1 IR = IC2 . [ ( 1 + --------- ) + ( -------- ) + ( -------------- ) + ( -------- ) ] hFE2 hFE3 . hFE2 hFE2 hFE3 Si suponemos iguales a los hFE, despreciando el trmino 2 --------hFE2 4 --------hFE (IV.40.)
<<
vale decir:
IR IC2 = -----------------------1 + ( 4 / hFE2-3)
Se observa que en esta fuente de corriente si se toma como corriente de utilizacin IC2 al valor que arroja la ecuacin (IV.39.), la relacin (IV.40.) expresa que se estar cometiendo un error igual al doble del que se tiene en la fuente de corriente espejo (expresin (IV.32.). Quiere decir que desde el punto de vista de errores por bajo valor de hFE , esta fuente posee claras desventajas respecto de las anteriores. Veremos que la configuracin privilegia al parmetro Resistencia de Salida, ya que en trminos de dependencia de las variaciones de la fuente de alimentacin y valores altos de R para pequeas corrientes se halla en pi de igualdad con la fuente de corriente espejo.
129

Desde el punto de vista dinmico puede interpretarse que la resistencia de salida del transistor T1 , es decir 1 ro1 = ------------1 . gm1 cumple la funcin de una resistencia conectada en el emisor de T2 sin puentear, por lo que la resistencia de salida de T2 que es la resistencia de salida de esta fuente, resultar igual a: con RT = R // (2.hib3-4 ) y dado que
generalmente:
ro1 Ro2 = ro2 . (1 + hfe2 . --------------------- ) ro1 + RT + hie2 ro1 >> ( RT + hie2 ) finalmente se tendr:
Ro2 = ro2 . (1 + hfe2 )
(IV.41.)
La expresin (IV.41.) la mayora de las veces permite estimar la gran resistencia de salida que proporciona esta fuente de corriente y que por tal caracterstica justifica el empleo de 4 transistores. Sin embargo conviene tener presente que dado que desde el punto de vista esttico: VBE4 - VBE2 - VCE1 + VBE1 = 0 de modo que VCE1 = VBEu = 0,6 V si bien la saturacin de estos transistores se ubica en solo 200 o 300 mV, esta polarizacin se encuentra muy cercana a dicha zona haciendo peligrar un elevado valor para ro1 que satisfaga la desigualdad antes considerada Cabe puntualizar asimismo que por los elevados valores que arrojan los clculos a realizar por la expresin (IV.41.), muchas veces de decenas de Mohm, una vez ms el modelo aproximado del transistor bipolar que hemos utilizado para la obtencin de Ro2 puede volver a ser demasiado impreciso por no contemplar a la resistencia de transicin basecolector r motivo por el cual y como se anticipara en algn prrafo precedente, dicha solucin solo nos permite estimar tal parmetro ya que en la prctica generalmente el mismo ser inferior, especialmente en transistores integrados tipo PNP. IV.4.5.- Fuente de Corriente WILSON: Si se deseara obtener una fuente de corriente mas inmune a los bajos valores de hFE de sus transistores, medido en trminos de igualdad entre IR e IC2, la configuracin estudiada precedentemente puede modificarse resultando as la llamada fuente de corriente WILSON que responde al esquema de circuito representado en la figura IV.25. En dicho circuito, recorriendo la malla integrada por VEE , R, malla de entrada del transistor T2, cortocircuito entre base y colector de T1 y malla de entrada de T1-3, se plantea la siguiente ecuacin: VEE - 2 . VBEu1-2 VEE - IR . R - VBE2 - VBE1 = 0 de donde: IR = -----------------------(IV.42.) R
130
Consideraremos seguidamente el error que se comete al tomar a esta corriente IR como la corriente de utilizacin IC2 que proporciona la fuente de corriente Wilson: -por una parte, la ecuacin del nodo en que se hallan conectados base de T2 con colector de T3 expresa: -asimismo debido a la configuracin espejo integrada por T1 y T3 : IC3 = IC1 IR = IC3 + IB2
-y tambin de acuerdo a la ecuacin del nodo en que se hallan conectados emisor de T2 , base de T3 y colector y base de T1 : IC1 = IE2 - 2 . IB1-3 = IE2 2 . IC3 - ------------ = hFE3 2 . ( IR - IB2 ) IB2 . ( 1 + hFE2 ) - ----------------------hFE3
por lo tanto reemplazando en la primera y operando matemticamente: 2 2 . IB2 IC2 2 IR . ( 1 + -------- ) = IB2 . ( 1 + hFE2 ) + ------------ + IB2 = -------- ( 2 + hFE2 + ------- ) hFE3 hFE2 hFE3 hFE3 2 hFE2 . hFE3 + 2 . hFE2 + 2 - 2 IC2 = IR . --------------------------------------------- = IR. ( 1 - -------------------------------------- ) hFE2 . hFE3 + 2 . hFE2 + 2 hFE2 . hFE3 + 2 . hFE2 + 2 finalmente considerando hFE2 = hFE3 = hFE por simetra e identidad de componentes: 2 IC2 = IR . ( 1 - ------------------------------ ) hFE2 + 2 . hFE + 2 (IV.43.) as despejando IC2 :
En esta ltima expresin puede apreciarse que el error en considerar a la corriente de utilizacin de la fuente como IC2 = IR dada por la ecuacin (IV.42.) se encuentra ahora expresado en funcin de la inversa de la ganancia esttica
131

de corriente al cuadrado de modo tal que el mismo resulta despreciable sobre todo comparando con los que se obtuvieron en los circuitos que precedieron. Esta apreciable ventaja se consigue, en trminos de comportamiento dinmico con una pequea disminucin de la resistencia de salida toda vez que ahora el transistor T1 conectado sobre el emisor de T2 se comporta como diodo y no como ocurra en la fuente Cascode por lo que puede demostrarse que con buena aproximacin: hfe2 . ro2 Ro2 = ------------2 (IV.44.)
IV.5.- CONCEPTOS DE PROYECTO DE AMPLIFICADORES DIFERENCIALES: IV.5.1.- Desarrollamos el tema bajo la suposicin del requerimiento de proyecto de una etapa diferencial tal que realizada con el conjunto de transistores integrados tipo CA3086 sea capaz de proporcionar una ganancia Avd superior a 50 con una relacin de rechazo de modo comn no inferior a 60 dB cuando se encuentra cargado con aislacin de componente de continua y con referencia de masa con una resistencia RL de 10 KOhm y sea excitado en ambas bases con generadores de 100 Ohm de resistencia interna (RB ). De acuerdo con los datos aportados queda totalmente definida la disposicin de componentes del amplificador diferencial en tanto que al disponerse en el integrado de otros tres transistores y en consideracin a que el valor de requerido descarta la posibilidad de una polarizacin pasiva, en principio recurrimos a una fuente de corriente tipo espejo condicionada a que mediante la misma se pueda conseguir los 60 dB solicitados. En conclusin el circuito que se propone proyectar se ajusta al esquema indicado en la figura IV.26. precedente. Segn lo estudiado en la fuente espejo, y en este caso en particular en la malla que contiene al transistor T4 que opera como diodo, se tiene: VEE - VBEu4 VEE - IR . R - VBE4 = 0 por lo que: IR = -------------------(IV.30'.) R como el proyecto se encara haciendo IR >> ( 2 . IB3-4 ) y al tratarse de una configuracin espejo: IR = ICQ4 = ICQ3 .
Luego por conexin directa de colector de T3 con la unin de los emisores de T1 y T2 y adems por la simetra de los circuitos de estos dos transistores, especialmente de sus mallas de entrada o base-emisor: ICQ3 ICQ1 = ICQ2 = -------2 (IV.45.)
Desde el punto de vista dinmico, dado que T3 tiene su emisor a masa y atento a los valores tpicos de tensin de Early de estos transistores NPN integrados (100 120 V), la resistencia de salida de este fuente de corriente resulta ser: Ro3 = ro3 102 1 1 4 . 103 = ----------------- = --------------------- = ------------- = ---------2,5 . 10-4 . gm3 gm3 ICQ3 NPN . gm3 (IV.46.)
Considerando la expresin (IV.16.) y dado los valores de RB1-2 en todo proyecto en principio puede estimarse que la C.M.R.R. se aproxime a: Ro3 = --------- = gm1-2 . Ro3 = 40 . ICQ1-2 . Ro3 hib1-2 reemplazando Ro3 por (IV.46.) y teniendo en cuenta (IV.45.): = 40 . ICQ1-2 102 . ---------- = 2 . 103 = 66 dB ICQ3
132

resultado este ltimo muy importante, ya que nos expresa que seleccionada la fuente de corriente espejo como fuente de polarizacin de un amplificador diferencial, independientemente de la corriente de polarizacin, la Relacin de Rechazo de Modo Comn queda fijada como una constante dependiente nicamente de la tensin de Early del transistor T3 que conforma a dicha fuente espejo. As con transistores NPN como en nuestro caso el mejor valor esperable oscila en los 66 dB aclarndose que si se tratara de transistores PNP, que en el mismo tipo de circuito integrado presentan tensiones de Early inferiores (50 a 60 V) tpicamente, se obtendran C.M.R.R. del orden de los 60 dB (103 ) que an as cumplira con el requerimiento del proyecto. Concluimos entonces que una etapa diferencial polarizada con fuente de corriente tipo espejo opera con valores tpicos de C.M.R.R. del orden de 60 dB (1000 veces) independientemente de la corriente de polarizacin. Para continuar con la valorizacin de los componentes del circuito procedemos a considerar el otro dato suministrado, es decir la ganancia Avd , la que de acuerdo con la ecuacin (IV.14.) y despreciando nuevamente el trmino dependiente de RB1-2 resulta: gm1-2 - Rd Avd = ----------------------------------- = - ---------- . Rd = -20 . ICQ1-2 . Rd (IV.47) 2 2 . [ hib1-2 +(RB1-2 / hfe1-2)] expresin esta ltima que por su simplicidad resulta muy til para la resolucin de los problemas de proyecto. En nuestro caso y sin considerar la fase, introduciendo el valor de la ganancia pedida se obtiene: ICQ1-2 . Rd > 2,5 (A)
Hasta aqu se han considerado la totalidad de datos del proyecto y a partir de (A) es posible plantear una ecuacin pero la misma posee dos incgnitas: ICQ1-2 y RC1-2 (ya que Rd = RC1-2 // RL ). Esta situacin que como sabemos es muy comn en todo problema de proyecto nos obliga a plantear otras relaciones ( condiciones estticas de trabajo por ejemplo) y adoptar con criterio algn otro componente de modo tal de poder llegar a plantear otra ecuacin ms con las mismas dos incgnitas y conseguir la resolucin del sistema. En tal sentido del estudio del comportamiento esttico de las mallas de salida de T1 y T2 y teniendo en cuenta la ecuacin (IV.3.): ICQ1-2 . RC1-2 = VCC + 0,6 (V) - VCEQ1-2 que, como se observa, nos permitira plantear la otra ecuacin buscada si se valoriza numricamente su segundo miembro. Por ello a partir de la informacin del Manual consideramos que al ser BVCEomin = 15 V y al tener en cuenta que si T1 o T2 quedaran cortados la mxima tensin a la que estaran sometidos sera (VCC + 0,6 (V)), con el acostumbrado factor de seguridad adoptamos: VCC < 10 V VCC + 0,6 (V) < 0,7 . BVCEomin = 0,7 . 15 = 10,5 V , es decir Asimismo y dado que para la condicin de corte de T3 su mxima tensin colector-emisor sera ( VEE - 0,6 (V)) para una alimentacin simtrica, la misma limitacin es vlida para VEE . Con dicho criterio y con la condicin de verificar luego su consistencia, tal como ocurre en todo proceso de aproximaciones sucesivas, es posible adoptar: VCC = VEE = 9 V Como veremos ms adelante, a los fines de conservar un funcionamiento lineal el par de transistores diferenciales deben observar una excursin muy limitada alrededor de su punto de reposo. Asimismo debe considerarse el bajo valor de tensin colector-emisor de saturacin que los fabricantes aseguran para estos transistores (del Manual VCEsat < 0,23 V) . Esto motiva la inquietud de asegurar que con solo 2 3 V de tensin VCEQ1-2 se hara operar a los mismos lo suficientemente alejados de la zona de saturacin permitiendo simultneamente un aceptable modo comn de pico positivo (VM+ ). En consecuencia, a partir de la ecuacin (IV.3.) en nuestro caso se puede considerar: VCC + 0,6 (V) - VCEQ1-2 = (9 + 0,6 - 3 ) = 6,6 V por lo tanto ICQ1-2 . RC1-2 < 6,6 (B)
Se logra as plantear un sistema de dos ecuaciones (A) y (B) con dos incgnitas ( ICQ1-2 y RC1-2 ) que debe ser resuelto mediante algn mtodo eficaz. En nuestro caso elegimos el camino de dividir (B) por (A): 6,6 ICQ1-2 . RC1-2 ------------------- = --------2,5 ICQ1-2 . Rd o sea : RC1-2 . RL RC1-2 = 2,64 Rd = 2,64 . ---------------RC1-2 + RL
133

con lo que en definitiva: RC1-2 = 1,64 RL y como RL = 10 KOhm RC1-2 = 16,4 KOhm Para adoptar el valor comercial debemos tener presente que si adoptamos por exceso privilegiamos el cumplimiento de la condicin (A) vale decir mayor facilidad para cumplir con la ganancia, mientras que se adoptamos por defecto facilitamos el hecho de que el par de transistores del diferencial operen adecuadamente separados de la zona de saturacin (condicin (B)). Supongamos privilegiar esto ltimo y adoptemos: 10 . 15 . 103 Continuando ahora con la resolucin del sistema de dos ecuaciones determinamos RL = -------------------- = 6 KOhm ( 10 + 15 ) 2,5 2,5 y de la ecuacin (A) ICQ1-2 > ---------- = ------------- = 0,42 mA por lo que adoptamos un valor superior: ICQ1-2 = 0,5 mA 6 . 103 Rd En consecuencia la fuente de corriente espejo debe disearse para una corriente ICQ3 = 2 . ICQ1-2 = 1 mA por lo que a partir de la ecuacin (IV.30'.) calculamos: 9 - 0,6 VEE - VBEu4 R = -------------------- = ---------------- = 8,4 KOhm 10-3 ICQ3 entonces elegimos un valor comercial cercano, por ejemplo R = 8,2 KOhm y llevamos a cabo todo el proceso de verificacin de lo planteado hasta aqu. 9 - 0,6 VEE - VBEu4 ICQ3 = -------------------- = ---------------- = 1,024 mA R VCEQ1-2 = VCC 8,2 . 103 + 0,6 (V) - ICQ1-2 . RC1-2 ; ICQ3 1,024 mA ICQ1-2 = ---------- = ---------------- = 0,512 RC1-2 = 15 KOhm
mA
2 2 = 9 + 0,6 - 0,512 . 10-3 . 15 . 103 = 1,92 V
que si bien es inferior a lo previsto, an as hace operar al par diferencial dentro de su zona lineal por lo que continuamos la verificacin. Para tal fin a partir del manual: Para f = 1 KHz, VCE = 3 V e IC = 1 mA se especifica hie = 3,5 KOhm - hfe = 100 - hoe = 15,6 . 10-6 (A/V) y hfe = 1 . 100 = 100
mientras que para IC == 0,5 mA y VCE = 3 V: luego la ganancia de tensin diferencial resultar: Avd
hie = 1,8 . 3,5 KOhm = 6,3 KOhm
- 6 . 103 -60 - Rd = ----------------------------------- = - -------------------------- = ------------- = -46,9 2 [63 +(100/100)] 1,28 2 . [ hib1-2 +(RB1-2 / hfe1-2)]
constatndose que tambin en este parmetro estamos por debajo de lo previsto. Por ello en tanto la aplicacin del factor de seguridad lo permite y continuando con el procedimiento de aproximaciones sucesivas, reajustamos los valores de las tensiones de alimentacin VCC = VEE = 10 V y recalculamos: VEE - VBEu4 10 - 0,6 ICQ3 = -------------------- = ---------------- = 1,146 mA R 8,2 . 103 VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 ahora, para IC == 1,2 mA y VCE = 3 V: ; ICQ3 1,146 mA ICQ1-2 = ---------- = ---------------- = 0,57 mA 2 2
= 10 + 0,6 - 0,57 . 10-3 . 15 . 103 = 2 V hfe = 1 . 100 = 100 y
hie = 0,9 . 3,5 KOhm = 3,15 KOhm
hoe = 15,6 . 10-6 . 1,1 = 17,16 . 10-6 (A/V) y para IC == 0,6 mA y VCE = 3 V:
y ro = 58 KOhm y hfe = 1 . 100 = 100 luego:
hie = 1,5 . 3,5 KOhm = 5,25 KOhm
hoe = 15,6 . 10-6 . 0,65 = 10,14 . 10-6 (A/V)
y ro = 98,6 KOhm
134

- Rd - 6 . 103 -60 Avd = ----------------------------------- = - -------------------------- = ------------- = -55,5 2 [53 +(100/100)] 1,08 2 . [ hib1-2 +(RB1-2 / hfe1-2)] que ahora si supera el valor mnimo solicitado. Por otro lado la C.M.R.R. con los conceptos de verificacin resultar ser: Ro3 58 . 103 = ------------------------------ = -------------------- = 1074 = 60,6 dB 53 +(100/100) hib1-2 + (RB1-2 / hfe1-2) Para completar la verificacin de la etapa determinaremos la resistencia de salida del amplificador diferencial RoAd y la resistencia de entrada diferencial Rid . 98,6 . 15 . 103 RoAd = ro2 // RC2 = ------------------------ = 13 KOhm 98,6 + 15 Rid = 2 . hie1-2 = 2 . 5,25 . 10 = 10,5 KOhm IV.5.2.- Como nuevo ejemplo de aplicacin supondremos enfrentar la necesidad de incrementar la ganancia diferencial a un valor de 100 como mnimo, manteniendo el valor de la resistencia de entrada diferencial verificada precedentemente y sin utilizacin de otro componente activo que no sea el circuito integrado de cinco transistores CA3086 que empleamos en el problema anterior. En primer trmino verificamos si con la estructura de circuito utilizada en el ejemplo anterior es posible lograr dicho comportamiento: - de acuerdo con la ecuacin (IV.47.) la ganancia solicitada solo se podr obtener nicamente si se aumenta ICQ1-2 o bien Rd . - dado que hie es inversamente proporcional a ICQ y habindose requerido mantener Rid = 2 . hie1-2 debe descartarse la solucin por el camino de aumentar ICQ1-2 . As entonces en el mismo circuito proyectado en el apartado anterior, la resistencia de carga dinmica mnima Rd que satisface el nuevo requerimiento de ganancia ser: Avd 100 Rd > ------------------- = ------------------------- = 8,8 KOhm 20 . 0,57 . 10-3 20 ,. ICQ1-2 y considerando que RL = 10 KOhm significa el requerimiento de un RC mnimo del orden de unos 73 KOhm sobre los cuales se desarrollara una cada de C.C. (ICQ1-2 . RC1-2) del orden de unos 42 V imposibles de suministrar ya que como se ha visto precedentemente por condiciones de ruptura colector-emisor las fuentes de alimentacin se encuentran limitadas por debajo de 10 V. La solucin se torna impracticable con la estructura de circuito que fue calculada en el apartado anterior. Por tal motivo puede pasarse a utilizar el quinto transistor que dispone el circuito integrado que se esta usando, de modo de "separar" la carga mediante una etapa que presente elevada resistencia de entrada. El circuito que se propone entonces, se indica en la figura IV.27. Para un primer clculo manteniendo las fuentes de alimentacin ya seleccionadas VCC = VEE = 10 V, las corrientes de reposo ICQ1 = ICQ2 = 0,57 mA y con el objetivo de incrementar las tensiones de reposo VCEQ1 = VCEQ2 propiciamos una disminucin de las resistencias de colector RC1 = RC2 a un valor de 12 KOhm en lugar de los 15 KOhm que se haban seleccionado en el problema anterior. As las nuevas tensiones de reposo se ubicarn en: VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 = 10 + 0,6 - 0,57 . 10-3 . 12 . 103 = 3,8 V
135
Segn se determin con anterioridad, para la nueva ganancia Rd > 8,33 KOhm . Con la modificacin circuital el cambio es que ahora dicha resistencia de carga se compone por el paralelo de la RC2 recin reajustada con la resistencia de entrada del transistor T5 en su configuracin colector comn (Ri5 ). Por lo tanto: Rd . RC2 8,3 . 12 . 103 Ri5 > --------------- = ----------------------- = 27 KOhm 12 - 8,3 RC2 - Rd perfectamente posibles con la etapa C.C. propuesta.
Desde el punto de vista de las condiciones de reposo, para T5 se puede adoptar una ICQ5 = 0,5 mA, Por otra parte en la malla de salida de T2 se tiene: VCT2 = VBT5 = VCC - ICQ2 . RC2 luego en la malla de entrada de T5 : = 10 - 0,57 . 10-3 . 12 . 103 = 3,16 V
VET5 = VBT5 - VBEu5 = VR5 = 3,16 - 0,6 = 2,56 V y VCEQ5 = VCC - VET5 = 10 - 2,56 = 7,44 V
en consecuencia:
4,7 . 104 La resistencia de carga dinmica de esta etapa agregada resulta: Rd5 = RE5 // RL = -------------- = 3,2 KOhm 4,7 + 10 en consecuencia la resistencia de entrada de esta etapa resultar: Ri5 = hie5 + hfe5 . Rd5 = 6,3 . 103 + 100 . 3,2 . 103 = 326 KOhm y su ganancia: hfe5 . Rd5 320 Av5 = ------------------ = ------------- = 0,98 326 Ri5 por lo que en la etapa diferencial se tendr: Rd2 - Rd2 326 . 12 . 103 Ri5 . RC2 = --------------- = ----------------------- = 11,6 KOhm 12 + 326 RC2 + Ri5 -11, 6 . 103 -116
2,56 V VR5 RE5 = -------- = ------------------ = 5,12 KOhm 0,5 . 10-3 A ICQ5
siendo su comercial mas cercano
RE5 = 4,7 KOhm
136

Avd1-2 = ----------------------------------- = - -------------------------- = ------------- = - 107,5 2 [53 +(100/100)] 1,08 2 . [ hib1-2 +(RB1-2 / hfe1-2)] y la ganancia del sistema amplificador: Avtot = Avd1-2 . Av5 = -107,5 . 0,98 = -105,35 = 40,4 dB con fase 180 que satisface los requerimientos del proyecto. El circuito propuesto queda as totalmente definido, con el conocimiento de todos sus componentes, con la verificacin del cumplimiento de la Rid y la ganancia solicitada. Cabe agregar asimismo que, dado que no se ha modificado la estructura de la fuente espejo, la C.M.R.R. se ha mantenido en su valor antes verificado y comprendido entre los 60 y 66 dB, cosa que igualmente hubiera ocurrido an si se hubiera modificado la corriente de dicha fuente. Es frecuente que del esquema estudiado tambin interese conocer la magnitud de la resistencia de salida. En el ltimo ejemplo, dado que la etapa de salida es del tipo seguidora, se tendr: RC2 Ros5 = Rd5 // (hib5 + --------) = 3,2 . 103 // (63 + 120) = 173 Ohm hfe5 IV.5.3.- Continuando el ejemplo de aplicacin, supondremos tener la necesidad de modificar el circuito precedente de modo de incrementar la resistencia de entrada diferencial (Rid ) por encima del valor de 60 KOhm. Recordemos que Rid = 2 . hie1-2 por lo que hie1-2 > (Rid / 2) = 30 KOhm. deber imponerse una corriente de
En consecuencia dado que hie1-2 reposo en T1-2 que no supere el valor de:
= hfe1-2 / gm1-2 = hfe1-2 / (40 . ICQ1-2 )
100 hfe1-2 ICQ1-2 < --------------- = ------------------ = 0,08 mA 40 . 30 . 103 40 . hie1-2 y por lo tanto al ser ICQ3 = 2 . ICQ1-2 = 0,1 mA
por lo que puede adoptarse un valor cercano a ICQ1-2 = 0,05 mA
Para permitir el gobierno de una coriente de tan baja magnitud es necesario modificar la estructura de la fuente de corriente usada para la polarizacin de la etapa diferencial, pasando a una fuente tipo WIDLAR tal como se aprecia en la figura IV.28. En el mismo circuito puede observarse la modificacin incluida en la etapa colector comn de salida, en la cual ahora su resistencia de emisor se retorna conectada a la fuente de alimentacin negativa y mediante un sistema potenciomtrico se conecta la carga RL sin la utilizacin del condensador de acoplamiento en un punto con nivel de contnua nulo.
137
En la nueva fuente de polarizacin WIDLAR, la resistencia agregada en el emisor del transistor T3 debe ser: RE3 VT ICQ4 25 . 10-3 10-3 = ------ . ln ------- = ------------ . ln ------------- = 250 . ln 10 = 575,6 Ohm ICQ3 0,1 . 10-3 0,1 . 10-3 ICQ3
siendo el valor comercial ms cercano de RE3 = 560 Ohm con lo que posteriormente deber verificarse en definitiva la corriente que de esta forma se impone. La presencia de esta RE3 en el emisor del transistor que opera como fuente de corriente, tal como se ha visto precedentemente, produce un incremento en la resistencia de salida de la misma, segn la expresin (IV.38.): RE3 Ro3 = hoe3-1 . (1 + hfe3 . ---------------------- ) RE3 + RT + hie3 con RT = R // hib4
A partir de las Hojas de Datos para este conjunto de transistores y para la ICQ3 = 0,1 mA se obtienen: hie = 21 KOhm hfe = 80 1 1 ro = ------------- = ------------------------- = 1 MOhm . gm 2,5 . 10-4 . 40 . 10-4
mientras que para una ICQ1-2 = 0,05 mA estos parmetros son: hie = 22,8 KOhm hfe = 50 hoe = 5 . 10-6 A/V hib = 1/gm = 1/ (40 . 0,05 . 10-3 ) = 500 Ohm
dado que adems hib4 = 1/gm4 = 1/ (40 . 10-3 )= 25 Ohm hib4 << R y RT << (hie3 + RE3 ) en la ecuacin anterior se tendr: gm3 . hie3 . RE3 Ro3 = hoe3-1 . (1 + ----------------------- ) y como RE3 << hie3 Ro3 = hoe3-1 . (1 + gm3 . RE3 ) RE3 + hie3 con lo que: Ro3 = 1 . 106 . ( 1 + 40 . 10-4 . 560) = 1,22 MOhm
137

En consecuencia la Relacin de Rechazo de Modo Comn que se obtiene con el nuevo circuito ser: Ro3 1,22 . 106 = ------------------------------ = -------------------- = 2425 = 67,7 dB 500 +(100/30) hib1-2 + (RB1-2 / hfe1-2) pudindose comprobar la ventaja que se obtiene en este parmetro. Continuando el clculo del resto del circuito, dado que las fuentes de alimentacin VCC = VEE = 10 V no se han modificado y atento a que la corriente en las ramas se ha disminuido en diez veces, pueden incrementarse en la misma proporcin las resistencias de colector RC de modo que las tensiones de reposo VCEQ no se modifiquen apreciablemente. Por ejemplo si adoptamos un RC = 180 KOhm se tendr: VCT1-2 = VCC - ICQ1-2 . RC1-2 = 10 - 0,05 . 10-3 . 180 . 103 = 1 V VCEQ1-2 = VCC + 0,6 (V) - ICQ1-2 . RC1-2 y en consecuencia la tensin en el emisor de T5 resulta: VET5 = VCT1-2 - VBEu5 = 1 - 0,6 = 0,4 V Si adoptamos una ICQ5 pequea ello traer aparajada una suma (R + R) grandes y por lo tanto una resistencia de entrada de T5 elevada. Por ejemplo para una ICQ5 = 0,1 mA, el potencimetro R+ R se ajustar de modo que la tensin de salida de continua sea nula. As: 0,4 VET5 R = --------- = -------- = 4 KOhm 10-4 ICQ5 en consecuencia: R//RL = 100 KOhm//10 KOhm = 9,1 KOhm y Rd5 = R + (R//RL ) = (4 + 9,1) KOhm = 13,1 KOhm y VEE 10 R = ------- = -------- = 100 KOhm ICQ5 10-4 = 10 + 0,6 - 0,05 . 10-3 . 180 . 103 = 1,6 V
Ri5 = hie5 + hfe5 . Rd5 = 21 . 103 + 80 . 13,1 . 103 = 1,07 MOhm La resistencia de carga dinmica de esta etapa agregada resulta: Rd2 en consecuencia la ganancia de este sistema resultar: -154,1 . 103 -154,1 . 103 - Rd2 Avd1-2 = ----------------------------------- = - ---------------- = ------------------- = - 153,2 2 (500 + 3) 1006 2 . [ hib1-2 +(RB1-2 / hfe1-2)] 80 . 9,1 . 103 hfe5 . (R//RL ) = --------------------- = ---------------------- = 0,68 1,07 . 106 Ri5 Av = Avd1-2 . Av5 = (-153,2) . 0,68 = 104,2 Con respecto a este resultado debe notarse que la principal causa de esta disminucin de la ganancia con respecto a la que se obtena con el circuito precedente ocurre en la etapa seguidora de salida debido al elemental circuito de desplazamiento de nivel de C.C. incluido en ella, el que sin embargo nos permite obtener un punto de conexin de la carga con nivel de C.C. nulo, siendo innecesaria la incorporacin del condensador de acoplamiento. El otro inconveniente que introduce el citado circuito de desplazamiento de nivel de C.C. lo mediremos a travs de la resistencia de salida del sistema que pasamos a verificar seguidamente. Con ese objetivo debemos considerar el circuito equivalente indicado en la figura IV.29. 180 . 1,07 .106 = RC // Ri5 = --------------------- = 154,1 KOhm 180 + 1070
Av5
138
En l se tiene: hib5 1 = ------ = 250 Ohm gm5 y
180 . 103 RC1-2 -------- = ---------------- = 2,25 KOhm hfe5 80
luego, la asociacin serie-paralelo arroja el siguiente resultado: RC1-2 Ro5 = (R//RL ) // (R + hib5 + --------- ) = 9,1 . 103 // (4 . 103 + 250 + 2,25 . 103 ) = 3,8 KOhm hfe5 pudindose constatar su apreciable aumento comparando con el resultado obtenido en el circuito anterior (173 Ohm). IV.5.4.- Volvamos al circuito original en el cual en lugar de requerirse aumentar la ganancia supongamos solicitar un incremento de la relacin de rechazo de modo comn. Tal como se observa en el circuito indicado en la figura IV.30., ello puede lograrse con una fuente de corriente de configuracin espejo pero agregando en ambos emisores la resistencia requerida de acuerdo con la resistencia de salida que se necesite. VEE - VBEu4 En este circuito: IR = ICQ4 = ICQ3 = ---------------R1 + R4 para nuestro caso, supondremos seguir manteniendo el valor de ICQ3 = 1 mA, por lo que: 10 - 0,6 R1 + R4 = --------------- = 9,4 KOhm , 10-3 que se puede lograr con una R4 = 8,2 KOhm y una R1 = 1,2 KOhm.
La resistencia de salida de esta fuente responde a una expresin idntica a la que hemos utilizado para la fuente WIDLAR, con la diferencia que ahora la resistencia equivalente del circuito de base, es decir RT resulta: 1 RT = (------- + R4 ) // R gm4 aproximadamente igual a RT = R4 // R = 8,2 KOhm // 1,2 KOhm = 1,047 KOhm que
139

no obstante, como anteriormente, contina siendo despreciable frente a (R3 + hie3 ) por lo que nuevamente:
Ro3 = hoe3-1 . (1 + gm3 . R3 ) = 64,1 . 103 . (1 + 40 . 8,2) = 21,09 MOhm por lo que la relacin de rechazo de modo comn queda en: Ro3 21,09 . 106 = ------------------------------ = -------------------- = 413529 = 112,3 dB 50 +(100/100) hib1-2 + (RB1-2 / hfe1-2) IV.6.- CARACTERISTICA DE TRANSFERENCIA DE LOS AMPLIFICADORES DIFERENCIALES: Para el circuito amplificador diferencial se desa realizar un estudio de su funcin transferencia, en particular de su caracterstica de linealidad en relacin con la cantidad de excursin, con la finalidad de establecer una limitacin en la amplitud de las seales de excitacin diferencial, al propio tiempo de incorporar alguna tcnica que permita mejorar esta caracterstica de funcionamiento. Con dicha finalidad reconsideraremos la configuracin diferencial que fuera presentada en la figura IV.1. y estudiada con detalle. En ella, en cada una de las ramas del circuito el valor total de la corriente de emisor podr expresarse por: (vBE /VT ) (vBE /VT ) + 1 ] = IS . e iE = IS . [ e con lo cual la corriente de la fuente de polarizacin que debe proporcionar a la de ambas ramas es: ICQ3 = IS . e y considerando que: reemplazando en la anterior queda: ICQ3 = ic1 . [ 1 + e e igualmente, para la otra rama: (vBE1 /VT ) + IS . e (vBE2 /VT ) = IS . e (vBE1 /VT ) [ 1 + e vd (IV.48.) (vBE2 - vBE1 )/VT ]
vBE2 - vBE1 = VBEu2 + v2 - VBEu1 - v1 = (vd /VT ) ] o bien:
v2 - v1 =
ic1 1 ------ = ------------------(vd /VT ) ICQ3 1 + e
1 ic2 ------ = --------------------(vd /VT ) ICQ3 1 + e
(IV.48.)
Siendo las corrientes de colector ic1 e ic2 corrientes en la salida del amplificador diferencial, mientras que segn su definicin, vd es la tensin de entrada de modo diferencial, las expresiones (IV.48.) representan de alguna manera a la caracterstica de transferencia de esta configuracin, por lo que resulta apropiado analizarlas, en un primer paso en forma grfica. La figura IV.31. considera la representacin grfica de las expresiones precedentemente citadas. Puede constatarse en dicha figura que la zona lineal de las grficas se reducen solo al entorno de variacin de (vd /VT) < +/- 1 vale decir que para un funcionamiento aproximadamente lineal debe limitarse la excitacin a: vd < +/- 25 mV. La pendiente de estas curvas (que arrojan como resultado la dimensin de una conductancia), ya que provienen de una transferencia permiten obtener la transconductancia diferencial: diC gmd = ------dvd que aplicada a la expresin de iC2 arroja como resultado: -(vd /VT ) (1/VT ) . e gmd = --------------------------- . ICQ3 -(vd /VT ) (1 + e )2
(IV.49.)
140
y el valor mximo de esta transconductancia diferencial se produce en el punto de inflexin de estas curvas, o sea para (vd /VT ) = 0: ICQ3 gmdM = ----------(IV.50.) 4 . VT A partir de estas ltimas expresiones se puede observar que la ganancia diferencial del amplificador se puede controlar gobernando la corriente de polarizacin que impone la fuente de corriente constante, tal como lo describe la expresin (IV.47.). Adems, tambin se puede ver en las grficas de la figura IV.31. que si hacemos (vd /VT ) > 4 , practicamente iC2 = ICQ3 = constante, deducindose que el Amplificador Diferencial se comporta como un limitador natural de la seal que procesa, ya que para excitaciones mayores a vd = +/- 4 . VT = +/- 100 mV no se obtienen significativos incrementos en vod . Por ltimo y dado que diC2 = gmd . dvd y que gmd = f (ICQ3 ) , si se hace variar a ICQ3 y por lo tanto gmd en funcin de una segunda seal de excitacin, ahora aplicada en la base del transistor T3 , se obtendr a la salida una mezcla de ambas excitaciones logrndose por consecuencia una etapa del tipo denominado mezcladora. IV.6.1.- Limitacin de la excitacin: Normalizando la transconductancia diferencial por su valor mximo, segn expresiones precedentemente obtenidas, es posible obtener el resultado que analticamente se detalla mas adelante, y grficamente se representa en la figura IV.32.: -(vd /VT ) 4 . e gmd ---------- = ---------------------------(vd /VT ) gmdM (1 + e )2
(IV.51.)
se puede comprobar tanto en esta ltima expresin, como en la grfica de la figura IV.32. que para: a) (vd /VT ) = 0 b) (vd /VT ) = +/- 1 c) (vd /VT ) = +/- 2 resulta resulta resulta gmd / gmdM = 1 gmd / gmdM = 0,8 gmd / gmdM = 0,4
141

y las conclusiones se pueden resumir de la siguiente manera: 1) la transconductancia diferencial, o lo que es lo mismo, la ganancia de tensin diferencial, es una funcin de la seal de excitacin que es una de las formas en que la alinealidad se manifiesta; 2) la mencionada transconductancia resulta ser mxima cuando dicha excitacin es nula y luego disminuye a medida que la excitacin aumenta. En otras palbras, las conclusiones precedentes permiten aseverar que la transferencia o la ganancia diferencial del amplificador estudiado resulta una funcin no lineal o alineal y que si no se tomaran adecuadas precauciones respecto de la zona de trabajo de dicha transferencia se producira una distorsin no deseada de la seal de informacin amplificada. La tercer conclusin en consecuencia, tiende a preservar la integridad de tal seal, por lo que limita la excitacin; 3) manteniendo a la seal de excitacin dentro del rango mximo comprendido entre (vd /VT ) = +/- 1, es decir: vdmax+ = 25 mV. y vdmax- = -25 mV.
la transconductancia diferencial gmd solo vara en un 20 % respecto de su valor mximo;, pudindose aproximar el comportamiento del amplificador diferencial al de un amplificador lineal (se admite el mismo pequeo error que hemos aceptado ya en estudios precedentes). IV.6.2.- Mejora de la linealidad - Ampliacin del rango de excursin: Si se desea ampliar el rango de excitacin de modo diferencial, manteniendo la caracterstica de linealidad dentro del margen de error ya sealado, puede agregarse una pequea resistencia en ambos emisores de las ramas del amplificador diferencial, tal como se estudiara en el circuito amplificador de la figura IV.15. que se presentara como un ejemplo ms de amplificadores diferenciales tratados en el apartado IV.2.3. y que se detalla ahora, en la figura IV.33. Puede demostrarse que la transferencia de conductancia diferencial mxima resulta en este caso: 1 gmdM = ---------------------------(4 .VT / ICQ3 ) + 2 . Re (IV.52.)
constatndose la obtencin de una transconductancia y por lo tanto una amplificacin diferencial inferior que disminuye a medida que se incremente a Re . Sin embargo, a costa de esta disminucin de la ganancia, se obtiene una apreciable mejora de la linealidad, ya que si se vuelve a representar a la transconductancia diferencial normalizada, por ejemplo para un Re = 50 Ohm se obtiene el resultado representado en la figura IV.34. en donde para el mismo porcentaje de variacin de la transconductancia del 20 % por debajo del valor mximo se tiene: o lo que es lo mismo: vdmax = +/- 100 mV (vd /VT ) = +/- 4 notndose que la linealizacin se profundiza a medida que se aumenta el valor de Re. IV.7.- EJEMPLO DE AMPLIFICADOR DIFERENCIAL CON TRANSISTOR UNIPOLAR: Un circuito tpico que incluye una fuente de corriente constante de polarizacin, todo exclusivamente en base a la utilizacin de transistores efecto de campo, se observa en el circuito de la figura IV.35. Aceptando que el comportamiento del transistor T3 corresponde a una fuente de corriente en paralelo con su respectiva resistencia interna o de salida R03, cosa que comprobaremos en el clculo numrico detallado ms adelante, pasaremos a estudiar el comportamiento dinmico. Por razones de simetra, la corriente impuesta por T3 se divide en partes
142
iguales por cada una de las ramas de la configuracin diferencial, por ello aceptaremos tambin que los transistores T1 y T2 operan en su zona activa y lineal con sus canales estrangulados en un punto. Haciendo nuevamente uso del principio de superposicin, en un primer paso consideraremos el comportamiento dinmico del circuito frente a una excitacin de modo diferencial, anulando la correspondiente al modo comn. De acuerdo a lo visto con anterioridad, para este modo de excitacin ambos transistores (T1 y T2 ) trabajan en la configuracin fuente comn ya que el nodo unin de terminales de fuente (o nodo A) se comporta como una tierra virtual, de manera que el circuito equivalente de un transistor pero que contempla la presencia del otro, es el representado en la figura IV.36. En dicho circuito, en la parte de salida se tiene: mientras que en la parte de entrada: vodd = -gm . vgs . Rd
RG vgs = vid . ------------RG + Rs
de manera tal que la ganancia de tensin de modo diferencial con salida diferencial es: vodd RG Avdd = ------- = -gm . Rd . -----------RG + Rs vid (IV.53.)
En cambio para la seal de excitacin de modo comn, el circuito equivalente mas simple de uno de los transistores que tiene en cuenta la presencia del otro, se indica en la figura IV.37, en donde ya se reemplaza al transistor por su circuito equivalente dinmico para bajo nivel. y se tiene presente que ahora la unin de los terminales de fuente ya deja de comportarse como tierra virtual, separndose del potencial de masa segn una diferencia de potencial de modo comn que aparece en el doble de la resistencia de salida de la fuente de polarizacin (2 . Ro3 ). En dicho esquema: mientras que : RG v1c = vic . ------------RG + Rs y voc = -gm . vgs . Rd
v1c = vgs + gm . vgs . 2 . Ro3 = v1c = vgs . (1 + 2 . gm . Ro3 ) luego, la ganancia de tensin de modo comn resultar:
143
En cambio para la seal de excitacin de modo comn, el circuito equivalente mas simple de uno de los transistores que tiene en cuenta la presencia del otro, se indica en la figura IV.37, en donde ya se reemplaza al transistor por su circuito equivalente dinmico para bajo nivel. y se tiene presente que ahora la unin de los terminales de fuente ya deja de comportarse como tierra virtual, separndose del potencial de masa segn una diferencia de potencial de modo comn que aparece en el doble de la resistencia de salida de la fuente de polarizacin (2 . Ro3 ). En dicho esquema: mientras que : RG v1c = vic . ------------RG + Rs y voc = -gm . vgs . Rd
v1c = vgs + gm . vgs . 2 . Ro3 = v1c = vgs . (1 + 2 . gm . Ro3 ) luego, la ganancia de tensin de modo comn resultar: voc v1c -gm . Rd RG Avc = ------- . ------- = ------------------------ . -----------vic (1 + 2 . gm . Ro3 ) RG + Rs v1c (IV.54.)
y ya que Ro3 es grande, se puede hacer (2 . gm . Ro3 ) >> 1, por lo que la ganancia se puede aproximar a: - Rd RG Avc = ----------- . -----------RG + Rs 2 . Ro 3 (IV.54.)
Finalmente, la relacin de rechazo de modo comn quedar como: (Avdd / 2) ( - gm . Rd / 2) = -------------- = ----------------------- = gm . Ro3 (-Rd / 2 . Ro3) Avc (IV.55.)
en tanto que Ro3 en este caso se puede determinar estudiando el circuito equivalente del transistor T3 visto desde el terminal de drenaje tal como el presentado en la figura IV.38.:
144
V y en el circuito Ro3 = ------I entonces, reemplazando sucesivamente:
V = I1 . rds + vgs
con
I1 = I - gm . vgs
vgs = - I . R
V = I . rds . ( 1 + gm . R ) + I . R Ro3 = rds . ( 1 + gm . R )
y despejando el cociente: (IV.56.)
A continuacin procedemos a resolver el ejemplo numrico con los datos suministrados en la figura IV.35.. Para tal fin supondremos que los tres transistores unipolares son idnticos y poseen las siguientes caractersticas: IDSS = 10 mA - Vp = -4 V rds = 500 KOhm
y que tal como se indica en el circuito, requerimos que en las ramas diferenciales se establezca una corriente de polarizacin IDQ1 = IDQ2 = 1 mA. En el transistor T3 que se comporta como fuente de corriente, deber polarizarse su compuerta con respecto a la fuente, de modo que: 2 IDQ3 VGSQ3 = VP . [ 1 - ( -------- )1/2 ] = (-4) . [ 1 - (---------)1/2 ] = 2,21 V 10 IDSS con lo que su resistencia de autopolarizacin debe ser: VGSQ3 2,21 V R = ---------- = ----------- = 1,1 KOhm 2 . 10-3 IDQ3 adoptndose R = 1,2 KOhm
Para el mismo transistor tipo de juntura, el mximo valor de transconductancia es: gmo3 - 2 . IDSS -2 . 10-2 = -------------- = -------------- = 5 mA/V -4 Vp y para nuestra IDQ3 VGSQ3 gm3 = gmo3 . ( 1 - -------- ) Vp
-2,21 V gm3 = 5 mA/V . ( 1 - ----------- ) = 2,24 mA/V -4 y la resistencia de salida de esta fuente es:
Ro3 = rds3 . ( 1 + gm3 . R ) = 0,5 . 106 . ( 1 + 2,24 . 1,2 ) = 1,84 MOhm
145

IDQ3 Por su parte, en las ramas diferenciales IDQ1 = IDQ2 = -------- = 1 mA. y en consecuencia sus potenciales de compuerta 2 resultan ser: 1 IDQ1-2 VGSQ1-2 = VP . [ 1 - ( -------- )1/2 ] = (-4) . [ 1 - (---------)1/2 ] = -2,735 V 10 IDSS ya que no hay corriente en los circuitos de compuerta: VS1-2T = -VGS1-2 = 2,735 V y dado que ademas RD! = RD2 = RD1-2 VD1-2T = VDD - IDQ1-2 . RD = 12 V - 4,7 . 10-3 . 103 = 7,3 V VDSQ1-2 = VD1-2T - VS1-2T = 7,3 - 2,735 = 4,5 V y volviendo a T3 : con lo que : VD3T = VS1-2T = 2,735 V mientras que VS3T = -VEE + IDQ3 . R = -12 + 2 . 1,2 = -9,6 V verificndose que para los tres transistores (T1 , T2 y T3 )
VDSQ3 = VD3T - VS3T = 2,735 + 9,6 = 12,4 V
VDSQ > VGSQ - Vp vale decir que se encuentran polarizados en la zona activa y con el canal estrangulado en un punto. Finalmente desde el punto de vista dinmico: la ganancia diferencial: 1 RG Avdd = -gm . Rd . ------------ = -1,12 . 4,7 . ------------ = -3,5 1 + 0,5 RG + Rs mientras que la relacin de rechazo: = gm . Ro3 = 1,12 . 10-3 . 1,84 . 106 = 2208 = 66,9 dB gm3 gm1-2 = -------- = 1,12 mA/V y por lo tanto: 2
146
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional
CAPITULO V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional

V.1. - INTRODUCCIN: Al estado actual de la tecnologa la electrnica lineal de los circuitos integrados fundamenta su desarrollo en el empleo de arreglos circuitales y componentes que son de amplia utilizacin en la tcnica de los circuitos integrados y que son de aplicacin en los circuitos amplificadores operacionales. Un ejemplo de lo expuesto es la incorporacin de las fuentes de corriente en sus diversas versiones, tal como las acabamos de estudiar, en reemplazo de componentes pasivos, mecanismo conocido como carga activa. Con el objeto de justificar tales configuraciones resumiremos seguidamente algunas caractersticas comunes a los circuitos integrados lineales y particularmente el comportamiento esperado de un amplificador operacional. Entre otras caractersticas, es deseable que un buen amplificador operacional disponga de una resistencia de entrada muy grande (tericamente infinita). Como dicho parmetro se corresponde con la resistencia de entrada de la etapa diferencial de entrada, dicho requisito deriva en la necesidad de disponer de una resistencia de entrada diferencial del mayor valor posible. Otro parmetro dinmico que debe maximizarse en un amplificador operacional es la ganancia de tensin o ganancia de lazo abierto, la que tericamente debe tender a infinito, por lo que adems de la etapa de entrada precedentemente nombrada dicho dispositivo se hallar constituido por un conjunto de etapas amplificadoras que seguirn en cascada a la primera, tales que en conjunto proporcionen dicho alto valor de ganancia. La ltima etapa de dicha cascada es la responsable de asignarle al dispositivo su caracterstica de baja resistencia de salida, idealmente cero, en conjunto con una capacidad de excursin de seal compatible con las oportunamente estudiadas en las etapas de gran seal o de potencia, as como un nivel de C.C. nulo en el terminal de salida para evitar el uso de acoplamiento capacitivo. Algunas de las particularidades de la tecnologa de los circuitos integrados, tales como la mayor facilidad para integrar componentes activos tales como el transistor bipolar en lugar de diodos semiconductores o resistores de relativamente altos valores de resistencia y mucho ms para el caso de capacitores de tan solo algunos pico faradios de capacidad, dan lugar a configuraciones que difcilmente se concebiran en la tecnologa de los componentes discretos. Asimismo el hecho de que en un dispositivo integrado, todos sus componentes constitutivos se hallan dispuestos en la misma pastilla semiconductora y por lo tanto sometidos a los mismos cambios trmicos, as como la mayor facilidad para conseguir identidad de componentes, facilita la aplicacin del mecanismo de compensacin trmica. Otra caracterstica deseable de todo circuito integrado es que el mismo sea capaz de mantener su comportamiento tanto dinmico como esttico para un buen rango de valores de tensin de alimentacin de modo de no condicionar su utilizacin a un particular valor de tensin de fuente de alimentacin. V.2.- UTILIZACIN DE FUENTES DE CORRIENTE COMO CARGAS ACTIVAS: A los efectos de introducir el tema consideraremos en primer lugar una configuracin bsica en la que se aplica la tcnica de carga activa a una etapa amplificadora tipo emisor comn, tal como se representa en la figura V.1. En dicho circuito el transistor T1 es el transistor amplificador en donde se aplica la seal de excitacin Vi y se toma la tensin de salida Vo, mientras que T2 y T3 conforman una fuente de corriente del tipo espejo, siendo precisamente T2 la Carga Activa de T1 . Supondremos que la ganancia esttica de corriente hFE de los tres transistores es lo suficientemente elevada como para que en la fuente espejo se pueda admitir: VCC - VBE2-3 148
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional IR = IC3 y por lo tanto IC3 = -----------------R
en este anlisis de primera aproximacin, dada las caractersticas de la configuracin espejo IC2 = IC3 y por conexin directa de colector de T2 con colector de T1 , siempre que se establezca un circuito para la corriente de base de T1 , se tendr tambin que IC1 = IC2 = IC3 .
En cuanto a las tensiones de reposo recordemos que, en general: VCEQ = VCC - ICQ . REST mientras que en este caso, al ser reemplazada la carga esttica (o resistencia de colector de T1 ) por el transistor T2 , resulta que: VCE1 = VCC - VCE2 (V.1.)
VCE2 (VBE2 /VT) . (1 + --------) La relacin entre la IC2 = IC1 con la VCE se establece a travs de la relacin: IC2 = Is . e VAp de la que obtenemos: IC2 VCE2 = VAp . ( ------------------- - 1 ) (VBE2 /VT) Is .e
y como: (VBE1 /VT) 149 VCE1
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional VBE1 /VT) VCE1 . (1 + --------) Van . (1 + ---------) VAn . ( ------------------------------------- - 1 ) (VBE2 /VT) Is e Is e
IC1 = IC2 = Is . e y simplificando:
resulta: VCE2 = VAp
VCE1 VCE2 = VAp . -------VAn ; Vap VCE1 ( 1 + ------- ) = VCC VAn
por lo que reemplazando en la expresin (V.1.): VAn VCE1 = VCC . -------------- (V.2.) VAn + VAp
VAp VCE1 = VCC - VCE1 . ------VAn
o sea:
Si ambos transistores fuesen idnticos VAn = VAp y as la VCC se repartira en partes iguales como VCC VCE1 = VCE2 = ------2 pero como de hecho entre transistores PNP y NPN integrados en la misma pastilla semiconductora se tienen diferentes tensiones de Early (VAn distinto a VAp ) se obtendrn distintas tensiones de reposo para T1 y T2. Esto no sera grave siempre que T1 opere en la zona activa y lineal con cierta capacidad de excursin y T2 opere fuera de saturacin de modo que su resistencia de salida ro2 fuese lo suficientemente elevada. Pero lo que ocurre, tal como se observa en la figura V.2., es que al no tenerse rectas de cargas la curva caracterstica de salida de uno de los transistores es la figura de carga esttica del otro y viceversa y lo inconveniente es que la interseccin ya no se produce de un modo transversal (como ocurra con una R.C.E.) sino que lo hacen de una manera tangencial, originando un punto de reposo de alta inestabilidad. Una muy pequea variacin en las caractersticas de funcionamiento de uno de los transistores genera, por esta razn, una gran variacin en la tensin de reposo de ambos. An para condiciones normales de trabajo el VCEQ del transistor de T1 es totalmente incierto. Para que el circuito opere adecuadamente la carga debe hallarse bien definida y acoplada directamente de modo que sea ella la encargada de fijar el potencial de continua del nodo de conexin entre los colectores de ambos transistores. Desde el punto de vista dinmico, la carga del transistor T1 para estas componentes es la resistencia de salida del transistor T2 por lo que atento a que su valor es comparable con la resistencia de salida de T1, la resistencia de carga dinmica de esta etapa resulta ser: ro1 . ro2 Rd1 = ------------ro1 + ro2 y en consecuencia la ganancia de tensin: Av1 = -gm1 . Rd1
logrndose valores de ganancia mucho ms altos que con resistencias de colector pasivas, ya que para igual VCC e ICQ la resistencia de salida ro2 es mucho mayor que la mayor resistencia pasiva de colector que se pudiera conectar. La figura V.3. representa una aplicacin prctica de la tcnica de utilizacin de fuentes de corriente como carga activa. Puede comprobarse que en dicho circuito T5 y T6 constituyen una fuente de corriente tipo espejo que polariza a la etapa amplificadora diferencial compuesta por los transistores T1 y T2. La carga de esta etapa diferencial se halla conformada por la fuente de corriente espejo compuesta por los transistores PNP T3 y T4 a modo de carga activa, adems de la carga propiamente dicha, denominada RL. Para las componentes estticas y como ya se demostrara, se tendr: VCC + VEE - VBE6 ICQ5 = IR = --------------------------R 150
mientras que por las ramas diferenciales T1 - T3 y T2 - T4 dicha corriente se dividir en dos partes iguales, es decir: ICQ5 ICQ1 = ICQ3 = ICQ2 = ICQ4 = ---------2 En cuanto a las tensiones de reposo y dado que VET1-2 = -VBE1-2 = -0,6 V se tendr lo siguiente: VCEQ6 = -VCEQ3 = VBEu = 0,6 V ; VCEQ1 = VCC y VCEQ5 = VEE - 0,6 V
mientras que las tensiones de reposo de T2 y T4 podrn estar comprendidas entre 0 y (VCC + 0,6 V) dependiendo del valor del potencial de C.C. que sobre el nodo unin de sus colectores imponga el circuito de carga que en la figura se halla representada a travs de la resistencia RL. En cuanto al comportamiento dinmico frente a una seal de excitacin de modo diferencial vd = v1 - v2 el mismo se puede estudiar sobre el circuito equivalente de la figura V.4., en donde adems se han marcado los sentidos de referencia de todas las corrientes de modo diferencial que aparecen debido a dicha excitacin. Tal como se observa en ese circuito equivalente, sobre la carga se tendr una corriente de modo diferencial total conformada por: Id = Icd2 + Icd4 y si consideramos identidad en los transistores de ambas ramas Id = 2 . Icd, y dichas corrientes de colector de modo diferencial darn lugar a una tensin de salida para dicho modo que se podr expresar de acuerdo a: vod = 2 . Icd . Rd Para una mejor informacin se desea asociar el circuito equivalente indicado en la figura V.5. con el comportamiento dinmico para la seal diferencial, por lo que debemos encontrar las relaciones de equivalencia entre dicho circuito equivalente y el correspondiente a la representacin de la figura V.4. En este ltimo, la resistencia de entrada es la resistencia de entrada diferencial, que como es sabido, resulta ser: 151
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional vd Rid = --------- = 2 . hie1-2 Ibd
(V.3.)
Por otro lado, el parmetro que controla la corriente del generador de salida del ltimo circuito equivalente, es decir la transconductancia diferencial Gmd se define como: Id (con la salida en corto circuito) Gmd = ------------------------------vd (V.4.)
mientras que en el circuito de la figura V.4., imponiendo la condicin de corto circuito en la salida, la corriente diferencial en el cortocircuito resulta ser la suma de ambas corrientes de colector diferencial (la de los transistores T2 y T4), es decir: Id (con la salida en corto circuito) = 2 . Icd pero en cualquiera de los transistores: Icd = hfe . Ibd con lo que reemplazando: 2 . hfe Id (con la salida en corto circuito) = ---------- . vd 2 . hie y mientras que vd Ibd = --------2 . hie (V.4.)
Gmd = gm1-2
r02 . ro4 (V.5.) Ro = ------------ro2 + ro4 Conocido el modelo equivalente, ya que en la misma figura V.5. se ha agregado la carga Rd , mediante el uso del mismo se puede determinar la ganancia de tensin de modo diferencial: Gmd . vd . (Ro // Rd ) vod Avd = -------- = -------------------------------- = gm1-2 . (Ro // Rd ) 152 (V.6.)
Por ltimo, la resistencia de salida Ro del modelo equivalente propuesto es:
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional vd vd
desprendindose que el sistema estudiado posee una ganancia de tensin de modo diferencial igual al doble de la que presenta una etapa diferencial convencional, cargada en forma asimtrica como en nuestro caso. Si en una dada aplicacin se tiene que En cambio si Rd << Ro
resulta
Avd = gm1-2 . Rd = 40 . ICQ1-2 . Rd

1 Avd = ------------N + P
Rd >> Ro se obtendra el mayor valor de ganancia posible:
que tpicamente, de acuerdo a los valores de tensin de Early del semiconductor, variar entre unas 1000 y 2000 veces. Por otro lado en la figura V.6. se ha representado el circuito equivalente vlido para el modo comn y en el mismo se han indicado asimismo los sentidos de referencia de las corrientes para este modo de excitacin. Se desprende de dicho anlisis que, al menos tericamente, es decir si existe simetra completa entre ambas ramas de la configuracin diferencial y su correspondiente carga activa, la corriente de salida o componente de modo comn de la corriente en la carga sera nula por lo que la C.M.R.R. sera de valor infinito. En la prctica tal simetra perfecta no es posible de obtener, de modo que la componente remanente de modo comn de la corriente en la carga entonces queda rechazada en funcin de la constancia en la corriente de la fuente de polarizacin ICQ5 o sea en forma directamente proporcional al valor de Ro5 . Estas caractersticas hacen que el valor de la C.M.R.R. para este caso solo puede obtenerse por medicin. A lo largo del desarrollo de este captulo veremos otras topologas prcticas en las que se utiliza esta tcnica de carga activa.
V.3.- ESTUDIO DE ETAPAS DE ENTRADA DE AMPLIFICADORES OPERACIONALES: V.3.1.- Ejemplo genrico comparativo: Antes de iniciar el anlisis especfico del amplificador operacional 741 y con la finalidad de poder establecer ciertas comparaciones, consideraremos el circuito amplificador que se indica en la figura V.7. En este circuito la segunda etapa, indicada con A2 , debe proporcionar muy alta ganancia y tambin muy alta resistencia de entrada de modo que la carga dinmica de la primera y por lo tanto la ganancia de la misma sea lo ms grande posible. Al respecto supondremos que esta segunda etapa presenta una resistencia de entrada cuyo valor tpico es de Ri2 = 5,5 MOhm y que en la primera hFE = hfe = 240. Estudiaremos el comportamiento de este circuito particularmente para bajo nivel y desde frecuencias tan bajas como 0 Hz y hasta frecuencias para las cuales los efectos capacitivos asociados a las junturas y a la difusin de portadores en la base, inclusive los efectos de condensador fsico C conectado en el circuito, son despreciables (a este rango se lo conoce normalmente como frecuencias bajas y medias). La estructura de este circuito es similar a la del ejemplo estudiado en el apartado precedente ya que la nica diferencia es el tipo de transistor con que son realizados tanto el amplificador como el circuito de carga activa (en este caso PNP y NPN respectivamente, a la inversa que en el circuito de la figura V.3.) por lo tanto si se deseara asociarle a este amplificador un modelo equivalente en base al parmetro Transconductancia Diferencial (Gmd ) tal como el de la figura V.8., la interpretacin de los componentes de tal modelo seran las mismas que las obtenidas para el circuito de la figura V.3., es decir: Gmd = gm1-2 = 40 . ICQ1-2 = 40 . 4,75 . 10-6 = 190 . 10-6 A/V
153
240 hfe1-2 Rid = 2 . hie1-2 = 2 . --------- = 2 . -------- . 106 = 2,52 MOhm 190 gm1-2 1 ro2 = ------------P . gm2 1 ro4 = ------------N . gm4 con P = 5 . 10-4 1 ro2 = ------------------------- = 13,1 MOhm 5 . 10-4 . 190 . 10-6 1 ro2 = --------------------------- = 26,2 MOhm 2,5 . 10-4 . 190 . 10-6
con
N = 2,5 . 10-4
13,1 . 26,2 . 106 r02 . ro4 Ro = ------------- = -------------------------- = 8,7 MOhm 13,1 + 26,2 ro2 + ro4 en consecuencia: 8,7 . 5,5 . 106 Ro // RL = ---------------------- = 3,75 MOhm 8,7 + 5,5 y la ganancia de tensin diferencial ser:
Avd = Gmd . (Ro // RL ) = 190 . 10-6 . 3,75 . 106 = 712,5 Por otro lado estudiando el comportamiento del circuito para frecuencias suficientemente altas como para observar los efectos de la presencia del condensador C = 30 pF, antes de que sea necesario tener en cuenta a los efectos intrnsecos de las capacidades internas de los transistores, a medida que se incrementa la frecuencia, la reactancia capacitiva de C va en disminucin hasta hacerse de mucho menor valor que la resistencia de entrada de la segunda etapa (Ri2 ), por lo que la mayor parte de la corriente diferencial de salida de la primera etapa se deriva por C.
154
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional Ante la necesidad de tal anlisis es posible considerar que la segunda etapa es un amplificador tipo operacional y por lo tanto su terminal inversor de entrada, tal como se justificar oportunamente, se comporta como una Tierra Virtual (no toma corriente) y por lo tanto la tensin de salida del sistema es la cada que Id produce en XC , o sea: 1 Vo = Id . ----------j.. C pero como Id = Gmd . Vd resulta 1 Vo = Gmd . ------------- . Vd j.. C
con lo que la ganancia de tensin, en ese rango de frecuencias y de todo el sistema, en trminos de mdulo es: Gmd ! Vo ! ! Avda ! = !-------- ! = -------------! Vd ! 2..F.C (V.7.)
cuya representacin en funcin logartmica de la frecuencia, arroja como resultado el diagrama indicado en la figura V.9. Definiendo como Producto Ganancia por Ancho de Banda al producto entre el valor de la ganancia a una dada frecuencia y ese valor de frecuencia, se tiene que, para el punto en que la ganancia !Avda ! es 0 dB ( 1), dicho producto PGB resulta ser: PGB = 1 . Fu y a partir de la ecuacin (V.7.): Gmd Fu = ----------------2 . . C (V.8.)
por lo que para el caso en que C = 30 pF se obtiene un producto ganancia por ancho de banda de: 190 . 10-6 PGB = Fu = ---------------------- = 1 MHz. 6,28 . 30 . 10-12 debiendo aclararse que en este ejemplo se adecu la corriente de la fuente de corriente de polarizacin en 9,5 A a fin de obtener el calculado PGB, para luego comparar con los resultados que obtendremos con el amplificador operacional 741. Consideraremos por ltimo, el caso en que a la etapa bajo estudio se le aplica una excitacin diferencial de gran amplitud, tal que produzca que la totalidad de la corriente de la fuente de corriente de polarizacin se vuelque sobre una de las ramas del amplificador diferencial, mientras que en la otra rama la corriente resulte nula. Dicha seal de excitacin, adems, tiene una relativamente alta velocidad de variacin (puede ser una seal sinusoidal de alta frecuencia o bien una seal tipo escaln de gran amplitud). Bajo tal condicin se observar la forma o velocidad de variacin de la tensin de salida identificndose que dicha velocidad de variacin se encuentra limitada y consecuentemente se produce una deformacin o distorsin en la seal amplificada. Para caracterizar dicha limitacin se define y especifica para este tipo de etapas el parmetro Velocidad de Excursin o en ingls SLEW RATE. Entonces, por definicin: dVo SLEW RATE = SR = -------dt (V.9.)
La figura V.10. es representativa de la condicin de operacin precedentemente descripta. En ella, volviendo a atribuirle la caracterstica de tierra virtual al terminal de entrada de la segunda etapa, la tensin de salida vuelve a ser la diferencia de potencial que sobre el condensador C produce la corriente que lo atraviesa motivo 155
por el cual: 4 . . Fu . ICQ1-2 SR = -----------------------------Gmd de la que se deduce: - El SR aumenta con el PGB del operacional; - El SR aumenta disminuyendo la transconductancia de la etapa diferencial Gmd (*) - El SR aumenta si se aumenta la corriente de polarizacin de la etapa diferencial ICQ1-2 (*) (*) Ambas variaciones deben ser originadas por una caracterstica de la estructura circuital de dicha etapa ya que de lo contrario se compensaran mutuamente tal como ocurre en nuestro ejemplo, al ser Gmd = gm. Estas caractersticas sumado a la necesidad de obtener altas Rid y buenos rangos dinmicos de operacin, son las consideraciones que privan (hay otras que veremos ms adelante) como lineamientos para el proyecto de las etapas de entrada de los amplificadores operacionales, debindose encontrar una solucin de compromiso como en muchas otras situaciones de la prctica profesional. V.3.2.- Etapa de entrada del Amplificador Operacional 741: Se ha seleccionado a este amplificador operacional para el desarrollo de esta temtica en razn de que al estado actual de la tecnologa, en la electrnica lineal integrada es el componente de uso ms generalizado para aplicaciones de bajo nivel y de baja frecuencia. Es provisto por la mayora de los fabricantes de componentes semiconductores y se dispone de l la ms amplia informacin, entre la que se puede contar el diagrama esquemtico de su circuito constitutivo. En razn de la citada multiplicidad de fuentes de provisin, no debe esperarse una uniformidad en la informacin que los fabricantes proporcionan, particularmente en lo relacionado a algn parmetro especfico as 156 (V.11.)
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional como a partes de su circuito constitutivo. En la figura V.11. se ha representado el circuito correspondiente a su primera etapa, incluyendo la parte de polarizacin. Puede observarse que en dicha figura se ha preferido contemplar un ordenamiento diferente en las ramas constitutivas del circuito, de izquierda a derecha, pero el circuito en s es coincidente con la mayora de los diagramas esquemticos que proporcionan los fabricantes. A los efectos de realizar un estudio y verificacin del circuito mediante clculos numricos, supondremos que el mismo se alimenta con las tensiones VCC = VEE = 15 V y en primer lugar verificamos el comportamiento esttico del mismo.
Puede observarse que los transistores T11 y T12 , al disponer de un cortocircuito entre sus terminales de base y colector, funcionan como diodos, en un circuito serie en el que adems se incluye al resistor de resistencia R5 = 39 KOhm y en donde las fuentes de alimentacin los polarizan en forma directa. En consecuencia, suponiendo despreciables a sus corrientes de base, las corrientes de colector de dichos transistores resulta: 30 - 1,2 VCC + VEE - 2 . VBEu ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,723 mA 39 . 103 R5 Ya que los transistores T11 y T10 operan formando una fuente de corriente tipo WIDLAR, la corriente por este ltimo debe satisfacer la ecuacin: ICQ11 25 . 10-3 723 . 10-6 VT ICQ10 = --------- . ln --------- = ------------- . ln ------------ICQ10 5 . 103 ICQ10 R4 y el valor de ICQ10 que cumple con dicha condicin, obtenido luego de un proceso de aproximacin sucesiva es aproximadamente 18,5 A. Considerando nuevamente que las corrientes de base resultan despreciables (2 . IB3-4 << 157
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional ICQ10 ) debido a la conexin directa de colector de T10 con colector de T9 conjuntamente con T8 una fuente de corriente del tipo espejo, se tendr: ICQ8 = ICQ9 = ICQ10 = 18,5 A Por razones de simetra y admitiendo que a travs de los circuitos de excitacin conectados a sus bases, podrn establecerse las pequeas corrientes de polarizacin (IB1-2 ), la corriente de colector de T8 , es decir ICQ8 = 18,5 A debe subdividirse en dos partes iguales como corrientes de colector de T1 y T2, vale decir que aproximadamente: ICQ8 ICQ1 = ICQ2 = ---------- = 9,5 A 2 y dado que sus emisores se hallan directamente unidos con los de T3 y T4, que a su vez poseen sus bases polarizadas mediante la conexin directa con colector de T10 , se tendr: ICQ3 = ICQ4 = ICQ1-2 = 9,5 A Por idntica razn, dado que T5 y T6 se unen por colector con los de T3 y T4 y adems disponen sus bases polarizadas a travs de su conexin con emisor de T7, resulta que: ICQ5 = ICQ6 = ICQ3-4 = 9,5 A para lo que deber cumplirse que: VR3 = VBE5 + ICQ5 . R1 = 0,6 V + 9,5 . 10-6 . 103 = 0,609 V y dado que este ltimo forma
y consecuentemente, considerando que 2 . IB5 = 2 . IB6 resultan despreciables, la corriente por T7 es: 0,609 VR3 ICQ7 = ---------- = ------------ = 12 A 50 . 103 R3 Desde el punto de vista de las tensiones de reposo adems se observa: VCEQ11 = -VCEQ12 = -VCEQ8 = VBEu = 0,6 V y VCEQ5 = VBEu5 + VBEu7 = 1,2 V
y suponiendo nulos los potenciales de continua de las bases de T1 y T2 a travs de los circuitos de excitacin, la tensin continua del nodo (A) contra masa resulta: con lo que: VAT = - (VBEu1-2 + VEBu5-6 ) = -1,2 V y VCEQ9 = -VCC + VAT = -16,2 V
VCEQ10 = VEE + VAT - ICQ10 . R4 = 15 - 1,2 - 18,5 . 10-6 . 5 103 = 13,7 V
VCEQ1-2 = VCC - VEBu8 + VBEu1-2 = VCC = 15 V y VCEQ3 = -VEE + VR3 + VBEu7 + VBEu1 = -15+0,609+2.0,6 = -13,2 V mientras que las tensiones de reposo de los transistores T4 y T6 dependern de la tensin continua que en la unin de sus colectores imponga el circuito de carga o segunda etapa del amplificador operacional que verificaremos ms adelante. Los clculos precedentes nos permiten apreciar que todos los transistores y an aquellos que operan como diodos, funcionan en la zona activa y lineal de sus caractersticas. Debe tenerse presente que estos dispositivos bipolares poseen una VCE(sat) reducida, cercana a los 200 300 mV por lo que al hallarse con una tensin de reposo de tan solo 600 mV ello es suficiente como para que su resistencia de salida sea tan elevada como en el resto de la zona activa y lineal (lo que es importante para los que desempean funciones de fuentes de polarizacin o de carga activa), o bien como para permitir cierto rango de excursin en su punto dinmico de trabajo.
158
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional Por este motivo a continuacin pasamos a estudiar el comportamiento para una seal de bajo nivel, y como siempre hasta ahora, de baja frecuencia. El nodo unin de las bases de los transistores T3 y T4 , nodo al que hemos llamado (A), tiene conectada una fuente de corriente constante conformada por el transistor T10 (fuente WIDLAR) que en consecuencia debe entregar una corriente: IB3 + IB4 + ICQ9 . Considerando una excitacin diferencial dispuesta entre las bases de los transistores T1 y T2 el balance total de corriente dinmica diferencial en dicho nodo es nulo por lo que el mismo se comporta como una tierra virtual. En cambio para una seal de modo comn debe considerarse que entre dicho nodo (A) y masa se dispone la resistencia de salida de dicha fuente de corriente Widlar Ro10 , por la que circularn ambas corrientes de base de modo comn. Por otra parte, nuevamente para la seal diferencial la unin de los colectores de T1 y T2 , a donde se halla conectada la fuente de corriente espejo conformada por T8 y T9, tambin se comporta como una tierra virtual y el circuito fuente de corriente espejo realizado con T5 (con R1 ) y T6 (con R2 ) se desempea como carga activa de la configuracin diferencial. El circuito equivalente para la seal diferencial se representa en la figura V.12. Se ha supuesto que para un instante de tiempo dado la tensin de modo diferencial de excitacin (vd ) es positiva, por lo que las corrientes de colector diferencial en los transistores T1 y T2 (Icd), con los sentidos de referencia adoptados, tambin resultan positivas e iguales en magnitud, dada la caracterstica de simetra de ambas ramas. Debido a la conexin directa entre los emisores de T1 y T3 as como la de T2 y T4 , las corrientes de colector diferencial en los transistores T3 y T4 se ven obligadas a seguir (en mdulo y en fase) a las correspondientes a T1 y T2 respectivamente y tambin se han marcado en el circuito de la figura V.12. El transistor T3 tiene conectado como carga en su colector el circuito serie integrado por el diodo baseemisor de T5 (ya que T5 tiene su juntura base-colector en corto circuito) y el resistor R1 de modo que la corriente por esta ltima (y por lo tanto corriente de emisor de T5 ) no es otra que la misma corriente Icd (igual magnitud y fase). Dado que el circuito base-emisor de T6 en conjunto con R2 es espejo del correspondiente a T5 - R1 , la corriente por R2 o corriente de emisor y prcticamente corriente de colector de T6 es coincidente (en mdulo y fase) con la de T5, es decir Icd. Finalmente, por los sentidos que tienen las corrientes de colector diferencial de T4 y T6 , la corriente por la carga Ri2 resulta ser: Id = Icd1 + Icd2 = 2 . Icd De la misma forma como se hizo para los circuitos amplificadores de las figuras V.3. y V.7. se desea asociarle a la primera etapa del amplificador operacional 741, un modelo equivalente en base al parmetro transconductancia (Gmd ) tal como el que se ha representado en la figura V.13. Para hallar los componentes del mismo estudiamos el comportamiento del circuito de la figura V.12. En este ltimo puede observarse que se aplica una seal diferencial sobre la base de T2 que tiene su colector a masa y se halla cargado por emisor por el transistor T4 operando en una configuracin base comn ya que la base del mismo est conectada con el nodo (A) que como qued dicho se comporta como una tierra virtual. Esta disposicin puede relacionarse con las propiedades que introduca sobre el comportamiento diferencial, hib la presencia del resistor Re en los emisores de ambas ramas diferenciales (ahora de valor hib = (1/gm) es decir = 106 /(40 . 9,5) = 2,6 KOhm) en cuanto a la ampliacin del rango dinmico lineal de la etapa. Asimismo y en cuanto a la resistencia de entrada diferencial de esta etapa que es la correspondiente al mismo amplificador operacional: 1 Rid ------- = hie1-2 + hfe1-2 . hib3-4 = hie1-2 + hfe1-2 . -------- = 2 . hie1-2 2 gm3-4 por lo tanto Rid = 4 . hie1-2 (V.12.)
por lo que tomando como hfe = 240 para todos los transistores, numricamente dicha resistencia de entrada resulta: 4 . 240 hfe1-2 Rid = 4 . ------------ = --------------------- = 2,5 MOhm 40 . 9,5 . 10-6 gm1-2
159
que puede compararse con la especificacin de los valores tpicos que para dicho parmetro proporcionan los fabricantes. Se comprueba que la estructura circuital de la etapa de entrada del amplificador operacional 741 se presta para optimizar la resistencia de entrada del mismo a la par de lograr una muy buena linealizacin de la transferencia. Por otra parte, segn la definicin de la transconductancia diferencial (V.4.) debemos determinar la corriente diferencial efectuando un corto circuito en la carga Ri2 . Como en el anterior circuito la corriente diferencial en el corto circuito es 2 . Icd1-2 y para evaluarla en relacin a la tensin de excitacin de modo diferencial consideramos el circuito equivalente de la parte T1 - T3 (que es coincidente con la parte T2 - T4), tal como se representa en la figura V.14.a. y V.14.b. De la misma se deduce que: 1 Vd gm . Vd Vd Icd1-2 = ------- . ------------------- = ---------- = ----------4 . hib 4 2 hib1-2 + hib3-4 cuyo valor resulta: por lo tanto gm Id = 2 . Icd = ------ . Vd 2 y gm Gmd = -----2
40 . ICQ1-2 Gmd = ----------------- = 20 . 9,5 . 10-6 = 190 A/V. 2
Puede constatarse que la etapa de entrada del amplificador operacional 741 estructuralmente dispone de una resistencia de entrada igual al doble de la que se tena en el ejemplo genrico comparativo del apartado anterior, mientras que su tansconductancia diferencial resulta ser la mitad de la que se obtena en el ejemplo anterior, motivo por el cual en esta etapa se puede operar con una corriente de reposo del doble de valor, conservando los resultados numricos tanto de la resistencia de entrada diferencial (2,5 MOhm) como de la transconductancia diferencial (190 A/V). Asimismo, como se demostrar ms adelante, esta estructura circuital por la misma razn, permite conseguir que con el mismo producto ganancia por ancho de banda de 1 MHz que se tena en el ejemplo anterior, se obtenga una velocidad de excursin (SR) de valor igual al doble de la de aquel circuito. Previamente determinaremos la resistencia de salida del modelo de transconductancia que le corresponde a la etapa que estamos estudiando. Como puede observarse en el circuito de la figura V.12., siendo el punto de conexin de la carga Ri2 la unin de los colectores de T4 y T6, la resistencia de salida de esta primera etapa del amplificador operacional 741 resultar: Ro = Ro4 // Ro6 160
Correspondiendo ello a un circuito equivalente como el indicado en la figura V.15., tanto Ro4 como Ro6 responden a configuraciones del tipo Re sin puentear cuyo valor, tal como lo expresa la ecuacin (II.58.), puede determinarse con la expresin general: hfe . Re Ro = ro . ( 1 + -------------------- ) Re + hie + RT Para el caso particular de T4, en que RT = 0 (tambin para el caso en que RT << (hie + Re)) gm . hie . Re Ro = ro . ( 1 + -------------------- ) hie + Re entonces, para T4 : y si en el mismo caso, adems Re << hie Ro = ro ( 1 + gm . Re )
Rid hie = -------- = 625 KOhm 4
1 Re = hib2 = ------- = 2,6 KOhm gm
1 2 2 por lo que Ro4 = ro4 (1+gm .hib2 ) = ro4 ( 1 + gm . ------ ) = 2 .ro4 = ------------ = ---------------------- = 10 MOhm gm P . gm 5 . 10-4 . 380 . 10-6 En cuanto al clculo de Ro6 debe observarse que T6 en su base tiene conectado a R3 en paralelo con la resistencia de salida de una configuracin colector comn de T7 y en paralelo a su vez con la resistencia de entrada de T5 (del tipo Re sin puentear). De tal forma que para el caso de T6 , RT resulta ser ms bajo que R3 por lo que nuevamente se cumple que RT << (hie + R2). Pero simultneamente R2 << hie por lo que: 1 1 Ro6 = ro6 (1 + gm . R2 ) = ------------- . (1 + gm . R2 ) = ------------------------- . (1 + 380 . 10-6 . 103 ) = 18 MOhm 2 . 10-4 . 380 . 10-6 N . gm y en consecuencia la resistencia de salida de la primera etapa resulta: 10 . 18 . 106 Ro4 . Ro6 Ro = ----------------- = --------------------- = 6,5 MOhm 10 + 18 Ro4 + Ro6 considerando ahora la resistencia de entrada de la segunda etapa, la resistencia de carga dinmica de la primera es: 161
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional 6,5 . 5,5 . 106 Ro . Ri2 Rd = ----------------- = --------------------- = 3 MOhm 6,5 + 5,5 Ro + Ri2 Ganancia de tensin diferencial: Avd = Gmd . Rd = 190 . 10-6 . 3 . 106 = 570 (55,1 dB) Producto ganancia por ancho de banda: 190 . 10-6 Gmd Fu = ----------------- = ------------------------- = 1 MHz. 2 . . C 6,28 . 30 . 10-12
y para seales fuertes, la Velocidad de Excursin: 4 . 3,14 . 106 . 9,5 . 10-6 4 . . Fu . ICQ1-2 SR = ------------------------------ = ----------------------------------- = 0,63 V/ Seg. 190 . 10-6 Gmd con lo que queda demostrado que la modificacin de la estructura circuital permiti que manteniendo las restantes prestaciones, en el 741 se logra mejorar la caracterstica de velocidad de excursin. Asimismo puede compararse los resultados numricos obtenidos con las correspondientes especificaciones que proporcionan los fabricantes. V.3.3.- Otra etapa de entrada de amplificador operacional : La figura V.16. muestra otra configuracin utilizada como etapa de entrada de amplificador operacional pudindose comprobar la utilizacin de una fuente espejo tipo NPN como carga activa y la introduccin de sendos resistores Re en los circuitos de emisor de los transistores dispuestos en forma diferencial. Como nuevamente la corriente diferencial en la carga es el doble de la corriente de colector diferencial y con el objetivo de determinar la transconductancia diferencial de este amplificador consideramos el circuito equivalente para la seal diferencial que se indica en la figura V.17. En l se tiene: 1 Vd Icd = ----- . -------------2 hib + RE Vd 1 gm por lo que Id = 2 . Icd = ------------- y Gm = ----------------- = -----------------hib + RE (1/gm) + Re 1 + gm . Re Rid = 2 . [ hie + (hfe + 1) . Re ] y C = 30 pF (V.14.) (V.13.)
mientras que la resistencia de entrada diferencial es:
Si suponemos 2 . ICQ = 105 A ; Re = 4,76 KOhm obtienen los que se describen ms adelante.
con este tipo de etapas se
gm = 40 . ICQ = 40 . 52,5 . 10-6 = 2,1 mA/V 2,1 . 10-3 Gmd = -------------------------------- = 190 A/V 1 + 2,1 . 10-3 . 4,76 . 103
162
240 Rid = 2 . [ ------------- + (1 + 240) . 4,76 . 103 ] = 2,5 MOhm 2,1 . 10-3 190 . 10-6 Gmd Fu = ----------------- = ------------------------- = 1 MHz. 2 . . C 6,28 . 30 . 10-12 4 . 3,14 . 106 . 52,5 . 10-6 4 . . Fu . ICQ1-2 SR = ------------------------------ = -------------------------------------- = 3,5 V/ Seg. 190 . 10-6 Gmd como en esta etapa: [1/(2 . 10-4 . 2,1 10-3)] . [1/(5 . 10-4 . 2,1 . 10-3)] . (1 + 2,1 . 10-3 . 4,76 . 103) roN . roP . (1 + gm Re) Ro = ------------------------------ = ---------------------------------------------------------------------------------------------------[1/(2 . 10-4 . 2,1 10-3)] + {[1/(5 . 10-4 . 2,1 . 10-3)] . (1 + 2,1 . 10-3 . 4,76 . 103)} roN + roP . (1 + gm Re) Ro = 2,27 MOhm resulta inferior, se puede obtener una ganancia inferior a los 55 dB de la etapa de entrada del 741. y Esta configuracin es utilizada en el amplificador operacional LM 118, en donde Re = 2 KOhm, C = 5 pF 2 . ICQ = 500 A por lo que con l se puede conseguir: Gmd = 476 A/V - Rid = 1 MOhm - Fu = 15 Mhz. - SR = 100 V/ Seg
con una ganancia de tensin diferencial (as como otras prestaciones) inferior a la de las otras configuraciones.
V.3.4.- Etapas Diferenciales de Entrada Basadas en MOSFETS:
163

Debido a la alta densidad de integracin que es posible lograr mediante la utilizacin del transistor MOS, desde su descubrimiento hace ya algunos aos atrs se hizo muy extendido el diseo de los circuitos integrados analgicos en base a este componente activo, superando en tal sentido en lo que a grado de utilizacin se refiere, al transistor bipolar . En el tercer Captulo de este trabajo, y luego de una revisin de su principio de funcionamiento, se han estudiado a los circuitos amplificadores bsicos en base a MOS, asimismo en los ltimos prrafos del Captulo IV se analiz el amplificador diferencial basado en JFETs. Dado que un amplificador diferencial a base de MOSFETs y con carga resistiva no difiere en su comportamiento respecto de lo ya conocido, no ser objeto de estudio en esta oportunidad, en donde se pretende en cambio analizar las posibles cargas activas y circuitos de polarizacin a base de este componente activo, que en conjunto con el par diferencial MOS son los tres elementos de construccin ms importantes en los circuitos integrados lineales con MOS. V.3.4.1.- Estudio de la Linealidad de amplificador diferencial MOS en modo de vaciamiento: No obstante lo anticipado resulta sin embargo muy conveniente complementar los conocimientos adquiridos analizando el rango dinmico de funcionamiento lineal que se puede esperar en un par diferencial MOS. A tal efecto reconsideremos el circuito de la figura IV.35, si en l los transistores fueran NMOS de canal permanente (operando en modo de vaciamiento), en su comportamiento para la seal diferencial se tendra que: vg1 - vGS1 + vGS2 - vg2 = 0 recordando que por definicin de seal diferencial: vg1 - vg2 = vd
en tanto que de la fsica del MOSFET para canal bloqueado en un punto:
iD vGS = VP . [ 1 - ( -------- )1/2 ] IDSS
en donde vGS e iD son los llamados valores totales de tensiones y corrientes en los terminales del MOSFET. As incorporando estas definiciones puede describirse a la seal diferencial como:
iD1 iD2 vd = VP . [ - ( -------- )1/2 + (--------)1/2] IDSS IDSS
Como la fuente de polarizacin (T3 ) siempre debe proveer la suma de las corrientes de ambas ramas del diferencial se podr expresar que:
iD1 = IDQ3 - iD2
iD2 = IDQ3 - iD1
por lo que reemplazando alternativamente en la ecuacin anterior se podr expresar a la tensin diferencial normalizada (vd /Vp) como una funcin de la corriente normalizada (iD /IDQ3) en cada una de las dos ramas, es decir: vd ------ = Vp
(IDQ3 - iD2 ) / IDSS
(iD2 / IDSS )
vd ------ = +
Vp
(iD1 / IDSS )
Entonces, para analizar estos resultados definiremos a dichas variables normalizadas como X = vd / Vp , Y1 = iD1 / IDSS e Y2 = iD2 / IDSS y pondremos a partir de estas ltimas ecuaciones, a las corrientes Y como funcin de la tensin diferencial X en forma similar a lo ya hecho para el caso de bipolares. Ello nos lleva finalmente a representar grficamente a las siguientes dos ecuaciones: Y1 = 0,5 . (1 + X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
Y2 = 0,5 . (1 - X .
[2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
164

Cosa que llevamos a cabo en el grfico de la Figura V.17.1, tomando como parmetro a la relacin (IDSS/IDQ3):
Figura V.17.1 Cabe observar aqu que las zonas lineales para cada valor del parmetro (IDSS/IDQ3) se pueden identificar en: X < 0,3 X < 0,22 X < 0,1 para para para (IDSS/IDQ3) = 1 (IDSS/IDQ3) = 2 (IDSS/IDQ3) = 10
As, en el peor caso, cuando solo se aprovecha el MOSFET con una corriente del 10 % de su valor IDSS y por consecuencia se opera con muy baja transconductancia, se puede conseguir un rgimen de trabajo lineal para una excitacin de modo diferencial que puede alcanzar el valor de: vd < 0,1 . Vp y como las tensiones de bloqueo de canal pueden tomar valores tpicos comprendidos entre 1 y 5 Volt, estas excitaciones mximas podrn llegar hasta unos 100 a 500 mV, que se constituye en un rango mucho ms amplio que aquel que corresponde en las configuraciones bipolares con emisores directamente unidos, aunque con mucho menor ganancia. V.3.4.2.- Amplificador Diferencial NMOS de refuerzo: Su nombre tiene origen en que para su construccin se emplean solo transistores MOS de Canal N Inducido y una configuracin tpica se presente en la Figura V.17.2. En dicho circuito si bien puede observarse la excitacin de modo diferencial, el anlisis del mismo incluir previamente la polarizacin y a posteriori su comportamiento tambin para el modo comn. -Anlisis esttico: a) Por resultar idnticos los transistores, ya que se integran todos en un mismo semiconductor base, se desprende que: Io IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------2 (V.3.1)
siendo Io la suministrada por la fuente de corriente de polarizacin indicada simblicamente en el circuito. Cabe destacar que ello es posible de afirmar ya que en esta etapa de anlisis ambos generadores dinmicos (Vd/2) se estn considerando en corto circuito y por lo
165
Figura V.17.2 tanto el potencial de los terminales de compuerta de ambos transistores (T1 y T2) coincidir con el de masa y como veremos ms adelante el circuito de polarizacin (Io Ro) ser responsable de polarizar a sus terminales de fuente, unidos entre s con polaridad negativa y en mdulo superior a la tensin de formacin de canal (VT). De este modo dado que Io es impuesta por el circuito de polarizacin debido a la simetra de ambas ramas diferenciales corresponde aplicar la ecuacin (V.3.1.) para determinar las corrientes de reposo de estos dos transistores. Por otra parte se observar que las compuertas de T3 y de T4 se encuentran directamente conectadas a la fuente de alimentacin positiva (VDD ) o sea que reciben el potencial ms positivo presente en el circuito y por ello seguramente ms positivo que los de sus fuentes y superando nuevamente la tensin de umbral de formacin de canal de estos otros dos transistores, permitiendo as cerrar a las corrientes de drenaje de los transistores T1 y T2 que ahora se transformarn en IDQ3 e IDQ4 . Para este tipo de MOSFETs de compuerta aislada, hemos visto en el Captulo III que: ID = B . (VGS - VT )2 para un canal bloqueado en un punto es decir IDQ -------B {VDS >[ (VGS - VT ) > 0]}
de modo que para nuestros cuatro transistores se tendr: VGSQ = + VT (V.3.2)
En T3 y T4 el corto circuito entre sus terminales de compuerta y drenaje asegura el cumplimiento de la condicin de canal bloqueado en un punto. Mientras que para comprobar el cumplimiento de dicha condicin en T1 y T2 debemos considerar la ecuacin de la malla formada por VDD , drenaje de T3 y/o T4 , VDS3 - VDS4, terminales de fuente de estos transistores que se encuentran directamente unidos a los de drenaje de T1 y de T2 respectivamente, VDS1 - VDS2, terminales de fuente de estos transistores, -VGS1 - -VGS2, terminales de compuerta de estos transistores y finalmente masa. En dichas mallas se puede plantear: VDD - VDS3-4 - VDS1-2 + VGS1-2 = 0 de donde por lo que finalmente resumiendo: VDS3-4 = VGS3-4 (V.3.3) y VDS1-2 = VDD (V.3.4) por lo que para lograr dicha polarizacin habr que cumplir la condicin VDD > (VGS - VT ). VDS1-2 = VDD - VDS3-4 + VGS1-2 pero VDS3-4 = VGS3-4
VDS1-2 = VDD - VGS3-4 + VGS1-2 = VDD
De esta manera quedan determinadas las polarizaciones de todos los transistores, resultando compatibles con un funcionamiento activo y lineal.
166

-Anlisis dinmico de modo diferencial: En primer lugar se hace necesario analizar la carga dinmica de los transistores T1 y T2 . Para ello consideramos a T3 y T4 que se encuentran operando con un cortocircuito entre sus terminales de compuerta (g) y drenaje (d) y con su fuente (s) directamente conectada a los drenajes de los anteriores. El circuito de anlisis se muestra en la figura V.17.3 y su correspondiente circuito equivalente dinmico en la figura V.17.4
Figura V.17.3
Figura V.17.4
En este ltimo la intencin es determinar la resistencia de entrada que presentan T3 y T4 entre compuerta (g) y fuente (s) de modo que incluimos un generador de prueba Vx, tratando de determinar el cociente entre dicha tensin y la corriente Ix que entregara ese generador: Vx Vx Ix = -------- - gm vgs = -------- + gm Vx rds rds en consecuencia la resistencia de entrada buscada es: Vx 1 --------- = rds // -----Ix gm y como 1 rds >> -----gm entonces finalmente 1 Rd1-2 = -----gm por lo tanto Vx Ix 1 -------- = -------- + gm rds
En el Capitulo IV hemos analizado una etapa diferencial con FET y el resultado fue que para una carga de forma diferencial la ganancia estaba dada por la ecuacin (IV.53), mientras que en este caso, dado que se esta cargando a la etapa en forma asimtrica el resultado sera: 1 AVd = ------ . gm . Rd 2 por lo que en nuestro caso 1 AVd = ------ . gm . Rd1-2 2 o sea 1 AVd = -----2 (V.3.5)
realmente baja como se puede constatar. -Anlisis dinmico para el modo comn: Teniendo en cuenta que para este modo de excitacin, los transistores T1 y T2 operan en una configuracin de fuente comn con una Ro de fuente sin desacoplar y tal como se viera en el Captulo IV, ecuacin (IV.54): gm . Rd1-2 AVc = ---------------------1 con lo que reemplazando el mismo Rd1-2 = -----se tiene 1 AVc = ----------------------(V.3.6)
167

1 + gm . 2 . Ro gm 1 + gm . 2 . Ro
La observacin de los resultados precedentes permite afirmar que si bien se cuenta con un mayor rango de linealidad esta etapa de entrada tipo NMOS presenta una ganancia de modo diferencial muy baja debido a la configuracin (carga asimtrica) y debido a que la resistencia equivalente de carga es muy baja: el amplificador diferencial NMOS no permite asegurar ganancias adecuadas. Se recurre entonces al amplificador diferencial CMOS o tambin llamado MOS Complementario que se estudiar en los prrafos siguientes. Previo a ello vale la pena sealar una posible solucin para llevar a la prctica el circuito de polarizacin que en la figura V.17.2 se represent en forma esquemtica. En la figura V.17.5 dicha solucin se lleva a cabo en base a la misma tecnologa NMOS:
Rama de referencia Figura V.17.5 Aqu los transistores de la rama de referencia son tambin idnticos y por tener la compuerta cortocircuitada con el drenaje se cumple en ellos que: VDD + VSS VGS = VDS y por ser los tres iguales VGS = -----------------3 ya que a igual corriente de polarizacin deben repartirse en igual proporcin el total de la tensin de alimentacin. Luego dado que el par T5 y T8 comparten esa misma tensin de polarizacin resulta: entonces la antes mencionada corriente de polarizacin resulta: VDD + VSS VGS5 = ----------------3 (V.3.8) (V.3.7)
VDD + VSS IDQ5 = B . ( ------------------ - VT)2 3
con lo que las corrientes de reposo en ambas ramas diferenciales resultan como se anticipara en (V.3.1): IDQ5 IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------2 V.3.4.3.- Amplificador Diferencial CMOS: (V.3.1)
168

En la figura V.17.6 se presenta la configuracin correspondiente a un amplificador diferencial CMOS que emplea transistores NMOS y PMOS de refuerzo en donde con el objetivo de presentar una resistencia de carga superior se estn empleando a los PMOS en una configuracin espejo como carga activa del par diferencial realizado con NMOS y en donde la tensin de polarizacin en el terminal de salida lo ajusta la etapa amplificadora subsiguiente por las mismas razones y de la misma forma como ya viramos para el caso de bipolares.
Figura V.17.6 -Anlisis esttico: Dada la identidad de los transistores y por las mismas razones que hemos considerado ya: IDQ1 = IDQ2 = Io ------2 (V.3.9)
Con respecto a los transistores T3 y T4 las corrientes debern ser iguales a las de sus pares NMOS no obstante en rigor y considerando las corrientes salientes como negativas se tiene: - Io IDQ3 = IDQ4 = ------(V.3.10) 2 Para los transistores PMOS, dado que en ellos tanto VGS como VT resultan negativos y con la finalidad de independizarnos de tales signos es posible aplicar la siguiente expresin: ID = B . ( VGS - VT )2 (V.3.11) recordando que la condicin para su operacin en la zona activa: VDS > VGS VT VGS , Retornando al circuito, de la ecuacin (V.3.11) para la corriente de la (V.3.10) ya conocida, es posible determinar la Luego: VGS3 = VGS4 = -VT y como el terminal de compuerta se encuentra directamente unido con el correspondiente al drenaje VDS3 = VGS3 y en consecuencia VDS1 = VDD + VDS3 + VGS1
pues el terminal de fuente del transistor T1 queda a - VGS1 y en donde obviamente esta depende de la corriente ID1 segn: B --------
VGS1 =
VT
169

ID1 La determinacin de VDS2 y VDS4 no es simple y depende mucho de la caracterstica de los dispositivos y de la corriente que toma la carga. Si los transistores fueran idnticos (obviando la cuestin de signos en sus parmetros) se puede afirmar que: VDS1 = VDS12 = VDD + VDS3 + VGS1 VDS4 = VDS3 = VGS3 No obstante la situacin planteada es muy particular, la forma prctica ms aconsejable para determinar los potenciales es haciendo uso de programas de simulacin, tal como el PSpice. Otra alternativa es asegurar la corriente de la etapa siguiente haciendo uso de algn esquema apropiado de polarizacin, de modo de no requerir la tensin antes citada para el anlisis y permitir que sta quede fijada por las necesidades de la etapa siguiente. Debe quedar claro que el potencial bajo anlisis es muy sensible a la carga y a las condiciones impuestas por la misma. Anlisis dinmico de modo diferencial:
V.17.7
V.17.8
Para el anlisis dinmico de modo diferencial y tal como hemos venido haciendo en los estudios de etapas de entrada determinamos la corriente de salida con la carga en corto circuito, resultado de aplicar el teorema de Norton en dicho terminal de salida, analizando las corrientes de modo diferencial que en el circuito se establecen. El transistor T3 modifica su vgs (componente dinmica) de modo que circule a travs de su canal la idd con el sentido indicado en la figura V.17.7 pero como vgs3 = vgs4 por conexionado, al transistor T4 no le queda otra posibilidad de que la corriente de su canal sea idntica a la de T3 , es decir idd tal como la indicada en dicha figura, con el mismo sentido que en el transistor T3 . Los transistores conectados como esta indicado conforman entonces un espejo de corriente con tecnologa MOS. Entonces la corriente y la resistencia de Norton pueden obtenerse con ayuda de la figura V.17.8.a, en donde: IN = 2 . idd RN = rds2 // rds4 = rds / 2
Luego si existe una carga RL para el circuito equivalente Norton indicado en la figura V.17.8.b puede definirse: Rd = RN // RL Pero y la tensin diferencial a la salida ser y como T2 Vod = 2 . idd . Rd (V.3.12)
idd = gm . vgsd
vd vgsd = -------2 queda a tierra virtual. La ecuacin (V.3.12) resulta:
dado que la unin de los terminales de fuente de los transistores T1 y vd
170

Vod = 2 . gm . ------- . Rd = gm . vd . Rd 2 y la ganancia de tensin diferencial AVd = gm . Rd
Se concluye entonces que tambin aqu la carga activa vuelve a duplicar la ganancia del amplificador diferencial, cosa que no ocurra en un NMOS, dado que no existen espejos de corriente, pues dinmicamente nada obliga a que los transistores de carga tengan igual vGS debiendo resaltarse nuevamente que la ganancia obtenida por una de estas etapas es importante siempre y cuando la carga RL sea tambin alta. Si dicha RL >> (rds / 2) entonces para tecnologas modernas es posible conseguir ganancias de entre 20 y 100 veces. Anlisis dinmico de modo comn: Las configuracin descripta en la figura V.17.6 en base a la tecnologa CMOS y haciendo uso del sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores bipolares si todo el circuito es simtrico anulan la corriente de modo comn en la carga arrojando como resultado un rechazo prcticamente infinito. Tambin como en ese caso en la realidad las relaciones de rechazo de modo comn que se obtienen son valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada. Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnologa bipolar y arrojan como resultado la aparicin de tensiones residuales en la salida del Op.Amp. de magnitud similar y sern estudiadas en el Captulo 8 del presente trabajo. Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza, se registra una tensin residual de entrada incluso si todos estos componentes semiconductores estn perfectamente igualados. Se trata en este caso de una tensin residual de caracterstica sistemtica y la nica forma en que puede reducirse al mnimo es mediante un diseo adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnologa bipolar debido a que en ella es posible conseguir un alto valor de ganancia por etapa. V.3.5.- Amplificadores Operacionales de CMOS: La mayor parte de los Op.Amp. de CMOS estn diseados para utilizarse como parte de un circuito integrado de muy alta densidad de integracin (VLSI muy alta escala de integracin). En este entorno restringido de uso, a diferencia del Op.Amp. tipo 741 por ejemplo (diseado para propsitos mltiples), las especificaciones del dispositivo se pueden relajar siendo menos estrictas, a cambio de un circuito ms sencillo y que como contrapartida ocupe un rea de silicio mucho ms pequea. Tal es as que la mayor parte de los Op.Amp. de CMOS no tienen etapa de salida de gran seal, pero si en un chip de VLSI, fuese necesario que mediante este amplificador se exciten cargas fuera del chip, estos pocos Op.Amp. suelen estar equipados con una etapa de salida del tipo clsico. En la figura V.17.9 se presenta una arquitectura de Op.Amp. CMOS conocida como configuracin de dos etapas. El circuito se alimenta con dos fuentes de alimentacin simtricas que normalmente proveen tensiones comprendidas entre 2,5 y 5 V. En el esquema el generador de corriente de referencia IREF puede ser externo al C.I. o bien puede ser resuelto en el mismo chip por la solucin presentada ya en la figura V.17.5. As la fuente espejo conformada por los transistores T8 y T5 alimenta al par diferencial T1 y T2 con la pertinente corriente de polarizacin. De acuerdo con la expresin (V.38) se disea la constante B de T5 a los efectos de obtener el valor adecuado para la etapa de entrada. Dicho par diferencial de entrada se carga con la fuente espejo fomada por T3 y T4 de esta forma la etapa de entrada es idntica a la estudiada precedentemente. La segunda etapa esta constituida por el transistor T6 en una configuracin de fuente comn, cargado mediante la tcnica de carga activa por medio del transistor T7 en una configuracin fuente comn. Como veremos oportunamente y tal como ocurre en el 741, el circuito R Cc tiene como objetivo llevar a la prctica la compensacin necesaria para evitar las oscilaciones. La ganancia diferencial de la primera etapa se vio ya que resulta ser AVd1 = - gm1 . (rds2 // rds4 )
171
Figura V.17.9 mientras que en la segunda etapa, el fuente comn con la carga activa presentan una ganancia: AV2 = - gm6 . (rds6 // rds7 ) con lo que la ganancia a lazo abierto, en C.C. y muy bajas frecuencias y con la salida a circuito abierto resulta: A = AVd1 . Av2
pudindose conseguir valores tpicos comprendidos entre unas 3000 y 5000 veces.
Figura V.17.10
Figura V.17.11
172

En otros C.I. y para obtener ganancias ms elevadas se puede utilizar como carga activa una fuente de corriente en base a la fuente Wilson o bien cascodo y una configuracin diferencial tambin en base al cascodo, todo ello realizado en tecnologa MOS, tal como se observa en el circuito de la figura V.17.10. En dicho circuito los transistores T1C y T2C son los transistores cascodo para el amplificador diferencial formado por los transistores T1 y T2 y operan en la configuracin compuerta comn (tierra virtual en sus terminales de compuerta unidos entre s) y por ello elevan la resistencia de salida del transistor T2 ya que de acuerdo a la ecuacin III.36: Ro2C = rds2C + ( 2C+ 1) rds2 que prcticamente se puede resumir como Ro2C = (gm2C . rds2C ) . rds2
Por otra parte los transistores T3 , T4 y T3C , T4C conforman un espejo doble de corriente en una configuracin tipo Wilson si la observamos desde el terminal de salida de esta etapa, todo ello operando como carga activa de la configuracin diferencial recin analizada y por consecuencia logra duplicar la corriente diferencial en dicho punto de conexin de la carga, tal como ocurra en la figura V.17.7. La diferencia es que ahora la resistencia de salida de esta configuracin Wilson (recordando la alta resistencia de entrada en la compuerta de T4 ) resulta ser tambin: Ro4C = rds4C + ( 4C+ 1) rds3 que prcticamente se puede resumir como Ro4C = (gm4C . rds4C ) . rds3
y la resistencia de salida de la etapa quedar como Ro = Ro2C // Ro4C pudiendo llegar a ser dos ordenes de magnitud superior (100 veces superior ) a la del circuito de la figura V.17.7 (rds /2), con la consecuente mejora en la ganancia diferencial de esta etapa. Anlisis dinmico de modo comn: Las configuraciones descriptas en las figuras V.17.6, V.17.9 y V17.10 en base a la tecnologa CMOS y haciendo uso del sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores bipolares, si todo el circuito es simtrico anulan la corriente de modo comn en la carga arrojando como resultado un rechazo prcticamente infinito. Tambin como en ese caso en la realidad las relaciones de rechazo de modo comn que se obtienen son valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada. Parmetros Residuales: Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnologa bipolar y arrojan como resultado la aparicin de tensiones residuales en la salida del Op.Amp. de magnitud similar y sern estudiadas en el Captulo 8 del presente trabajo. Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza, se registra una tensin residual de entrada incluso si todos estos componentes semiconductores estn perfectamente igualados. Se trata en este caso de una tensin residual de caracterstica sistemtica y la nica forma en que puede reducirse al mnimo es mediante un diseo adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnologa bipolar debido a que en ella es posible conseguir un alto valor de ganancia por etapa. Para comprender como se pude presentar una tensin residual de caractersticas sistemtica retornemos al circuito de la figura V.17.9 con los dos terminales de entrada cortocircuitados y conectados a masa (sin seal). Si la etapa diferencial de entrada incluida su carga activa esta perfectamente balanceada entonces la tensin que aparece en el terminal de drenaje de T4 ser igual a la de drenaje del transistor T3 que es (-Vss + VGS4 ) y como con este mismo potencial se encuentra alimentada la compuerta de T6 , la corriente por el canal de este T6 estar relacionada con la del canal de T4 que es igual a I segn: B6 ID6 = ------- . I B4 Para que no aparezca tensin residual a la salida esta corriente debe ser exactamente igual a la corriente suministrada por T7 en tanto que esta ltima, se encuentra relacionada con la corriente 2.I del transistor T5 que alimenta al amplificador diferencial segn: B7 ID6 = ------- . 2.I B5 quiere decir entonces que para que ambas corrientes de los transistores T6 y T7 sean idnticas debe satisfacerse que: B6 B7 ------- = 2 . -------
173

B4 B5
y se esta condicin no se satisface, aparece la nombrada tensin residual de caracterstica sistemtica. Entre otras las tcnicas de diseo cuidadoso antes referidas sugieren disponer la menor cantidad de transistores apilados entre las tensiones +VDD y -VSS que deban respetar la condicin precedentemente sealada. V.3.5.- El Amplificador Operacional de CMOS de cascodo doblado: Si en el circuito de la figura V.17.10 cada uno de los seis transistores ubicados debajo de T1 y T2 se sustituyen por sus complementarios y al grupo de los seis se los desconecta de VSS se doblan (los cables) y se los conecta al +VDD se obtiene el circuito que se muestra en la figura V.17.11 en donde puede apreciarse que adems del doblado se ha agregado otra fuente de corriente, la conformada por los transistores T6 y T7 . El circuito resultante es llamado cascodo doblado y opera en forma semejante al circuito cascodo de la figura V.17.10 . La diferencia es que ahora se conectan solo tres transistores apilados entre ambas fuentes e lugar de los cinco que se pueden observar en el cascodo convencional, arrojando ello una ventaja en trminos de residuo sistemtico y rechazo del modo comn. Soluciones como esta pueden observarse en los diagramas esquemticos suministrados por el fabricante de los amplificadores operacionales CMOS tipo OPA705 , OPA2705 u OPA4705 (Texas Instruments Burr Brown), tal como el que se agrega en la figura V.17.12 a continuacin:
Figura V.17.12
V.4.- CONFIGURACION DARLINGTON: Se trata nuevamente de un arreglo o conexin directa de transistores, tal que en su conjunto el dispositivo se puede considerar como otro subcircuito, ya que posee caractersticas bien definidas y particulares. El diagrama de conexionado bsico para el caso de dos transistores unidos en DArlington se ha representado en la figura V.18. En l se puede apreciar la utilizacin del acoplamiento de C.C. o directo entre el emisor de T1 con la base de T2 y la unin directa de sus colectores. Teoricamente al menos, se pueden conectar n transistores de esta forma, aunque en la prctica y salvo alguna rara excepcin (fuentes reguladas), en los circuitos amplificadores lineales nunca se utilizan mas de dos transistores en dicho conexionado, en cuyo caso se suele hablar del par DArlington. La limitacin de orden 174
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional prctico se deriva del hecho de que al estar unido el emisor de T1 con la base de T2, la corriente de saturacin inversa del primer transistor (ICBo1 ) es amplificada (hFE2 veces) por el segundo transistor, en el cual en consecuencia adquiere un valor semejante a la de los transistores de germanio, con sus consabidas limitaciones trmicas. Al circuito resultante del conexionado precedentemente aludido se lo puede considerar como un nuevo transistor equivalente con sus correspondientes tres terminales: Base de T1 , unin de los colectores de T1 y T2 y emisor de T2, tal que el mismo como veremos seguidamente, presenta una ganancia de corriente igual al producto de las ganancias de corriente de cada transistor y si las mismas son iguales resulta hfe2 . En la misma figura V.18. se han marcado los sentidos de referencia de las corrientes y tensiones estticas que se definiran en el estudio de un circuito de polarizacin del par DArlington y en consecuencia puede deducirse que: ICQ2 y como IC2 = hFE2 . IB2 se tiene que: ICQ1 = --------(V.15.) IE1 = IC1 = IB2 hFE2 es decir que la corriente de polarizacin de T1 es muy inferior a la de T2 siendo esta la limitacin para que ambos transistores (en el caso que sean iguales) presenten la misma ganancia (hfe1 = hfe2 ). Asimismo, considerando la segunda Ley de Kirchoff se puede plantear: por lo que despejando: VCEQ1 = VCEQ2 - 0,6 V VCEQ2 - VCEQ1 - VBEu2 = 0 (V.16.)
V.4.1.- Aplicacin de la Configuracin DArlington - Ejemplo 1- DArlington Seguidor: En esta aplicacin, se desea verificar el comportamiento del circuito amplificador representado en la figura V.19. En primer lugar realizaremos el estudio de las condiciones de funcionamiento esttico. Para tal fin llevamos a cabo el circuito equivalente esttico indicado en la figura V.20. , en donde: 500 . 500 . 103 R1 . R2 = ------------- = ------------------------ = 250 KOhm 500 + 500 R1 + R2 R2 175 500
R3T
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional V3T = VCC . ------------- = 12 . --------------------- = 6 V 500 + 500 R1 + R2 Planteando la ecuacin de las tensiones correspondiente a la malla de entrada de dicho circuitro se obtiene: V3T - IB3 . ( R3T + R3 ) - VBE3 - VBE4 - IE4 . RE = 0 y a partir de ella con el procedimiento que es de prctica se llega a establecer: V3T - 2 . VBEu3-4 ICQ4 = ----------------------------R3T + R3 RE + --------------hFED en donde hFED = hFE3 . hFE4
Como ganancia esttica de corrientes del par DArlington es posible esperar un valor tpico cercano a 104 , as, dado que R3T + R3 = 250 . 103 + 120 . 103 = 370 KOhm, el trmino: R3T + R3 --------------- = 37 Ohm hFED resulta muy inferior a RE -------- = 470 Ohm 10
por lo que como una primera aproximacin determinamos: ( 6 - 1,2 ) V V3T - 2 . VBEu3-4 ICQ4 = -------------------------- = ----------------------- = 1 mA 4,7 . 103 RE Recurriendo ahora a la hoja de datos del circuito integrado CA3018 se obtiene que para un IC = 1 mA, hFED = 7000 por lo que recalculando ICQ4 se obtiene: ( 6 - 1,2 ) V 4,8 V ICQ4 = -------------------------- = ----------------- = 1 mA 4753 Ohm 4,7 . 103 + 53 estabilizada ya que se comprueba que no depende en medida apreciable de los valores de hFED . Por otra parte, de la malla de salida del circuito de la figura V.20.: VCEQ4 = VCC - ICQ4 . RE = 12 - 4,8 = 7,2 V. con lo que quedan determinadas las condiciones de reposo de T4 . Volviendo a la malla de entrada del mismo circuito equivalente esttico, y tal como se establece en la ecuacin (V.15.): 1 mA ICQ4 IB4 = --------- = IEQ3 = ICQ3 por lo que ICQ3 = ---------- = 10 A 100 hFE4 en tanto que por medio de la ecuacin (V.16.) determinamos: VCEQ3 = VCEQ4 - 0,6 V = 7,2 - 0,6 = 6,6 V
176
Atento a que pasaremos a verificar a continuacin, el comportamiento dinmico del circuiuto, volvemos a las hojas de datos del circuito integrado tipo CA3018 a fin de recabar los parmetros dinmicos tanto para T3 como para T4 . Al respecto el fabricante especifica para una IC = 1 mA , VCE = 3 V , F = 1 KHz y T = 25C hie = 3,5 KOhm hfe = 100 hoe = 15,6 . 10-6 A/V
que por lo tanto se los debemos atribuir al transistor T4, mientras que para T3, dada su ICQ3 = 10 A hie = 18 . 3,5 = 63 KOhm hfe = 0,12 . 100 = 12 hoe = 0,23 . 15,6 . 10-6 = 3,59 A/V
En lo que hace al comportamiento dinmico haremos una serie de verificaciones con fines comparativos: a) Excursin simtrica mxima: 4,7 . 10 . 103 RE . RL En este circuito la resistencia de carga dinmica resultara: Rd = ------------- = ----------------- = 3,2 KOhm 4,7 + 10 RE + RL
que en este caso no es afectada por la resistencia equivalente R3T que, tal como se observa en el circuito equivalente dinmico de la figura V.21., con C3 en corto circuito queda en paralelo con la carga, es decir: Rd . R3T Rd = -------------- = Rd = 3,2 KOhm Rd + R3T Vomax = ICQ4 . Rd = 1 . 10-3 . 3,2 . 103 = 3,2 V Vomax = VCEQ4 . VCE(sat) = 7,2 - 1 = 6,2 V por lo que la excursin simtrica mxima se encuentra limitada por el corte y resulta ser b) Resistencia de entrada de T4 : Ri4 = hie4 + hfe4 . Rd = 3,5 . 103 + 100 . 3,2 . 103 = 323,5 KOhm 177 Vomax = 3,2 V
luego la excursin hacia el corte es: y hacia el lado de saturacin:
c) Resistencia de carga dinmica de T3 : Como la resistencia de salida de T3 es:
1 1 ro3 = --------- = --------------- = 279 KOhm 3,59 . 10-6 hoe3
al resultar comparable a la carga (Ri4 ), la resistencia de carga dinmica de T3 resulta ser: Rd3 323,5 . 279 . 103 Ri4 . ro3 = -------------- = ---------------------- = 149,8 KOhm 323,5 + 279 Ri4 + ro3
d) en consecuencia la resistencia de entrada del DArlington seguidor cargado resultar: Ri3 = hie3 + hfe3 . Rd3 = 63 . 103 + 12 . 149,8 . 103 = 1,86 MOhm valor que no es afectado por la presencia del resistor de polarizacin R3 dado que su efecto reflejado sobre la entrada arroja un nivel muy superior. e) Resistencia de salida: Para este caso del DArlington seguidor la resistencia de salida resulta: Ro4 hie3 hie4 50 . 103 63. 103 3,5 . 103 Rs = ------------ + ------------- + --------- = -------------- + -------------- + ------------ = 130 Ohm hfe3 . hfe4 hfe4 12 . 100 12 . 100 100 hfe3 . hfe4
f) Ganancia de Tensin: En funcin de la elevada resistencia de entrada determinada en el punto d), desde el punto de vista de la relacin de divisin en la entrada, la tensin en base de T3 es practicamente la tensin en el emisor de T4 para cualquier generador de excitacin que no sobrepase los 190 KOhm de resistencia interna, de este modo Vi = Vs . Luego, desde el punto de vista de la salida, dada la caracterstica seguidora del BOOT STRAP, se tendr: Vo Vi Rd 3,2 Vo AVs = -------- = ------- . ------- = -------------- . 1 = ---------------- = 0,96 Vi Vs Rd + Ro4 3,2 + 0,13 Vs V.4.2.- Aplicacin del DArlington - Ejemplo 2- DArlington Seguidor con Carga Activa: Aprovechando el principio de funcionamiento de Carga Activa, atento a que el circuito integrado que se utiliza en el ejemplo de aplicacin precedente dispone, adems del par internamente conectado en DArlington, tres transistores ms, recurrimos a los mismos con el objetivo de llevar a cabo el circuito indicado en la figura V.22. de modo de reemplazar al resistor de emisor RE mediante una fuente de corriente tipo espejo. Como veremos luego, dicha fuente de corriente no solo reemplaza al componente de polarizacin RE sino que con la sola condicin de que el circuito de excitacin sea capaz de proporcionar la corriente de base de T3 tambin se puede economizar el circuito ya que no resulta necesario incorporar los componentes de polarizacin de base de dicho transistor. Para encarar el proyecto de un circuito reemplazante de superiores prestaciones, supongamos tener que utilizar una fuente de alimentacin simtrica respecto de tierra cuyo valor de tensin es de VCC = VEE = 6 V. Recordemos que el nivel de excursin de la anterior configuracin era de Vomax = 3,2 V y por lo tanto es el que debe satisfacer la nueva configuracin como mnimo. Ahora, admitiendo que la resistencia de salida de T2, vale decir ro2 que se desempea como carga activa sea muy superior a la resistencia de carga RL = 10 KOhm , la resistencia de carga dinmica de T4 ser unicamente RL = 10 KOhm . 178
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional En consecuencia para cumplimentar la excursin mnima hacia el corte se requerir: ICQ4 3,2 V Vomax > --------- = ---------- = 0,32 mA 104 RL
Para una mayor seguridad y previndo que no pueda lograrse una ro2 >> RL debemos adoptar una corriente de reposo ICQ4 superior. En ese sentido adoptamos ICQ4 = 0,5 mA y debido a que el emisor de T4 se encuentra directamente unido al colector de T2, en este ltimo se tendr la misma corriente y ser el encargado de gobernar la polarizacin del DArlington. Como T1 y T2 al estar integrados en la misma pastilla son idnticos y comparten la misma malla de entrada, es decir son espejo a travs de su tensin de polarizacin VBE sus corrientes de polarizacin son iguales, es decir ICQ2 = ICQ1 = 0,5 mA , por lo que: 12 - 0,6 VCC + VEE - 0,6 V R1 = ------------------------ = -------------- = 22,8 KOhm 0,5 . 10-3 ICQ1 por lo que verificamos que: adoptando un valor comercial R1 = 22 KOhm
12 - 0,6 VCC + VEE - 0,6 V ICQ2 = ICQ1 = ------------------------ = ---------------- = 0,54 mA 22 . 103 R1
Para este nuevo nivel de corriente los parmetros de los transistores resultan: hie = 1,8 . 3,5 = 6,3 KOhm hfe = 1 . 100 = 100 hoe = 0,6 . 15,6 . 10-6 = 9,36 A/V
A continuacin pasamos a verificar el comportamiento dinmico del nuevo circuito, en base a los mismos parmetros estudiados en el ejemplo anterior: a) Excursin simtrica mxima: Como la resistencia de salida de T2 es: la resistencia de carga dinmica de T4 resultar: Rd4 y la excursin hacia el corte ser ahora: 10 . 107 . 103 RL . ro2 = -------------- = ---------------------- = 9,15 KOhm 10 + 107 RL + ro2 1 1 ro2 = --------- = --------------- = 107 KOhm 9,36 . 10-6 hoe2
Vomax = ICQ4 . Rd4 = 0,54 . 10-3 . 9,15 . 103 = 4,94 V
Suponiendo que el circuito de carga as lo imponga, o bien por simetra de T2 y T4 la tensin de la fuente de alimentacin se repartir en partes iguales como: VCC + VEE VCEQ4 = VCEQ2 = ---------------- = 6 V 2
179
y como la tensin de saturacin de estos transistores se ubica alrededor de 200 300 mV la excursin mxima hacia saturacin alcanzar tambin el valor Vomax = 5,7 V por lo que la excursin simtrica mxima se hallar limitada por el corte en el valor de Vomax = 4,94 V b) Resistencia de entrada de T4 : Ri4 = hie4 + hfe4 . Rd4 = 6,3 . 103 + 100 . 9,15 . 103 = 921,3 KOhm 1 1 ro3 = --------- = --------------- = 279 KOhm 3,59 . 10-6 hoe3
c) Resistencia de carga dinmica de T3 : Como la resistencia de salida de T3 es:
no cambia apreciablemente a pesar que la corriente de reposo es ahora inferior al caso precedente y al resultar inferior a Ri4 , ahora condiciona ms todava a la resistencia de carga dinmica de T3 , por lo que sta resulta ser: Rd3 921,3 . 279 . 103 Ri4 . ro3 = -------------- = ---------------------- = 214,1 KOhm 921,3 + 279 Ri4 + ro3
d) en consecuencia la resistencia de entrada del DArlington seguidor cargado resultar: e) Resistencia de salida: Ri3 = hie3 + hfe3 . Rd3 = 63 . 103 + 12 . 214,1 . 103 = 2,63 MOhm
Para este caso del DArlington seguidor la resistencia de salida resulta: Ro4 hie3 hie4 50 . 103 63. 103 6,3 . 103 Rs = ------------ + ------------- + --------- = -------------- + -------------- + ------------ = 157 Ohm hfe3 . hfe4 hfe4 12 . 100 12 . 100 100 hfe3 . hfe4 180
V - Multietapas de Bajo Nivel: Carga Activa y Amplificador Operacional f) Ganancia de Tensin: Nuevamente dada la elevada resistencia de entrada determinada en el punto d), desde el punto de vista de la relacin de divisin en la entrada, la tensin en base de T3 es prcticamente la tensin en el emisor de T4 para cualquier generador de excitacin que no sobrepase los 260 KOhm de resistencia interna, de este modo Vi = Vs . Luego, desde el punto de vista de la salida, dada la caracterstica seguidora del circuito, se tendr: Vo Vi Rd4 9,15 Vo AVs = -------- = ------- . ------- = -------------- . 1 = ---------------- = 0,986 Vi Vs Rd4 + Ro4 9,15 + 0,13 Vs Pudindose notar las mejoras que el sistema de carga activa a incorporado, con una fuente de alimentacin de menor tensin y con igual consumo de la misma (1 mA). A este respecto, si se deseara reducir este consumo podra modificarse la fuente de corriente a Widlar agregando resistencia en el circuito de emisor de T1 . V.5.- AMPLIFICADOR CASCODE: Se trata de otra configuracin utilizada en acoplamiento directo de dos transistores. El circuito que estudiaremos en primer lugar se observa en la figura V.23. en donde se han escogido valores tpicos para todos sus componentes: T1 = T2 = CA3096 , VCC = 15 V ; R1 = 82 KOhm ; R2 = 56 KOhm ; R3 = 33 KOhm ; RE = 2,2 KOhm ; RC1 = 1 KOhm ; RC2 = 3,8 KOhm ; RL = 5 KOhm ; Rs = 1 KOhm . V.5.1.- Comportamiento Esttico: 33 R3 VB1T = VCC . -------------------- = 15 . --------------------- = 2,9 V 82 + 56 + 33 R1 + R2 + R3 y VE1T = VB1T - VBE1 = 2,9 - 0,7 = 2,2 V
Planteando la ecuacin de las tensiones correspondiente a la malla de entrada de T1 y descontando que el circuito estabiliza la polarizacin se obtiene: 2,9 - 0,7 VB1T - VBE1 o sea ICQ1 = --------------------- = ---------------- = 1 mA VB1T - VBE1 - ICQ1 . RE = 0 2,2 . 103 RE y dada la conexin directa de colector de T1 con emisor de T2 debe ser ICQ1 = ICQ2 = 1 mA 56 + 33 R2 + R3 VB2T = VCC . -------------------- = 15 . --------------------- = 7,8 V 82 + 56 + 33 R1 + R2 + R3 y VE2T = VB2T - VBE2 = 7,8 - 0,7 = 7,1 V
VCEQ1 = VE2T - ICQ1 . RC1 - VE1T = 7,1 - 10-3 . 103 - 2,2 = 3,9 V VCEQ2 = VCC - ICQ1 . RC2 - VE2T = 15 - 10-3 . 3,8 . 103 - 7,1 = 4,1 V V5.2.- Comportamiento Dinmico: Desde el punto de vista de la seal, el circuito puede ser interpretado como un acoplamiento directo en cascada de una etapa emisor comn conformada por T1 con una etapa de base comn que incorpora a T2. Por tal motivo el circuito equivalente en este caso se indica en la figura V.24.
181
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional
A partir de dicho circuito surge que la resistencia de entrada corresponde a la de un emisor comn, es decir:
Vbe Ri = ------Ib (II.14.) con lo que para esta configuracin: Ri = hie (II.31.) cuyo valor es Ri = 10 KOhm
Adems, en esta etapa emisor comn del amplificador, considerando que RBT = R2 //R3 = 20,76 KOhm Vbe RiA = ------Ii 10 . 20,76 . 103 RiA = ----------------------- = 6,75 KOhm 10 + 20,76
(II.17.), por (II.18.) en este caso:
RiA = hie // RBT
Con este tipo de fuente de excitacin la resistencia de entrada del sistema amplificador resulta ser: Vbe Ris = ------Is (II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) 6,75 . 1 . 103 Ris = -------------------- = 870 Ohm 6,75 + 1
en cambio la resistencia de salida se encuentra dispuesta por la etapa de base comn, o sea:
I hoe hob = ------ = ----------V hfe + 1 ro = 80 KOhm y o bien 1 ----- = ro . (hfe + 1) hob (II.54)
cuyo valor es:
Ro = (1/hob ) = 80 . 390 . 103 = 31 MOhm
como vemos muy grande, con lo que:

RoA = Ro//RC2 = RC2 = 3,8 KOhm Ros = RoA//RL = Rd = 2,16 KOhm
Finalmente la ganancia de corriente o la de tensin resultan:

Io RC2 ro 3,8 80 AI = ------- = hfb . -------------- . ----------------------- . hfe . = 1 . ---------------- . ---------------- . 390 = 166,2 (RC1 + hib ) + ro 3,8 + 5 1,025 + 80 Ib RC2 + RL Io en tanto que: AIA = ------Ii (II.36.) RBT AIA = AI . -------------RBT + Ri (II.37.) 20,76 AIA = 166,2 . ------------------ = 142,2 20,76 + 3,5
y la ganancia de corriente del sistema ser: Io en tanto que: AIs = ------Is (II.38.) Rs AIs = AIA . -------------Rs + RiA (II.39.) AIs = 1 142,2 . ---------- = 35,5 1+ 3
182
3,8 . 5 . 103 En este circuito: Rd = RC2 // RL = -------------------- = 2,16 KOhm 3,8 + 5 La ganancia de tensin de la etapa amplificadora es:
y dado el valor de (1/hob ) , se verifica que Rd = Rd
RL Vo - Io . RL AVA = ------- = -------------- = - AI . -------- = - 166,2 Ib . hie hie Vbe
5 . -------- = -83,1 10
V.5.3.- La configuracin Cascode como etapa de desplazamiento de nivel de C.C.: En los sistemas amplificadores de acoplamiento directo cuando los mismos se encuentran constituidos por una cascada de etapas es comn que a la par de la seal se amplifiquen tambin las componentes de C.C. que definen la polarizacin de los elementos activos utilizados, y puede darse el caso que dichos niveles de C.C. en algn punto de la cascada pueden llegar a ser inconvenientes para un funcionamiento lineal. Para producir una modificacin en tales niveles de C.C. se hace preciso incorporar algn sistema apropiado. En el desarrollo del Captulo IV, particularmente en la resolucin del problema de proyecto de un sistema amplificador sin acoplamiento capacitivo, tratado en prrafo IV.5.2. se plante la solucin ante el requerimiento de obtener un punto de conexin de la carga con nivel de C.C. nulo. La solucin adoptada all, ya se anticipaba era un tanto elemental y como pudo comprobarse, introdujo una serie de cambios en el comportamiento dinmico del circuito, que fueron denotados como inconvenientes. Otra alternativa que podra implementarse para desplazar el nivel de C.C. en base a la configuracin Cascode, se presenta en la figura V.25. Si se requiere que el punto de conexin de la carga R, es decir el colector de T disponga de nivel de C.C. nulo, se deben considerar las siguientes condiciones de trabajo esttico: 56 R2 VB3T = - VEE . ------------- = - 12 . -------------- = - 7,6 V 56 + 33 R1 + R2 VE3T = VB3T - VBE3 = -7,6 - 0,6 = -8,2 V
-8,2 + 12 VE3T - (-VEE ) ICQ3 = ------------------- = ---------------- = 1 mA = ICQ2 3,9 . 103 RE Para que VC3T = 0 V debe hacerse:
VCEQ3 = VC3T - VE3T = 0 + 8,2 V = 8,2 V VCEQ2 = VCC - ICQ3 . RC3 - VC3T = 12 - 10-3 . 8,2 . 103 - 0 = 3,8 V y para tal fin: VE2T = ICQ3 . RC3 = 10-3 . 8,2 . 103 = 8,2 V
183
VB2T = VE2T - VBE2 = 8,2 + 0,6 V = 8,8 V y en consecuencia: 12 - 8,8 VCC - VB2T ICQ3 = ------------------- = ---------------- = 1 mA 3,3 . 103 RC1 e ICQ1 IB1 = -------hFE1
debindose disponer el resistor Rb en el circuito de base de T1 de modo de imponer dicho valor de corriente de base de T1. La figura V.26. presenta el circuito equivalente dinmico de esta configuracin cascode y del mismo se puede obtener que si Rb es del orden de (1/hob3 ) en el mismo se cumple que: hfe2 hfe2 . Ro3 = --------- >> ( hie2 + 8200 . hfe2 ) hob3 con lo que la ganancia de tensin de la etapa resulta: vL AV = -------- = 1 vc1 Luego comprobamos que la configuracin cascode nos permite desplazar la tensin continua desde el valor VC1T = 8,8 V a una tensin VC3T = 0 V sin prdida apreciable de ganancia. V.6.- ESTUDIO DE LA SEGUNDA ETAPA DEL AMPLIFICADOR OPERACIONAL 741 En la figura V.27. se ilustra el circuito correspondiente a la segunda etapa de este amplificador operacional, habindose agregado asimismo la parte de salida ya que se comporta como carga de esta segunda etapa. Desde el punto de vista esttico y como ya se vio en el estudio de la primera etapa, para la misma tensin de alimentacin se tiene: 184
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional 30 - 1,2 VCC + VEE - 2 . VBEu ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,739 mA 39 . 103 R5 como se ve ahora, el transistor T12 en conjunto con el transistor T13 forman una nueva fuente de corriente, tipo espejo, de modo que la corriente de emisor de T13 se ve obligada a seguir a la de T12 por lo que: IEQ13 = ICQ12 = 0,739 mA Este transistor T13 es un transistor multicolector, en el cual, la superficie semiconductora del colector se subdivide en dos partes de modo que las tres cuartas partes se unen al colector denominado A, mientras que el rea restante se conecta como colector B. Al respecto es de destacar que la corriente total de emisor entonces se subdivide en dos corrientes de colector, la correspondiente al terminal A ( ICQ13A ) y la correspondiente al terminal B ( ICQ13B ) en forma proporcional al rea de semiconductor a la que se encuentre conectado cada terminal de colector y en consecuencia: 3 1 ICQ13B = ------ . IEQ13 = 185 A ICQ13A = ------ . IEQ13 = 554 A 4 4 resulta: Considerando despreciable a la corriente de base de T23, por conexin directa de colectores de T13A y T17, y en consecuencia mientras que VR9 = VBEu17 + ICQ17 . R8 = 0,6 + 0,554 .10-3 . 100 = 0,65 V ICQ17 IB17 = ---------- = 2 A hfe17 y ICQ16 = IR9 + IB17 = 15 A
ICQ17 = ICQ13A = 554 A
0,65 V VR9 IR9 = --------- = -------------- = 13 A 50 . 103 R9
En lo que respecta a las tensiones, por una parte la tensin base-tierra de T16 es coincidente con la de la unin de los colectores de T4 y T6 de la primera etapa, o sea que era el dato que faltaba para completar la verificacin esttica de la primera etapa. -VBT16 = VEE - VR9 - VBEu16 = 15 -0,65 - 0,6 = 13,75 V por lo que despreciando VR2 : VCEQ6 = VR9 + VBEu16 = 1,25 V con lo que: Por otro lado, en esta segunda etapa: VCEQ16 = VCC - (-VEE + VR9 ) = 15 - (-15 + 0,65) = 29,35 V y aceptando que el potencial absoluto del terminal de salida del amplificador operacional es nulo as como que las cadas en las pequeos resistores R6 y R7 son despreciables: VCT17 = - VEBu20 - VEBu23 = -1,2 V y despreciando VR8 VCEQ4 = VBT16 + VBEu2 = -13,75 + 0,6 = -13,15 V
VCEQ17 = VCT17 + VEE = -1,2 + 15 = 13,8 V VCEQ13A = VCT17 - VCC = -1,2 - 15 = - 16,2 V En relacin con el comportamiento dinmico de esta segunda etapa, se desea hallar el circuito equivalente, en base al parmetro transconductancia que se observa en la figura V.28. y en primer lugar, del mismo verificaremos la resistencia de entrada Ri2, cuyo valor fue estimado para el estudio de la primera etapa en 5,5 MOhm. Para tal fin consideramos: 240 hfe17 Ri17 = hi17 + hfe17 . R8 = -------- + hfe17 . R8 = ----------------------- + 240 . 100 = 12,2 . 103 + 24 . 103 = 36,2 KOhm 40 . 490 . 10-6 gm17 185
Rd16 y nuevamente:
36,2 . 50 . 103 Ri17 . R9 = --------------- = ----------------------- = 21 KOhm 36,2 + 50 Ri17 + R9
240 hfe16 Ri2 = Ri16 = hi16 +hfe16 . Rd16 = ------ + hfe16 . Rd16 = ----------------- +240 . 21.103 = 0,4 . 106 +5,04.106 = 5,4 MOhm 40 . 15 . 10-6 gm16 valor este ltimo que se compatibiliza con el estimado para el anlisis precedente. En segundo lugar, el parmetro Gm2 corresponde a una configuracin Re sin puentear por lo que de acuerdo con la expresin (V.13.) 40 . 554 . 10-6 22,16 . 10-3 1 gm17 Gm2 = -------------------- = --------------------- = ------------------------------- = ---------------------- = 6,9 mA/V 1 + gm17 . R8 1 + 40 . 554 . 10-6 . 102 1 + 2,216 (1/gm17) + R8 en tanto que la resistencia de salida de dicho modelo se halla constituida por la asociacin paralelo de la resistencia de salida de T13A (emisor comn) es decir ro13A y la correspondiente de salida de T17 (Re sin puentear), por lo que: 1 1 ro13A = ----------------- = ------------------------------ = 90,2 KOhm P . gm13A 5 . 10-4 . 40 . 554 . 10-6 hfe17 . R8 Ro17 = ro17 . ( 1 + ----------------------- ) R8 + hie17 + RT con RT = R9 // Ro16
186
y en donde: R016 = hib16 1 6,5 . 106 Ro1 + ----------- = --------------------- + ---------------- = 1,67 . 103 + 27,08 . 103 = 28,75 KOhm 40 . 15 . 10-6 240 hfe16 50 . 28,75 . 103 R9 . Ro16 RT = ----------------- = ------------------------ = 18,3 KOhm 50 + 28,75 R9 + Ro16 1 1 ro17 = ---------------- = ------------------------------ = 225 KOhm N . gm17 2 . 10-4 . 40 . 554 . 10-6 Ro17 finalmente: Ro2 240 . 102 = 225 . 10 . [ 1 + -------------------------------- ] = 415 KOhm (0,1 + 12,2 + 18,3) . 103
3
90,2 . 415 . 103 ro13A . Ro17 = ----------------- = ------------------------ = 74 KOhm 90,2 + 415 ro13A + Ro17
Tal como se puede apreciar en el circuito de la figura V.27., la tercera etapa o etapa de salida de este amplificador operacional, se halla constituida por el transistor T23 operando en una configuracin de seguidor por emisor, cargada a su vez por una etapa de gran seal del tipo simtrica y de clase B prctica (que se estudia en el Captulo XI) y desde el punto de vista dinmico tambin se configura como colector comn de modo tal que es de esperar que su resistencia de entrada (Ri23 ) sea de valor mucho mayor que el valor de la resistencia de salida de la segunda etapa recin verificada. En consecuencia la resistencia de carga dinmica de la segunda etapa es unicamente su propia resistencia de salida Ro2 . De este modo la ganancia de tensin de esta segunda etapa puede determinarse a partir del circuito equivalente de la figura V.28., determinando: Vi2 hfe16 . Rd16 5,04 Vo2 AV2 = ------ . ------- = - Gm2 . Ro2 . ------------------ = - 6,62 . 74 . ------------ = -454 = 53,14 dB Vi2 Ri2 5,44 Vi2 Considerando que la tercera etapa contribuye con una ganancia seguidora cercana a la unidad, que al tenerse una cascada de dos etapas la ganancia del conjunto resulta ser el producto (o la suma en dB) de las ganancias 187
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional de cada etapa en forma individual, la ganancia de tensin del amplificador operacional o Ganancia en Lazo Abierto, sin considerar la fase ya que cada terminal de entrada tiene definida su caracterstica en tal sentido, resulta ser: AOL = AVd . AV2 = 570 . 454 = 258.780 (108,2 dB) que al compararse con los valores tpicos especificados por los fabricantes de 200 V/mV ( 200.000 106 dB) arroja una diferencia que podemos atribuir, adems de la dispersin y el factor de seguridad en la especificacin, a las estimaciones de los valores de los parmetros semiconductores que hemos adoptado al no disponerse de los correspondientes a los parmetros hbridos de los transistores que conforman dicho amplificador operacional. V.7.- CONSIDERACIONES SOBRE LA TERCERA ETAPA DEL AMP. OPER. 741 - PROTECCIONES: Si bien la etapa final del amplificador operacional 741 se estudia con detalle en el Captulo X del presente trabajo, en donde se justifica su topologa, realizaremos ahora algunas consideraciones respecto a sus caractersticas de funcionamiento. En lo que respecta a la parte esttica, segn lo analizado precedentemente, para la tensin de alimentacin de VCC = VEE = 15 V la corriente en el terminal B de emisor de T13 result ser: ICQ13B = 185 A ahora considerando IB19 despreciable, la corriente en el emisor o en el colector del transistor T18 cuya juntura basecolector se encuentra cortocircuitada, es: 0,6 V VBEu19 ICQ18 = --------- = ------------- = 15 A 40 . 103 R10 El transistor T15 normalmente se encuentra cortado. Su funcin de proteccin la describiremos ms tarde. Suponiendo nuevamente que la corriente de base de T14 es despreciable: ICQ19 = ICQ13B - ICQ18 = 185 A - 15 A = 170 A Planteando la ecuacin de malla alrededor de las uniones base-emisor de los transistores T19 , T18 , T14 y T20 se tiene: VBEu19 + VBEu18 - VBEu14 - VEBu20 = 0 por lo que expresando las mismas a partir de la ecuacin exponencial del diodo y llamando Io a la pequea corriente de polarizacin de los transistores T14 y T20 de salida: ICQ19 Io Io ICQ18 VT . ln ------- + VT . ln ------- = VT . ln ------- + VT . ln ------IS19 IS14 IS20 IS18 simplificando y por propiedad de logaritmos: Io2 ICq18 . ICQ19 -------------------- = ----------------IS14 . IS20 IS18 . IS19 por lo que: Io = (ICQ18 (IS14 . IS20)1/2 . ICQ19) . ----------------------(IS18 . IS19 )1/2
1/2
tomando nuevamente valores sugeridos en las notas de aplicacin (ver GRAY - MEYER): IS18 = IS19 = 2 . 10-15 A resulta: 188 IS14 = 8 . 10-15 A e IS20 = 4 . 10-15 A
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional Io = (15 . 10 . 170 . 10 )

-6 -6 1/2
8 . 10-15 . 4 . 10-15 . ( ------------------------- )1/2 = ( 2550 . 10-12 . 8 )1/2 = 143 A 2 . 10-15 . 2 . 10-15
que es la pequea corriente de polarizacin para la etapa de gran seal o de salida del operacional, cuyos transistores, tal como veremos oportunamente, funcionan en un Clase B prctico o Clase AB a fin de conferir a la etapa un adecuado Rendimiento de Conversin de Potencia ( ), una reducida Distorsin Armnica (D) , reduciendo o anulando la Distorsin de Cruce. Atento a ello las corrientes de base de los transistores T14 y T20 resultarn despreciables con lo que la de emisor de T23 vuelve a ser ICQ23 = ICQ13B = 185 A, por lo que dada su configuracin colector comn, presentar una resistencia de salida de valor: Ro23 = hib23 1 83,3 . 103 Ro2 + -------- = --------------------- + --------------- = 1800 Ohm 40 . 185 . 10-6 50 hfe23
1 1 Por otra parte la resistencia de salida de colector B de T13 resulta: ro13B = --------------- = ----------------- =270 KOhm PNP . gm13B 5.40.185.10-10 y debido al circuito compuesto por los transistores T18 y T19 , entre las bases de los transistores de salida T14 y T20 se tiene una resistencia equivalente que resulta: R10 . hie19 RBB = hib18 + --------------R10 + hie19 en consecuencia: RBB con 1 hib18 = ----------------- = 1667 Ohm 40 . 15 . 10-6 y 240 hie19 = ------------------ = 35,3 KOhm 40 . 170 . 10-6
40 . 35,3 . 103 = 1667 + --------------------- = 20,42 KOhm 40 + 35,3
Cuando conduce T14 la resistencia equivalente conectada entre su terminal de base y tierra, que llamaremos RBT14 resulta ser: RBT14 = ( Ro23 + RBB ) // ro13B = ( 1800 + 20420 ) // 270000 = 20,5 KOhm con lo que la resistencia de salida del amplificador operacional 741 durante el perodo en que conduce T14 es: Ro = R6 + hib14 1 20,5 . 103 RBT14 + --------- = 27 + --------------------- + -------------- = 27 + 175 + 85 = 287 Ohm 40 . 143 . 10-6 240 hfe14
en cambio cuando conduce T20 se tiene: RBT20 = Ro23 // (RBB + ro13B ) = 1800 // ( 20420 + 270000 ) = 1,79 KOhm y en este perodo, la resistencia de salida del amplificador operacional es: Ro = R7 + hib20 1 1,79 . 103 RBT20 + --------- = 22 + --------------------- + -------------- = 22 + 175 + 35 = 232 Ohm 40 . 143 . 10-6 50 hfe20
en tanto que la especificacin de los fabricantes se refieren a un valor tpico de 75 Ohm. Tal como ya se adelant los transistores T15 y T23 en condiciones normales de operacin funcionan al corte. Para una operacin normal el fabricante indica que la resistencia de carga mnima es de 2 KOhm. Ambos transistores 189
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional conforman circuitos de proteccin contra corto circuito en la carga ya que si por alguna razn la corriente en la carga o en el terminal de salida del amplificador operacional aumenta, la corriente de salida por T14 aumentara hasta alcanzar un valor tal que la diferencia de potencial en extremos de R6 supere el valor de la tensin de umbral baseemisor del transistor T15, en cuyo caso ste pasa a conduccin limitando la corriente de base y por lo tanto la de colector o de salida de T14: 0,6 0,7 V VBEu15 Ilmite = ----------- = ------------------ = 22 26 mA = IC14max 27 Ohm R6 De igual forma, la proteccin del par DArlington T16 /T17 se cumple a travs de T22 , ya que siguiendo un razonamiento similar a lo dicho para T15 , la corriente limite de T17 ser: 0,6 0,7 V VBEu22 Ilmite = ----------- = ------------------ = 6 7 mA = IC17max 100 Ohm R8 Entonces si por alguna causa la corriente en emisor de T17 sobrepasa dicho lmite, el transistor T22 sale del corte limitando la corriente de base de T16 y por lo tanto la de colector de T17 . V.8.- EJEMPLO DE UN AMPLIFICADOR OPERACIONAL BIFET: Como ejemplo de la combinacin de las tcnicas bipolar y efecto de campo presentamos a continuacin el diagrama esquemtico el amplificador operacional tipo TL082:
Fig. V.29. Es posible realizar un ejercicio de verificacin considerando VCC = +/- 15 Volt y suponiendo que los Jfets poseen IDSS = 5 mA y Vp = -2 Volt con el objeto de determinar la ganancia diferencial de la primera etapa, la ganancia de la segunda etapa operando con los mismos datos bipolares que se han utilizado en los anlisis precedentes.
190
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional V5.2.- Comportamiento Dinmico: Desde el punto de vista de la seal, el circuito puede ser interpretado como un acoplamiento directo en cascada de una etapa emisor comn conformada por T1 con una etapa de base comn que incorpora a T2. Por tal motivo el circuito equivalente en este caso se indica en la figura V.24.
A partir de dicho circuito surge que la resistencia de entrada corresponde a la de un emisor comn, es decir:
Vbe Ri = ------Ib (II.14.) con lo que para esta configuracin: Ri = hie (II.31.) cuyo valor es Ri = 10 KOhm
Adems, en esta etapa emisor comn del amplificador, considerando que RBT = R2 //R3 = 20,76 KOhm Vbe RiA = ------Ii 10 . 20,76 . 103 RiA = ----------------------- = 6,75 KOhm 10 + 20,76
(II.17.), por (II.18.) en este caso:
RiA = hie // RBT
Con este tipo de fuente de excitacin la resistencia de entrada del sistema amplificador resulta ser: Vbe Ris = ------Is (II.32.), y en este caso: Ris = RiA //Rs = hie // RBT//Rs (II.33.) 6,75 . 1 . 103 Ris = -------------------- = 870 Ohm 6,75 + 1
en cambio la resistencia de salida se encuentra dispuesta por la etapa de base comn, o sea:
I hoe hob = ------ = ----------V hfe + 1 ro = 80 KOhm y o bien 1 ----- = ro . (hfe + 1) hob (II.54)
cuyo valor es:
Ro = (1/hob ) = 80 . 390 . 103 = 31 MOhm
como vemos muy grande, con lo que:

RoA = Ro//RC2 = RC2 = 3,8 KOhm Ros = RoA//RL = Rd = 2,16 KOhm
Finalmente la ganancia de corriente o la de tensin resultan:

Io RC2 ro 3,8 80 AI = ------- = hfb . -------------- . ----------------------- . hfe . = 1 . ---------------- . ---------------- . 390 = 166,2 (RC1 + hib ) + ro 3,8 + 5 1,025 + 80 Ib RC2 + RL Io en tanto que: AIA = ------Ii (II.36.) RBT AIA = AI . -------------RBT + Ri (II.37.) 20,76 AIA = 166,2 . ------------------ = 142,2 20,76 + 3,5
272

y la ganancia de corriente del sistema ser: Io en tanto que: AIs = ------Is (II.38.) Rs AIs = AIA . -------------Rs + RiA (II.39.) AIs = 1 142,2 . ---------- = 35,5 1+ 3
3,8 . 5 . 103 En este circuito: Rd = RC2 // RL = -------------------- = 2,16 KOhm 3,8 + 5 La ganancia de tensin de la etapa amplificadora es:
y dado el valor de (1/hob ) , se verifica que Rd = Rd
RL Vo - Io . RL AVA = ------- = -------------- = - AI . -------- = - 166,2 Ib . hie hie Vbe
5 . -------- = -83,1 10
V.5.3.- La configuracin Cascode como etapa de desplazamiento de nivel de C.C.: En los sistemas amplificadores de acoplamiento directo cuando los mismos se encuentran constituidos por una cascada de etapas es comn que a la par de la seal se amplifiquen tambin las componentes de C.C. que definen la polarizacin de los elementos activos utilizados, y puede darse el caso que dichos niveles de C.C. en algn punto de la cascada pueden llegar a ser inconvenientes para un funcionamiento lineal. Para producir una modificacin en tales niveles de C.C. se hace preciso incorporar algn sistema apropiado. En el desarrollo del Captulo IV, particularmente en la resolucin del problema de proyecto de un sistema amplificador sin acoplamiento capacitivo, tratado en prrafo IV.5.2. se plante la solucin ante el requerimiento de obtener un punto de conexin de la carga con nivel de C.C. nulo. La solucin adoptada all, ya se anticipaba era un tanto elemental y como pudo comprobarse, introdujo una serie de cambios en el comportamiento dinmico del circuito, que fueron denotados como inconvenientes. Otra alternativa que podra implementarse para desplazar el nivel de C.C. en base a la configuracin Cascode, se presenta en la figura V.25. Si se requiere que el punto de conexin de la carga R, es decir el colector de T disponga de nivel de C.C. nulo, se deben considerar las siguientes condiciones de trabajo esttico: 56 R2 VB3T = - VEE . ------------- = - 12 . -------------- = - 7,6 V 56 + 33 R1 + R2 VE3T = VB3T - VBE3 = -7,6 - 0,6 = -8,2 V
-8,2 + 12 VE3T - (-VEE ) ICQ3 = ------------------- = ---------------- = 1 mA = ICQ2 3,9 . 103 RE Para que VC3T = 0 V debe hacerse:
VCEQ3 = VC3T - VE3T = 0 + 8,2 V = 8,2 V VCEQ2 = VCC - ICQ3 . RC3 - VC3T = 12 - 10-3 . 8,2 . 103 - 0 = 3,8 V y para tal fin: VE2T = ICQ3 . RC3 = 10-3 . 8,2 . 103 = 8,2 V
273
VB2T = VE2T - VBE2 = 8,2 + 0,6 V = 8,8 V y en consecuencia: 12 - 8,8 VCC - VB2T ICQ3 = ------------------- = ---------------- = 1 mA 3,3 . 103 RC1 e ICQ1 IB1 = -------hFE1
debindose disponer el resistor Rb en el circuito de base de T1 de modo de imponer dicho valor de corriente de base de T1. La figura V.26. presenta el circuito equivalente dinmico de esta configuracin cascode y del mismo se puede obtener que si Rb es del orden de (1/hob3 ) en el mismo se cumple que: hfe2 hfe2 . Ro3 = --------- >> ( hie2 + 8200 . hfe2 ) hob3 con lo que la ganancia de tensin de la etapa resulta: vL AV = -------- = 1 vc1 Luego comprobamos que la configuracin cascode nos permite desplazar la tensin continua desde el valor VC1T = 8,8 V a una tensin VC3T = 0 V sin prdida apreciable de ganancia. V.6.- ESTUDIO DE LA SEGUNDA ETAPA DEL AMPLIFICADOR OPERACIONAL 741 En la figura V.27. se ilustra el circuito correspondiente a la segunda etapa de este amplificador operacional, habindose agregado asimismo la parte de salida ya que se comporta como carga de esta segunda etapa. Desde el punto de vista esttico y como ya se vio en el estudio de la primera etapa, para la misma tensin de alimentacin se tiene: 274
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional 30 - 1,2 VCC + VEE - 2 . VBEu ICQ11 = ICQ12 = -------------------------------- = -------------- = 0,739 mA 39 . 103 R5 como se ve ahora, el transistor T12 en conjunto con el transistor T13 forman una nueva fuente de corriente, tipo espejo, de modo que la corriente de emisor de T13 se ve obligada a seguir a la de T12 por lo que: IEQ13 = ICQ12 = 0,739 mA Este transistor T13 es un transistor multicolector, en el cual, la superficie semiconductora del colector se subdivide en dos partes de modo que las tres cuartas partes se unen al colector denominado A, mientras que el rea restante se conecta como colector B. Al respecto es de destacar que la corriente total de emisor entonces se subdivide en dos corrientes de colector, la correspondiente al terminal A ( ICQ13A ) y la correspondiente al terminal B ( ICQ13B ) en forma proporcional al rea de semiconductor a la que se encuentre conectado cada terminal de colector y en consecuencia: 3 1 ICQ13B = ------ . IEQ13 = 185 A ICQ13A = ------ . IEQ13 = 554 A 4 4 resulta: Considerando despreciable a la corriente de base de T23, por conexin directa de colectores de T13A y T17, y en consecuencia mientras que VR9 = VBEu17 + ICQ17 . R8 = 0,6 + 0,554 .10-3 . 100 = 0,65 V ICQ17 IB17 = ---------- = 2 A hfe17 y ICQ16 = IR9 + IB17 = 15 A
ICQ17 = ICQ13A = 554 A
0,65 V VR9 IR9 = --------- = -------------- = 13 A 50 . 103 R9
En lo que respecta a las tensiones, por una parte la tensin base-tierra de T16 es coincidente con la de la unin de los colectores de T4 y T6 de la primera etapa, o sea que era el dato que faltaba para completar la verificacin esttica de la primera etapa. -VBT16 = VEE - VR9 - VBEu16 = 15 -0,65 - 0,6 = 13,75 V por lo que despreciando VR2 : VCEQ6 = VR9 + VBEu16 = 1,25 V con lo que: Por otro lado, en esta segunda etapa: VCEQ16 = VCC - (-VEE + VR9 ) = 15 - (-15 + 0,65) = 29,35 V y aceptando que el potencial absoluto del terminal de salida del amplificador operacional es nulo as como que las cadas en las pequeos resistores R6 y R7 son despreciables: VCT17 = - VEBu20 - VEBu23 = -1,2 V y despreciando VR8 VCEQ4 = VBT16 + VBEu2 = -13,75 + 0,6 = -13,15 V
VCEQ17 = VCT17 + VEE = -1,2 + 15 = 13,8 V VCEQ13A = VCT17 - VCC = -1,2 - 15 = - 16,2 V En relacin con el comportamiento dinmico de esta segunda etapa, se desea hallar el circuito equivalente, en base al parmetro transconductancia que se observa en la figura V.28. y en primer lugar, del mismo verificaremos la resistencia de entrada Ri2, cuyo valor fue estimado para el estudio de la primera etapa en 5,5 MOhm. Para tal fin consideramos: 240 hfe17 Ri17 = hi17 + hfe17 . R8 = -------- + hfe17 . R8 = ----------------------- + 240 . 100 = 12,2 . 103 + 24 . 103 = 36,2 KOhm 40 . 490 . 10-6 gm17 275
Rd16 y nuevamente:
36,2 . 50 . 103 Ri17 . R9 = --------------- = ----------------------- = 21 KOhm 36,2 + 50 Ri17 + R9
240 hfe16 Ri2 = Ri16 = hi16 +hfe16 . Rd16 = ------ + hfe16 . Rd16 = ----------------- +240 . 21.103 = 0,4 . 106 +5,04.106 = 5,4 MOhm 40 . 15 . 10-6 gm16 valor este ltimo que se compatibiliza con el estimado para el anlisis precedente. En segundo lugar, el parmetro Gm2 corresponde a una configuracin Re sin puentear por lo que de acuerdo con la expresin (V.13.) 40 . 554 . 10-6 22,16 . 10-3 1 gm17 Gm2 = -------------------- = --------------------- = ------------------------------- = ---------------------- = 6,9 mA/V 1 + gm17 . R8 1 + 40 . 554 . 10-6 . 102 1 + 2,216 (1/gm17) + R8 en tanto que la resistencia de salida de dicho modelo se halla constituida por la asociacin paralelo de la resistencia de salida de T13A (emisor comn) es decir ro13A y la correspondiente de salida de T17 (Re sin puentear), por lo que: 1 1 ro13A = ----------------- = ------------------------------ = 90,2 KOhm P . gm13A 5 . 10-4 . 40 . 554 . 10-6 hfe17 . R8 Ro17 = ro17 . ( 1 + ----------------------- ) R8 + hie17 + RT con RT = R9 // Ro16
276
y en donde: R016 = hib16 1 6,5 . 106 Ro1 + ----------- = --------------------- + ---------------- = 1,67 . 103 + 27,08 . 103 = 28,75 KOhm 40 . 15 . 10-6 240 hfe16 50 . 28,75 . 103 R9 . Ro16 RT = ----------------- = ------------------------ = 18,3 KOhm 50 + 28,75 R9 + Ro16 1 1 ro17 = ---------------- = ------------------------------ = 225 KOhm N . gm17 2 . 10-4 . 40 . 554 . 10-6 Ro17 finalmente: Ro2 240 . 102 = 225 . 10 . [ 1 + -------------------------------- ] = 415 KOhm (0,1 + 12,2 + 18,3) . 103
3
90,2 . 415 . 103 ro13A . Ro17 = ----------------- = ------------------------ = 74 KOhm 90,2 + 415 ro13A + Ro17
Tal como se puede apreciar en el circuito de la figura V.27., la tercera etapa o etapa de salida de este amplificador operacional, se halla constituida por el transistor T23 operando en una configuracin de seguidor por emisor, cargada a su vez por una etapa de gran seal del tipo simtrica y de clase B prctica (que se estudia en el Captulo XI) y desde el punto de vista dinmico tambin se configura como colector comn de modo tal que es de esperar que su resistencia de entrada (Ri23 ) sea de valor mucho mayor que el valor de la resistencia de salida de la segunda etapa recin verificada. En consecuencia la resistencia de carga dinmica de la segunda etapa es unicamente su propia resistencia de salida Ro2 . De este modo la ganancia de tensin de esta segunda etapa puede determinarse a partir del circuito equivalente de la figura V.28., determinando: Vi2 hfe16 . Rd16 5,04 Vo2 AV2 = ------ . ------- = - Gm2 . Ro2 . ------------------ = - 6,62 . 74 . ------------ = -454 = 53,14 dB Vi2 Ri2 5,44 Vi2 Considerando que la tercera etapa contribuye con una ganancia seguidora cercana a la unidad, que al tenerse una cascada de dos etapas la ganancia del conjunto resulta ser el producto (o la suma en dB) de las ganancias 277
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional de cada etapa en forma individual, la ganancia de tensin del amplificador operacional o Ganancia en Lazo Abierto, sin considerar la fase ya que cada terminal de entrada tiene definida su caracterstica en tal sentido, resulta ser: AOL = AVd . AV2 = 570 . 454 = 258.780 (108,2 dB) que al compararse con los valores tpicos especificados por los fabricantes de 200 V/mV ( 200.000 106 dB) arroja una diferencia que podemos atribuir, adems de la dispersin y el factor de seguridad en la especificacin, a las estimaciones de los valores de los parmetros semiconductores que hemos adoptado al no disponerse de los correspondientes a los parmetros hbridos de los transistores que conforman dicho amplificador operacional. V.7.- CONSIDERACIONES SOBRE LA TERCERA ETAPA DEL AMP. OPER. 741 - PROTECCIONES: Si bien la etapa final del amplificador operacional 741 se estudia con detalle en el Captulo X del presente trabajo, en donde se justifica su topologa, realizaremos ahora algunas consideraciones respecto a sus caractersticas de funcionamiento. En lo que respecta a la parte esttica, segn lo analizado precedentemente, para la tensin de alimentacin de VCC = VEE = 15 V la corriente en el terminal B de emisor de T13 result ser: ICQ13B = 185 A ahora considerando IB19 despreciable, la corriente en el emisor o en el colector del transistor T18 cuya juntura basecolector se encuentra cortocircuitada, es: 0,6 V VBEu19 ICQ18 = --------- = ------------- = 15 A 40 . 103 R10 El transistor T15 normalmente se encuentra cortado. Su funcin de proteccin la describiremos ms tarde. Suponiendo nuevamente que la corriente de base de T14 es despreciable: ICQ19 = ICQ13B - ICQ18 = 185 A - 15 A = 170 A Planteando la ecuacin de malla alrededor de las uniones base-emisor de los transistores T19 , T18 , T14 y T20 se tiene: VBEu19 + VBEu18 - VBEu14 - VEBu20 = 0 por lo que expresando las mismas a partir de la ecuacin exponencial del diodo y llamando Io a la pequea corriente de polarizacin de los transistores T14 y T20 de salida: ICQ19 Io Io ICQ18 VT . ln ------- + VT . ln ------- = VT . ln ------- + VT . ln ------IS19 IS14 IS20 IS18 simplificando y por propiedad de logaritmos: Io2 ICq18 . ICQ19 -------------------- = ----------------IS14 . IS20 IS18 . IS19 por lo que: Io = (ICQ18 (IS14 . IS20)1/2 . ICQ19) . ----------------------(IS18 . IS19 )1/2
1/2
tomando nuevamente valores sugeridos en las notas de aplicacin (ver GRAY - MEYER): IS18 = IS19 = 2 . 10-15 A resulta: IS14 = 8 . 10-15 A 8 . 10-15 . 4 . 10-15 278 e IS20 = 4 . 10-15 A
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional Io = (15 . 10-6 . 170 . 10-6)1/2 . ( ------------------------- )1/2 = ( 2550 . 10-12 . 8 )1/2 = 143 A 2 . 10-15 . 2 . 10-15 que es la pequea corriente de polarizacin para la etapa de gran seal o de salida del operacional, cuyos transistores, tal como veremos oportunamente, funcionan en un Clase B prctico o Clase AB a fin de conferir a la etapa un adecuado Rendimiento de Conversin de Potencia ( ), una reducida Distorsin Armnica (D) , reduciendo o anulando la Distorsin de Cruce. Atento a ello las corrientes de base de los transistores T14 y T20 resultarn despreciables con lo que la de emisor de T23 vuelve a ser ICQ23 = ICQ13B = 185 A, por lo que dada su configuracin colector comn, presentar una resistencia de salida de valor: Ro23 = hib23 1 83,3 . 103 Ro2 + -------- = --------------------- + --------------- = 1800 Ohm 40 . 185 . 10-6 50 hfe23
1 1 Por otra parte la resistencia de salida de colector B de T13 resulta: ro13B = --------------- = ----------------- =270 KOhm PNP . gm13B 5.40.185.10-10 y debido al circuito compuesto por los transistores T18 y T19 , entre las bases de los transistores de salida T14 y T20 se tiene una resistencia equivalente que resulta: R10 . hie19 RBB = hib18 + --------------R10 + hie19 en consecuencia: RBB con 1 hib18 = ----------------- = 1667 Ohm 40 . 15 . 10-6 y 240 hie19 = ------------------ = 35,3 KOhm 40 . 170 . 10-6
40 . 35,3 . 103 = 1667 + --------------------- = 20,42 KOhm 40 + 35,3
Cuando conduce T14 la resistencia equivalente conectada entre su terminal de base y tierra, que llamaremos RBT14 resulta ser: RBT14 = ( Ro23 + RBB ) // ro13B = ( 1800 + 20420 ) // 270000 = 20,5 KOhm con lo que la resistencia de salida del amplificador operacional 741 durante el perodo en que conduce T14 es: Ro = R6 + hib14 1 20,5 . 103 RBT14 + --------- = 27 + --------------------- + -------------- = 27 + 175 + 85 = 287 Ohm 40 . 143 . 10-6 240 hfe14
en cambio cuando conduce T20 se tiene: RBT20 = Ro23 // (RBB + ro13B ) = 1800 // ( 20420 + 270000 ) = 1,79 KOhm y en este perodo, la resistencia de salida del amplificador operacional es: Ro = R7 + hib20 1 1,79 . 103 RBT20 + --------- = 22 + --------------------- + -------------- = 22 + 175 + 35 = 232 Ohm 40 . 143 . 10-6 50 hfe20
en tanto que la especificacin de los fabricantes se refieren a un valor tpico de 75 Ohm. Tal como ya se adelant los transistores T15 y T23 en condiciones normales de operacin funcionan al corte. Para una operacin normal el fabricante indica que la resistencia de carga mnima es de 2 KOhm. Ambos transistores conforman circuitos de proteccin contra corto circuito en la carga ya que si por alguna razn la corriente en la 279
V - Mulltietapas de Bajo Nivel: Carga Activa y Amplificador Operacional carga o en el terminal de salida del amplificador operacional aumenta, la corriente de salida por T14 aumentara hasta alcanzar un valor tal que la diferencia de potencial en extremos de R6 supere el valor de la tensin de umbral baseemisor del transistor T15, en cuyo caso ste pasa a conduccin limitando la corriente de base y por lo tanto la de colector o de salida de T14: 0,6 0,7 V VBEu15 Ilmite = ----------- = ------------------ = 22 26 mA = IC14max 27 Ohm R6 De igual forma, la proteccin del par DArlington T16 /T17 se cumple a travs de T22 , ya que siguiendo un razonamiento similar a lo dicho para T15 , la corriente limite de T17 ser: 0,6 0,7 V VBEu22 Ilmite = ----------- = ------------------ = 6 7 mA = IC17max 100 Ohm R8 Entonces si por alguna causa la corriente en emisor de T17 sobrepasa dicho lmite, el transistor T22 sale del corte limitando la corriente de base de T16 y por lo tanto la de colector de T17 .
280
V.3.4.- Etapas Diferenciales de Entrada Basadas en MOSFETS: Debido a la alta densidad de integracin que es posible lograr mediante la utilizacin del transistor MOS, desde su descubrimiento hace ya algunos aos atrs se hizo muy extendido el diseo de los circuitos integrados analgicos en base a este componente activo, superando en tal sentido en lo que a grado de utilizacin se refiere, al transistor bipolar . En el tercer Captulo de este trabajo, y luego de una revisin de su principio de funcionamiento, se han estudiado a los circuitos amplificadores bsicos en base a MOS, asimismo en los ltimos prrafos del Captulo IV se analiz el amplificador diferencial basado en JFETs. Dado que un amplificador diferencial a base de MOSFETs y con carga resistiva no difiere en su comportamiento respecto de lo ya conocido, no ser objeto de estudio en esta oportunidad, en donde se pretende en cambio analizar las posibles cargas activas y circuitos de polarizacin a base de este componente activo, que en conjunto con el par diferencial MOS son los tres elementos de construccin ms importantes en los circuitos integrados lineales con MOS. V.3.4.1.- Estudio de la Linealidad de amplificador diferencial MOS en modo de vaciamiento: No obstante lo anticipado resulta sin embargo muy conveniente complementar los conocimientos adquiridos analizando el rango dinmico de funcionamiento lineal que se puede esperar en un par diferencial MOS. A tal efecto reconsideremos el circuito de la figura IV.35, si en l los transistores fueran NMOS de canal permanente (operando en modo de vaciamiento), en su comportamiento para la seal diferencial se tendra que: vg1 - vGS1 + vGS2 - vg2 = 0 recordando que por definicin de seal diferencial: vg1 - vg2 = vd
en tanto que de la fsica del MOSFET para canal bloqueado en un punto:
iD vGS = VP . [ 1 - ( -------- )1/2 ] IDSS
en donde vGS e iD son los llamados valores totales de tensiones y corrientes en los terminales del MOSFET. As incorporando estas definiciones puede describirse a la seal diferencial como:
iD1 iD2 vd = VP . [ - ( -------- )1/2 + (--------)1/2] IDSS IDSS
Como la fuente de polarizacin (T3 ) siempre debe proveer la suma de las corrientes de ambas ramas del diferencial se podr expresar que:
iD1 = IDQ3 - iD2
iD2 = IDQ3 - iD1
por lo que reemplazando alternativamente en la ecuacin anterior se podr expresar a la tensin diferencial normalizada (vd /Vp) como una funcin de la corriente normalizada (iD /IDQ3) en cada una de las dos ramas, es decir: vd ------ = Vp
(iD2 / IDSS )
vd ------ = +
Vp
(iD1 / IDSS )
Entonces, para analizar estos resultados definiremos a dichas variables normalizadas como X = vd / Vp , Y1 = iD1 / IDSS e Y2 = iD2 / IDSS y pondremos a partir de estas ltimas ecuaciones, a las corrientes Y como funcin de la tensin diferencial X en forma similar a lo ya hecho para el caso de bipolares. Ello nos lleva finalmente a representar grficamente a las siguientes dos ecuaciones: Y1 = 0,5 . (1 + X . Y2 = 0,5 . (1 - X . [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] ) [2 (IDSS/IDQ3) - (IDSS/IDQ3)2 . X2 ] )
88
Cosa que llevamos a cabo en el grfico de la Figura V.17.1, tomando como parmetro a la relacin (IDSS/IDQ3):
Figura V.17.1 Cabe observar aqu que las zonas lineales para cada valor del parmetro (IDSS/IDQ3) se pueden identificar en: X < 0,3 X < 0,22 X < 0,1 para para para (IDSS/IDQ3) = 1 (IDSS/IDQ3) = 2 (IDSS/IDQ3) = 10
As, en el peor caso, cuando solo se aprovecha el MOSFET con una corriente del 10 % de su valor IDSS y por consecuencia se opera con muy baja transconductancia, se puede conseguir un rgimen de trabajo lineal para una excitacin de modo diferencial que puede alcanzar el valor de: vd < 0,1 . Vp y como las tensiones de bloqueo de canal pueden tomar valores tpicos comprendidos entre 1 y 5 Volt, estas excitaciones mximas podrn llegar hasta unos 100 a 500 mV, que se constituye en un rango mucho ms amplio que aquel que corresponde en las configuraciones bipolares con emisores directamente unidos, aunque con mucho menor ganancia. V.3.4.2.- Amplificador Diferencial NMOS de refuerzo: Su nombre tiene origen en que para su construccin se emplean solo transistores MOS de Canal N Inducido y una configuracin tpica se presente en la Figura V.17.2. En dicho circuito si bien puede observarse la excitacin de modo diferencial, el anlisis del mismo incluir previamente la polarizacin y a posteriori su comportamiento tambin para el modo comn. -Anlisis esttico: a) Por resultar idnticos los transistores, ya que se integran todos en un mismo semiconductor base, se desprende que: Io IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------2 (V.3.1)
siendo Io la suministrada por la fuente de corriente de polarizacin indicada simblicamente en el circuito. Cabe destacar que ello es posible de afirmar ya que en esta etapa de anlisis ambos generadores dinmicos (Vd/2) se estn considerando en corto circuito y por lo
89
Figura V.17.2 tanto el potencial de los terminales de compuerta de ambos transistores (T1 y T2) coincidir con el de masa y como veremos ms adelante el circuito de polarizacin (Io Ro) ser responsable de polarizar a sus terminales de fuente, unidos entre s con polaridad negativa y en mdulo superior a la tensin de formacin de canal (VT). De este modo dado que Io es impuesta por el circuito de polarizacin debido a la simetra de ambas ramas diferenciales corresponde aplicar la ecuacin (V.3.1.) para determinar las corrientes de reposo de estos dos transistores. Por otra parte se observar que las compuertas de T3 y de T4 se encuentran directamente conectadas a la fuente de alimentacin positiva (VDD ) o sea que reciben el potencial ms positivo presente en el circuito y por ello seguramente ms positivo que los de sus fuentes y superando nuevamente la tensin de umbral de formacin de canal de estos otros dos transistores, permitiendo as cerrar a las corrientes de drenaje de los transistores T1 y T2 que ahora se transformarn en IDQ3 e IDQ4 . Para este tipo de MOSFETs de compuerta aislada, hemos visto en el Captulo III que: ID = B . (VGS - VT )2 para un canal bloqueado en un punto es decir IDQ -------B {VDS >[ (VGS - VT ) > 0]}
de modo que para nuestros cuatro transistores se tendr: VGSQ = + VT (V.3.2)
En T3 y T4 el corto circuito entre sus terminales de compuerta y drenaje asegura el cumplimiento de la condicin de canal bloqueado en un punto. Mientras que para comprobar el cumplimiento de dicha condicin en T1 y T2 debemos considerar la ecuacin de la malla formada por VDD , drenaje de T3 y/o T4 , VDS3 - VDS4, terminales de fuente de estos transistores que se encuentran directamente unidos a los de drenaje de T1 y de T2 respectivamente, VDS1 - VDS2, terminales de fuente de estos transistores, -VGS1 - VGS2, terminales de compuerta de estos transistores y finalmente masa. En dichas mallas se puede plantear: VDD - VDS3-4 - VDS1-2 + VGS1-2 = 0 de donde por lo que finalmente resumiendo: VDS3-4 = VGS3-4 (V.3.3) y VDS1-2 = VDD > (VGS - VT ). (V.3.4) por lo que para lograr dicha polarizacin habr que cumplir la condicin VDD VDS1-2 = VDD - VDS3-4 + VGS1-2 pero VDS3-4 = VGS3-4
VDS1-2 = VDD - VGS3-4 + VGS1-2 = VDD
90
De esta manera quedan determinadas las polarizaciones de todos los transistores, resultando compatibles con un funcionamiento activo y lineal. -Anlisis dinmico de modo diferencial: En primer lugar se hace necesario analizar la carga dinmica de los transistores T1 y T2 . Para ello consideramos a T3 y T4 que se encuentran operando con un cortocircuito entre sus terminales de compuerta (g) y drenaje (d) y con su fuente (s) directamente conectada a los drenajes de los anteriores. El circuito de anlisis se muestra en la figura V.17.3 y su correspondiente circuito equivalente dinmico en la figura V.17.4
Figura V.17.3
Figura V.17.4
En este ltimo la intencin es determinar la resistencia de entrada que presentan T3 y T4 entre compuerta (g) y fuente (s) de modo que incluimos un generador de prueba Vx, tratando de determinar el cociente entre dicha tensin y la corriente Ix que entregara ese generador: Vx Vx Ix 1 Ix = -------- - gm vgs = -------- + gm Vx por lo tanto -------- = -------- + gm rds rds Vx rds en consecuencia la resistencia de entrada buscada es: Vx 1 --------- = rds // -----Ix gm y como 1 rds >> -----gm entonces finalmente 1 Rd1-2 = -----gm
En el Capitulo IV hemos analizado una etapa diferencial con FET y el resultado fue que para una carga de forma diferencial la ganancia estaba dada por la ecuacin (IV.53), mientras que en este caso, dado que se esta cargando a la etapa en forma asimtrica el resultado sera: 1 1 1 AVd = ------ . gm . Rd1-2 o sea AVd = -----(V.3.5) AVd = ------ . gm . Rd por lo que en nuestro caso 2 2 2 realmente baja como se puede constatar. -Anlisis dinmico para el modo comn: Teniendo en cuenta que para este modo de excitacin, los transistores T1 y T2 operan en una configuracin de fuente comn con una Ro de fuente sin desacoplar y tal como se viera en el Captulo IV, ecuacin (IV.54):
91
gm . Rd1-2 AVc = ---------------------1 + gm . 2 . Ro
1 con lo que reemplazando el mismo Rd1-2 = -------gm
se tiene
1 AVc = ----------------------1 + gm . 2 . Ro
(V.3.6)
La observacin de los resultados precedentes permite afirmar que si bien se cuenta con un mayor rango de linealidad esta etapa de entrada tipo NMOS presenta una ganancia de modo diferencial muy baja debido a la configuracin (carga asimtrica) y debido a que la resistencia equivalente de carga es muy baja: el amplificador diferencial NMOS no permite asegurar ganancias adecuadas. Se recurre entonces al amplificador diferencial CMOS o tambin llamado MOS Complementario que se estudiar en los prrafos siguientes. Previo a ello vale la pena sealar una posible solucin para llevar a la prctica el circuito de polarizacin que en la figura V.17.2 se represent en forma esquemtica. En la figura V.17.5 dicha solucin se lleva a cabo en base a la misma tecnologa NMOS:
Rama de referencia Figura V.17.5 Aqu los transistores de la rama de referencia son tambin idnticos y por tener la compuerta cortocircuitada con el drenaje se cumple en ellos que: VDD + VSS VGS = VDS y por ser los tres iguales VGS = -----------------3 ya que a igual corriente de polarizacin deben repartirse en igual proporcin el total de la tensin de alimentacin. Luego dado que el par T5 y T8 comparten esa misma tensin de polarizacin resulta: entonces la antes mencionada corriente de polarizacin resulta: VDD + VSS VGS5 = ----------------3 (V.3.8) (V.3.7)
VDD + VSS IDQ5 = B . ( ------------------ - VT)2 3
con lo que las corrientes de reposo en ambas ramas diferenciales resultan como se anticipara en (V.3.1): IDQ5 IDQ1 = IDQ2 = IDQ3 = IDQ4 = ------2 V.3.4.3.- Amplificador Diferencial CMOS: (V.3.1)
92
En la figura V.17.6 se presenta la configuracin correspondiente a un amplificador diferencial CMOS que emplea transistores NMOS y PMOS de refuerzo en donde con el objetivo de presentar una resistencia de carga superior se estn empleando a los PMOS en una configuracin espejo como carga activa del par diferencial realizado con NMOS y en donde la tensin de polarizacin en el terminal de salida lo ajusta la etapa amplificadora subsiguiente por las mismas razones y de la misma forma como ya viramos para el caso de bipolares.
Figura V.17.6 -Anlisis esttico: Dada la identidad de los transistores y por las mismas razones que hemos considerado ya: IDQ1 = IDQ2 = Io ------2 (V.3.9)
Con respecto a los transistores T3 y T4 las corrientes debern ser iguales a las de sus pares NMOS no obstante en rigor y considerando las corrientes salientes como negativas se tiene: - Io (V.3.10) IDQ3 = IDQ4 = ------2 Para los transistores PMOS, dado que en ellos tanto VGS como VT resultan negativos y con la finalidad de independizarnos de tales signos es posible aplicar la siguiente expresin: ID = B . ( VGS - VT )2 (V.3.11) recordando que la condicin para su operacin en la zona activa: VDS > VGS VT VGS , Retornando al circuito, de la ecuacin (V.3.11) para la corriente de la ecuacin (V.3.10) ya conocida, es posible determinar la Luego: VGS3 = VGS4 = -VT y como el terminal de compuerta se encuentra directamente unido con el correspondiente al drenaje VDS3 = VGS3 y en consecuencia VDS1 = VDD + VDS3 + VGS1
pues el terminal de fuente del transistor T1 queda a - VGS1 y en donde obviamente esta depende de la corriente ID1 segn:
93
VGS1 =
B -------ID1
VT
La determinacin de VDS2 y VDS4 no es simple y depende mucho de la caracterstica de los dispositivos y de la corriente que toma la carga. Si los transistores fueran idnticos (obviando la cuestin de signos en sus parmetros) se puede afirmar que: VDS1 = VDS12 = VDD + VDS3 + VGS1 VDS4 = VDS3 = VGS3 No obstante la situacin planteada es muy particular, la forma prctica ms aconsejable para determinar los potenciales es haciendo uso de programas de simulacin, tal como el PSpice. Otra alternativa es asegurar la corriente de la etapa siguiente haciendo uso de algn esquema apropiado de polarizacin, de modo de no requerir la tensin antes citada para el anlisis y permitir que sta quede fijada por las necesidades de la etapa siguiente. Debe quedar claro que el potencial bajo anlisis es muy sensible a la carga y a las condiciones impuestas por la misma. Anlisis dinmico de modo diferencial:
V.17.7
V.17.8
Para el anlisis dinmico de modo diferencial y tal como hemos venido haciendo en los estudios de etapas de entrada determinamos la corriente de salida con la carga en corto circuito, resultado de aplicar el teorema de Norton en dicho terminal de salida, analizando las corrientes de modo diferencial que en el circuito se establecen. El transistor T3 modifica su vgs (componente dinmica) de modo que circule a travs de su canal la idd con el sentido indicado en la figura V.17.7 pero como vgs3 = vgs4 por conexionado, al transistor T4 no le queda otra posibilidad de que la corriente de su canal sea idntica a la de T3 , es decir idd tal como la indicada en dicha figura, con el mismo sentido que en el transistor T3 . Los transistores conectados como esta indicado conforman entonces un espejo de corriente con tecnologa MOS. Entonces la corriente y la resistencia de Norton pueden obtenerse con ayuda de la figura V.17.8.a, en donde: IN = 2 . idd RN = rds2 // rds4 = rds / 2
Luego si existe una carga RL para el circuito equivalente Norton indicado en la figura V.17.8.b puede definirse: Rd = RN // RL y la tensin diferencial a la salida ser Vod = 2 . idd . Rd (V.3.12)
94
Pero
idd = gm . vgsd
y como T2
vd vgsd = -------2 queda a tierra virtual. La ecuacin (V.3.12) resulta: AVd = gm . Rd
dado que la unin de los terminales de fuente de los transistores T1 y vd Vod = 2 . gm . ------- . Rd = gm . vd . Rd 2
y la ganancia de tensin diferencial
Se concluye entonces que tambin aqu la carga activa vuelve a duplicar la ganancia del amplificador diferencial, cosa que no ocurra en un NMOS, dado que no existen espejos de corriente, pues dinmicamente nada obliga a que los transistores de carga tengan igual vGS debiendo resaltarse nuevamente que la ganancia obtenida por una de estas etapas es importante siempre y cuando la carga RL sea tambin alta. Si dicha RL >> (rds / 2) entonces para tecnologas modernas es posible conseguir ganancias de entre 20 y 100 veces.
Anlisis dinmico de modo comn: Las configuracin descripta en la figura V.17.6 en base a la tecnologa CMOS y haciendo uso del sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores bipolares si todo el circuito es simtrico anulan la corriente de modo comn en la carga arrojando como resultado un rechazo prcticamente infinito. Tambin como en ese caso en la realidad las relaciones de rechazo de modo comn que se obtienen son valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada. Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnologa bipolar y arrojan como resultado la aparicin de tensiones residuales en la salida del Op.Amp. de magnitud similar y sern estudiadas en el Captulo 8 del presente trabajo. Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza, se registra una tensin residual de entrada incluso si todos estos componentes semiconductores estn perfectamente igualados. Se trata en este caso de una tensin residual de caracterstica sistemtica y la nica forma en que puede reducirse al mnimo es mediante un diseo adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnologa bipolar debido a que en ella es posible conseguir un alto valor de ganancia por etapa. V.3.5.- Amplificadores Operacionales de CMOS: La mayor parte de los Op.Amp. de CMOS estn diseados para utilizarse como parte de un circuito integrado de muy alta densidad de integracin (VLSI muy alta escala de integracin). En este entorno restringido de uso, a diferencia del Op.Amp. tipo 741 por ejemplo (diseado para propsitos mltiples), las especificaciones del dispositivo se pueden relajar siendo menos estrictas, a cambio de un circuito ms sencillo y que como contrapartida ocupe un rea de silicio mucho ms pequea. Tal es as que la mayor parte de los Op.Amp. de CMOS no tienen etapa de salida de gran seal, pero si en un chip de VLSI, fuese necesario que mediante este amplificador se exciten cargas fuera del chip, estos pocos Op.Amp. suelen estar equipados con una etapa de salida del tipo clsico. En la figura V.17.9 se presenta una arquitectura de Op.Amp. CMOS conocida como configuracin de dos etapas. El circuito se alimenta con dos fuentes de alimentacin simtricas que normalmente proveen tensiones comprendidas entre 2,5 y 5 V. En el esquema el generador de corriente de referencia IREF puede ser externo al C.I. o bien puede ser resuelto en el mismo chip por la solucin presentada ya en la figura V.17.5. As la fuente espejo conformada por los transistores T8 y T5 alimenta al par diferencial T1 y T2 con la pertinente corriente de polarizacin. De acuerdo con la expresin (V.38) se disea la constante B de T5 a los efectos de obtener el valor adecuado para la etapa de entrada. Dicho par diferencial de entrada se carga con la fuente espejo fomada por T3 y T4 de esta forma la etapa de entrada es idntica a la estudiada precedentemente. La segunda etapa esta constituida por el transistor T6 en una configuracin de fuente comn, cargado mediante la tcnica de carga activa por medio del transistor T7 en una configuracin fuente comn. Como veremos oportunamente y tal como ocurre en el 741, el circuito R Cc tiene como objetivo llevar a la prctica la compensacin necesaria para evitar las oscilaciones. La ganancia diferencial de la primera etapa se vio ya que resulta ser AVd1 = - gm1 . (rds2 // rds4 )
95
Figura V.17.9 mientras que en la segunda etapa, el fuente comn con la carga activa presentan una ganancia: AV2 = - gm6 . (rds6 // rds7 ) con lo que la ganancia a lazo abierto, en C.C. y muy bajas frecuencias y con la salida a circuito abierto resulta: A = AVd1 . Av2
pudindose conseguir valores tpicos comprendidos entre unas 3000 y 5000 veces.
Figura V.17.10
Figura V.17.11
96
En otros C.I. y para obtener ganancias ms elevadas se puede utilizar como carga activa una fuente de corriente en base a la fuente Wilson o bien cascodo y una configuracin diferencial tambin en base al cascodo, todo ello realizado en tecnologa MOS, tal como se observa en el circuito de la figura V.17.10. En dicho circuito los transistores T1C y T2C son los transistores cascodo para el amplificador diferencial formado por los transistores T1 y T2 y operan en la configuracin compuerta comn (tierra virtual en sus terminales de compuerta unidos entre s) y por ello elevan la resistencia de salida del transistor T2 ya que de acuerdo a la ecuacin III.36: Ro2C = rds2C + ( 2C+ 1) rds2 que prcticamente se puede resumir como Ro2C = (gm2C . rds2C ) . rds2
Por otra parte los transistores T3 , T4 y T3C , T4C conforman un espejo doble de corriente en una configuracin tipo Wilson si la observamos desde el terminal de salida de esta etapa, todo ello operando como carga activa de la configuracin diferencial recin analizada y por consecuencia logra duplicar la corriente diferencial en dicho punto de conexin de la carga, tal como ocurra en la figura V.17.7. La diferencia es que ahora la resistencia de salida de esta configuracin Wilson (recordando la alta resistencia de entrada en la compuerta de T4 ) resulta ser tambin: Ro4C = rds4C + ( 4C+ 1) rds3 que prcticamente se puede resumir como Ro4C = (gm4C . rds4C ) . rds3
y la resistencia de salida de la etapa quedar como Ro = Ro2C // Ro4C pudiendo llegar a ser dos ordenes de magnitud superior (100 veces superior ) a la del circuito de la figura V.17.7 (rds /2), con la consecuente mejora en la ganancia diferencial de esta etapa. Anlisis dinmico de modo comn: Las configuraciones descriptas en las figuras V.17.6, V.17.9 y V17.10 en base a la tecnologa CMOS y haciendo uso del sistema de carga activa, que como hemos visto duplica la corriente diferencial en la carga, al igual como ocurriera en los circuitos con transistores bipolares, si todo el circuito es simtrico anulan la corriente de modo comn en la carga arrojando como resultado un rechazo prcticamente infinito. Tambin como en ese caso en la realidad las relaciones de rechazo de modo comn que se obtienen son valores finitos debido a las inevitables desigualdades en estos componentes que conforman la etapa de entrada. Parmetros Residuales: Estos desapareamientos entre ramas diferenciales son similares a los que aparecen en la tecnologa bipolar y arrojan como resultado la aparicin de tensiones residuales en la salida del Op.Amp. de magnitud similar y sern estudiadas en el Captulo 8 del presente trabajo. Sin embargo en las etapas de entrada CMOS debido a que tales desapareamientos entre transistores son raros por naturaleza, se registra una tensin residual de entrada incluso si todos estos componentes semiconductores estn perfectamente igualados. Se trata en este caso de una tensin residual de caracterstica sistemtica y la nica forma en que puede reducirse al mnimo es mediante un diseo adecuadamente cuidadoso. Estas limitaciones no se presentan en la tecnologa bipolar debido a que en ella es posible conseguir un alto valor de ganancia por etapa. Para comprender como se pude presentar una tensin residual de caractersticas sistemtica retornemos al circuito de la figura V.17.9 con los dos terminales de entrada cortocircuitados y conectados a masa (sin seal). Si la etapa diferencial de entrada incluida su carga activa esta perfectamente balanceada entonces la tensin que aparece en el terminal de drenaje de T4 ser igual a la de drenaje del transistor T3 que es (-Vss + VGS4 ) y como con este mismo potencial se encuentra alimentada la compuerta de T6 , la corriente por el canal de este T6 estar relacionada con la del canal de T4 que es igual a I segn: B6 ID6 = ------- . I B4 Para que no aparezca tensin residual a la salida esta corriente debe ser exactamente igual a la corriente suministrada por T7 en tanto que esta ltima, se encuentra relacionada con la corriente 2.I del transistor T5 que alimenta al amplificador diferencial segn: B7 ID6 = ------- . 2.I B5 quiere decir entonces que para que ambas corrientes de los transistores T6 y T7 sean idnticas debe satisfacerse que: B6 B7 ------- = 2 . ------B4 B5
97
y se esta condicin no se satisface, aparece la nombrada tensin residual de caracterstica sistemtica. Entre otras las tcnicas de diseo cuidadoso antes referidas sugieren disponer la menor cantidad de transistores apilados entre las tensiones +VDD y -VSS que deban respetar la condicin precedentemente sealada. V.3.5.- El Amplificador Operacional de CMOS de cascodo doblado: Si en el circuito de la figura V.17.10 cada uno de los seis transistores ubicados debajo de T1 y T2 se sustituyen por sus complementarios y al grupo de los seis se los desconecta de VSS se doblan (los cables) y se los conecta al +VDD se obtiene el circuito que se muestra en la figura V.17.11 en donde puede apreciarse que adems del doblado se ha agregado otra fuente de corriente, la conformada por los transistores T6 y T7 . El circuito resultante es llamado cascodo doblado y opera en forma semejante al circuito cascodo de la figura V.17.10 . La diferencia es que ahora se conectan solo tres transistores apilados entre ambas fuentes e lugar de los cinco que se pueden observar en el cascodo convencional, arrojando ello una ventaja en trminos de residuo sistemtico y rechazo del modo comn. Soluciones como esta pueden observarse en los diagramas esquemticos suministrados por el fabricante de los amplificadores operacionales CMOS tipo OPA705 , OPA2705 u OPA4705 (Texas Instruments Burr Brown), tal como el que se agrega en la figura V.17.12 a continuacin:
Figura V.17.12
98
VI - Fuentes de Alimentacin Sencillas
CAPITULO VI - Fuentes de Alimentacin Sencillas:

VI.1. - INTRODUCCIN: La mayora de los circuitos o dispositivos electrnicos requieren una fuente de energa para su funcionamiento y solo algunas veces dicha fuente de energa es directamente la red de energa urbana (de 220 V - 50 Hz. en nuestro pas), ya que como se vio hasta aqu, la mayor parte de los componentes activos necesitan alimentarse con energa elctrica con forma de seal continua, tal como ocurre para satisfacer los requisitos de polarizacin, por ejemplo, lo que da lugar a la necesidad de utilizar otros dispositivos para proveerlas que son las llamadas Fuentes de Alimentacin, que en una primera parte se estudian en el presente Captulo. Existen diversos tipos o configuraciones circuitales con que se resuelven estas fuentes de alimentacin, desde los circuitos tradicionales mas simples hasta aquellas configuraciones complejas generadas para satisfacer los severos requisitos de algunos circuitos de carga, sin embargo para todas ellas puede intentarse la misma definicin como aquel circuito o dispositivo electrnico que tiene como misin convertir una potencia elctrica con forma de seal variable (en general proveniente de la red urbana o comercial de energa elctrica) en una potencia elctrica con forma de seal continua sobre la carga. El objetivo del presente Captulo es el estudio detallado de las caractersticas de las fuentes de alimentacin tradicionales y de arquitectura sencilla de manera de permitir su diseo y construccin, con la finalidad de alimentar a cualquiera de los circuitos amplificadores que se estudian en los restantes Captulos. En relacin con la arquitectura bsica de estos dispositivos, de acuerdo con las funciones que cumplimenta cada uno de los integrantes de los mismos, se pueden identificar las siguientes partes: Transformador: Su funcin primaria es la de proveer una aislacin de los bornes de la red (ya que estos presentan un potencial con respecto a tierra) as como adaptar el valor de tensin de dicha fuente de energa primaria o de red de 220 V (eficaces y con una cierta tolerancia) al valor de tensin de C.C. requerido por la carga. Secundariamente resuelve la adecuacin de los terminales de salida de dicha fuente de energa primaria a los correspondientes a la entrada de los Circuitos Rectificadores que se describen a continuacin; Circuito Rectificador: Se trata de un circuito elctrico cuya funcin bsica es convertir una forma de seal con valor medio nulo, tal como la senoidal o de corriente alterna de 220 V - 50 Hz. y que provee la fuente de energa primaria, en una forma de seal unidireccional (aunque no perfectamente constante) con valor medio distinto de cero, funcin esta que se denomina comnmente rectificacin. Tal como veremos enseguida, existen distintas configuraciones que satisfacen este requisito. Por ahora solo interesa notar que en todas ellas se utilizan los llamados Diodos Rectificadores o Diodos Semiconductores. Dependiendo del tipo y los requerimientos de los circuitos de carga, entre el circuito rectificador y el circuito de carga pueden disponerse los circuitos de filtrado o Filtro y los circuitos reguladores o Regulador, destinados a reducir el contenido armnico de la energa elctrica de salida del rectificador y contribuir a que el valor de tensin asociado a dicha energa se mantenga invariable a pesar de las variaciones de la carga y de la tensin de red.
VI.2. - CARACTERSTICAS DE LOS CIRCUITOS RECTIFICADORES: Realizaremos a continuacin un estudio de las caractersticas bsicas de Fuentes de Alimentacin elementales solamente compuestas por el Transformador y el Circuito Rectificador conectadas a circuitos de carga resistivos puros, de modo que en esta primera etapa no se considerarn ni a los circuitos Filtro ni a los circuitos Reguladores. Para que tal anlisis sea simple seguidamente procederemos a considerar ciertas hiptesis de idealizacin de los componentes constitutivos de modo tal que los apartamientos entre las caractersticas de tales componentes ideales con las que corresponden a los reales sern consideradas mediante modelos o circuitos equivalentes en forma similar a los realizado hasta el presente. VI.2.1. - Rectificador Monofsico de Media Onda: La fuente de alimentacin integrada como antes qued dicho, que responde a esta nomenclatura se representa en la figura VI.1., en donde puede apreciarse la conexin de la fuente de energa primaria v sobre el primario del transformador. El secundario del transformador, en este caso realizado con un solo devanado y por tal 227
VI - Fuentes de Alimentacin Sencillas motivo denominado tambin secundario monofsico, se encuentra conectado al circuito rectificador que consta, en este caso, de solo un diodo semiconductor conectado en serie con dicho secundario y con la carga R. Un transformador real puede ser estudiado como un elemento de comportamiento ideal al que se le agregan ciertos componentes representativos de las caractersticas del comportamiento real que se separan del ideal o componentes de error. Por ejemplo las prdidas de potencia que tienen lugar en un transformador real y que generalmente se cuantifican a travs del Rendimiento o Eficiencia de la transformacin, reconocen dos efectos diferentes; las perdidas en el hierro o ncleo del transformador y las originadas por las resistencias ohmicas del alambre de cobre con que se realizan los devanados primario y secundario. En este estudio y por su trascendencia, solo tendremos en cuenta mediante componentes de error a las resistencias de los devanados, mientras que las prdidas en el hierro se integrarn en el conjunto de prdidas de la fuente para dar lugar al rendimiento de la misma.
Tal como puede comprobarse en la figura VI.1. np y ns son respectivamente el nmero de vueltas de los arrollamientos primario y secundario del transformador. En consecuencia suponiendo un factor de acoplamiento unitario, de la consideracin de que los flujos electromagnticos de ambos devanados deben ser iguales y dado que stos resultan proporcionales a dicho nmero de vueltas y a la corriente que atraviesa a tales arrollamientos es posible plantear que: np . Ip = ns . Is por lo que Iprimario Vsecundario ns n = ------- = ------------ = -------------- (VI.1.) llamada relacin de transformacin Isecundario Vprimario np
Siendo RC la resistencia de carga conectada sobre el secundario del transformador, la impedancia de entrada o en bajas frecuencias resistencia de entrada de dicho transformador esta vinculada con dicha resistencia de carga segn la relacin: Vsecundario RC Vprimario Rent = ----------- = -------------------- = --------- (VI.2.) n2 . Isecundario n2 Iprimario y de igual manera: Rsal = n2 . RF (VI.3.)
en donde RF es la resistencia conectada sobre el arrollamiento primario del transformador. Si en la expresin (VI.3.) consideramos a la resistencia del arrollamiento primario rp como resistencia conectada en el circuito primario del transformador ideal, entonces sta se ver reflejada a la salida del secundario con un valor (n2 . rp ). En consecuencia, teniendo en cuenta simultneamente a la resistencia ohmica del devanado secundario rs , para un transformador real y simplificado segn lo antedicho, es posible realizar una representacin mediante un transformador ideal al que en serie con su secundario le conectamos como componente de error a la resistencia total de perdidas de ambos arrollamientos: RPer = rs + n2 . rp tal como se muestra en la figura VI.2.
228

De la misma manera un diodo semiconductor real, cuyas caractersticas fueron analizadas en el inicio del Captulo I, con una curva caracterstica tal como muestra la figura VI.3.a., atento a que las tensiones de umbral (Vu ) son siempre despreciables frente a los valores de tensin a que son sometidos en los circuito rectificadores, puede ser representado mediante la conexin serie de un diodo ideal ( resistencia nula con polarizacin directa e infinita con polarizacin inversa) con una resistencia de valor RD promedio de las resistencias estticas que presenta el diodo real en la regin de operacin como rectificador, es decir muy por encima de la tensin de umbral, tal como se indica en la figura VI.3.b. En consecuencia, introducindose estas hiptesis de simplificacin, el estudio de la fuente de alimentacin basada en el circuito rectificador de media onda del la figura VI.1. puede ser realizado mediante el circuito equivalente aproximado con componentes ideales que se indica en la figura VI.4., notndose que todos los componentes de apartamiento o de error pueden ser integrados en una sola resistencia conectada en el secundario y en serie con la carga, de valor: RT = RD + rs + n2 . rp (VI.4.)
En este circuito, la tensin del secundario del transformador, que llamamos vL posee una forma de seal aproximadamente senoidal impuesta por el generador de tensin ideal v, conectado sobre el primario y que simboliza a la red de energa urbana, y en consecuencia se expresa matemticamente mediante: vL = 1,41 .VL . sen (wt) con el valor eficaz: VL = n . V = n . 220 V y w = 2 . . f = 6,28 . 50 = 314 (1/s)
La corriente sobre el secundario del transformador que atraviesa el diodo (IF ) y que se cierra por el circuito de carga responde, en este caso, a una forma de seal bien conocida como una senoidal rectificada de media onda, tal como se representa en la figura VI.5. cuyo mximo valor IoM resulta ser: 1,41 . VL (VI.5.) IoM = ---------------- = IFMAX (RT + R ) y que en consecuencia es el mximo valor de la corriente que atraviesa la carga R.
229

El valor caracterstico Io tambin sealizado en la grfica de la figura VI.5. se corresponde con la definicin de Valor Medio o de Componente Continua de la corriente en la carga y coincidente con la del diodo (IFAV ) y de acuerdo con el llamado factor de forma de dicha seal resulta ser: IoM Io = IFAV = ------- y sobre la carga 1,41 R Vo = Io . R = --------- . VL . -------------- RT + R representa el
Valor Medio o de C.C. de la tensin sobre la carga, o sea la variable que es de sumo inters en la fuente de alimentacin y que en este circuito resulta ser: R (VI.6.) Vo = 0,45 . VL . -------------RT + R comprobndose que salvo en el caso en que la fuente se encuentre levemente cargada y R sea grande (R >> RT ), la tensin de salida de la fuente de alimentacin sobre la carga depende de la carga, configurando ello una caracterstica de limitada Regulacin. Por otra parte, para la misma forma de seal de la figura VI.5. y por medio de la definicin del factor de cresta, se puede determinar que el Valor Eficaz de esta corriente en el diodo ( IFRMS ) y en la carga ( Ioef ) resulta ser: IoM Ioef = -------- = IFRMS 2
por lo que el valor eficaz de la tensin sobre la carga resultar: IoM y teniendo en cuenta (VI.5.) y (VI.6.) : Voef = Ioef . R = ------- . R 2 R = 0,707 . VL . -------------(VI.7.) o tambin: Voef = 1,57 . Vo RT + R
Voef
(VI.7.)
Asimismo, dado que para la tensin sobre la carga se conserva la misma forma de seal de la corriente en la misma y representada en la figura VI.5. el valor mximo de la tensin sobre la carga es: R (VI.8.) VoM = 3,14 . Vo = 1,41 . VL . ----------RT + R
230

En lo que precede se obtuvieron relaciones entre los valores caractersticos de corrientes y tensiones en la carga y sobre los diodos cuando se encuentran en conduccin, restara por ahora realizar lo propio para estudiar el desempeo del secundario del transformador, es decir, a partir de (VI.6.) la tensin eficaz del secundario del transformador resulta: RT VL = 2,22 . (1 + ------- ) . Vo R (VI.6.)
y por tratarse de secundario con una sola fase o un circuito rectificador que comprende una sola rama, la corriente eficaz en dicho secundario es la misma que atraviesa al diodo o la que se drena por la carga, por lo tanto: IL = 1,57 . Io (VI.7.)
Finalmente la potencia elctrica que se debe disponer en el secundario del transformador, tambin llamada VoltAmpere del Secundario resultar: RT RT V.A.s = VL . IL = 2,22 . (1 + ------- ) . Vo . 1,57 . Io = 3,48 . (1 + -------) . Vo . Io (VI.9.) R R indicndonos esta ltima que, en el mejor de los casos (R >> RT ) por cada Watt de consumo de C.C. en la carga se debe disponer de un transformador con una capacidad de potencia de su circuito secundario de 3,5 Watt representando ello una muy baja Utilizacin. VI.2.2. - Rectificadores de Onda Completa: Las dos configuraciones que producen una rectificacin llamada de onda completa ya que aprovecha el ciclo completo de la seal senoidal se indican en las figuras VI.6. y VI.7. Para ambos circuitos la corriente en la carga io adopta una forma de seal tal como se representa en la figura VI.8., en donde nuevamente el valor mximo o de pico de la misma, continua siendo el indicado en la expresin (VI.5.) con la nica aclaracin de que en el circuito Bifsico de Media Onda de la figura VI.6. ello requiere una exacta simetra entre los dos medios devanados secundarios y entre ambos diodos, mientras que en el circuito Puente o Monofsico de Onda Completa de la figura VI.7. al haber siempre dos diodos en serie conduciendo se tiene una resistencia RT un tanto superior.
Para ambos circuitos y atento los distintos valores de factores de forma y de cresta de la seal representada en la figura VI.8. comparados con los correspondientes al de la figura VI.5., al aplicar las mismas definiciones de las corrientes y tensiones en la carga se obtiene: 1,41 . VL (VI.5.) -El valor mximo de la corriente en la carga, como quedo dicho: IoM = ---------------- = IFMAX (RT + R ) -El valor medio o de Componente de Continua de la corriente en la carga, dado el factor de forma de la seal rectificada de onda completa, es ahora:
231

2 .IoM Io = ------- 2,82 R Vo = Io . R = --------- . VL . ------------- RT + R R (VI.10.) Vo = 0,90 . VL . -------------RT + R
y la tensin sobre la carga
o sea
-El valor eficaz de la corriente en la carga, dado el factor de cresta de la seal rectificada de onda completa resulta: IoM Ioef = -------1,41 por lo que el valor eficaz de la tensin sobre la carga resultar: IoM Voef = Ioef . R = ------- . R 1,41 R Voef = VL . -------------RT + R y teniendo en cuenta (VI.5.) y (VI.10.) :
(VI.11.)
o tambin:
Voef = 1,11 . Vo
(VI.11.)
-Dado el valor mximo de la corriente expresado por la (VI.5.) y la relacin entre C.C. y valor eficaz del secundario del transformador (ecuacin VI.10.) el valor mximo de la tensin en la carga es: R VoM = 1,41 . VL . ----------- = 1,57 . Vo (VI.12.) RT + R Por su parte atento a que en ambos circuitos rectificadores se tienen dos ramas, integradas por D1 y D2 en el circuito bifsico de media onda de la figura VI.6. y compuestas por D1 y D2 en serie y D3 y D4 tambin en serie en el circuito monofsico de onda completa de la figura VI.7., y dado que los valores medios o de componente de continua se suman linealmente, por los diodos rectificadores la componente de continua de la corriente es la mitad de la se tiene en la carga. En cambio debido a que los valores eficaces se suman cuadrticamente, ambos valores caractersticos de la corriente en los diodos rectificadores resultan: IFAV = 0,5 . Io e IFRMS = 0,785 . Io mientras que el valor mximo repetitivo IFMAX = 1,57 . Io
Finalmente en el secundario del transformador se tendrn las siguientes relaciones - El valor eficaz de la tensin en cada rama o fase del secundario del transformador, a partir de la ecuacin (VI.10.) es : RT VL = 1,11 . (1 + ------- ) . Vo R (VI.10.)
-En cuanto al valor eficaz de la corriente en cada rama o fase del secundario del transformador se requiere realizar una diferenciacin entre el circuito bifsico y el monofsico ya que mientras que en el bifsico de media onda de la figura VI.6. por cada arrollamiento secundario debe circular una corriente capaz de mantener el valor eficaz de la corriente por una rama del circuito rectificador, en el tipo puente de la figura VI.7. por su nico arrollamiento secundario debe circular una corriente eficaz suficiente como para mantener el valor eficaz de la corriente por las dos ramas del circuito rectificador. As:
EN EL CIRCUITO BIFSICO DE MEDIA ONDA CON TRANSFORMADOR CON PUNTO MEDIO :
IL = IFRMS = 0,785 . Io
(VI.13.)
por lo que la potencia o voltamperios del secundario, es decir de los dos arrollamientos secundarios: RT RT V.A.s = 2 . VL . IL = 2 . 1,11 . (1 + ------- ) . Vo . 0,785 . Io = 1,74 . (1 + -------) . Vo . Io 232 (VI.14.)
VI - Fuentes de Alimentacin Sencillas R EN EL CIRCUITO MONOFSICO DE ONDA COMPLETA O RECTIFICADOR TIPO PUENTE: IL = ( IFrms2 + IFrms2 ) = 1,11 . Io y en consecuencia RT RT V.A.s = VL . IL = 1,11 . (1 + ------- ) . Vo . 1,11 . Io = 1,23 . (1 + -------) . Vo . Io R R VI.3. - FACTOR DE ONDULACIN - CIRCUITOS FILTRO: Al observar las formas de seal de la corriente en la carga o bien la de la tensin sobre esta ltima, para los tres circuitos analizados, se deduce que los mismos no cumplen con la misin asignada a las fuentes de alimentacin ya que no se obtiene una forma de seal continua sino que solo se consigue que la corriente en la carga sea del tipo unidireccional pero pulsante. Dichos pulsos fluyen en la carga con mayor o menor frecuencia de repeticin segn se trate de circuitos rectificadores de onda completa o de media onda, respectivamente. Se dice entonces que la energa elctrica entregada a la carga posee cierta cantidad de ondulacin o riple, o en otras palabras, que en la carga, adems de tenerse la componente continua existen otras componentes variables en el tiempo. Tal hecho se ve reflejado si se expresa a las seales de las figuras VI.5. y VI.8. que corresponden a la corriente en la carga, segn la serie de FOURIER: Rectificacin de media onda : io = IoM 1 1 2 cos(2wt) . [ ----- + ----- . sen (wt) + (- ----- ) . -------------- + ..........] 2 3 (a) (b) (VI.16.) R
(VI.15.)
Rectificacin de onda completa:
2 4 io = IoM . [ ----- - ----- . sen (2wt) + .........] (a) (b)
En ambas expresiones los trminos (a) representan a la componente continua que es la que interesa en estos dispositivos, mientras que los dems trminos representan a la ONDULACIN. Para ambas expresiones entre las componentes variables en el tiempo, los trminos (b) resultan ser el 40 al 50 % del total del contenido armnico u ONDULACIN. Por ello con muy buena aproximacin puede suponerse a este termino (b) como el representativo de las componentes variables u ondulacin. Analizando dicho trmino se ve que en el rectificador monofsico de media onda, la frecuencia de la ondulacin (Fr) resulta ser coincidente con la frecuencia de la red (F), mientras que en ambas configuraciones de onda completa se tiene que Fr = 2 . F . En algunas aplicaciones, por as tolerarlo la carga, no resulta inconveniente la presencia de las mencionadas componentes u ondulacin, tal el caso de un cargador de bateras, mientras que en otras aplicaciones tal como la alimentacin a nuestros circuitos amplificadores la presencia de tales componentes es altamente perjudicial, por lo que aparece la necesidad de utilizar los circuitos FILTRO. Antes de iniciar el estudio de estos nuevos componentes de circuito de las fuentes de alimentacin convengamos que su funcin se ver tanto mas facilitada cuanto mayor sea la separacin de frecuencias entre la C.C. y la frecuencia de la componente fundamental del contenido armnico o frecuencia de ondulacin (Fr). Se deduce entonces la ventaja que en este sentido presentan los circuitos rectificadores de onda completa frente a los de media onda. A los efectos de cuantificar el contenido de componentes variables en la corriente o de la tensin en la carga, para las fuentes de alimentacin se define el llamado FACTOR DE ONDULACIN o RIPLE segn la siguiente expresin: VALOR EFICAZ DE LAS COMPONENTES VARIABLES 233
VI - Fuentes de Alimentacin Sencillas particularizando:
= -----------------------------------------------------------------------------VALOR MEDIO O DE C.C. Ioef = ----------Io Voef = ---------Vo
en donde Ioef y Voef son los valores eficaces de solo las componentes variables, excluida la componente continua o valor medio Io o Vo. Entonces: Ioef 1 = [ ------- . 2.
(io - Io )2 . dwt ]0,5 = (Ioef2 - Io2 ) 0,5

0
con lo que reemplazando en :
Ioef2 = ( -------- - 1 ) 0,5 Io2
(VI. 17.)
Reemplazando los valores eficaces en funcin de las relaciones ya obtenidas para cada tipo de rectificacin: EN EL CIRCUITO MONOFSICO DE MEDIA ONDA CON TRANSFORMADOR segn (VI.7.) Voef = 1,57 . Vo = [(1,57)2 - 1]0,5 = 121 % EN EL CIRCUITO MONOFSICO DE ONDA COMPLETA EN EL BIFSICO DE MEDIA ONDA segn (VI.11.) Voef = 1,11 . Vo = 48,2 % Los valores obtenidos precedentemente indican que para el circuito monofsico de media onda el valor eficaz del total de las componentes variables es superior que la componente de continua de salida, por lo que el circuito resulta relativamente malo para convertir energa de C.A. en energa de C.C. Adems se aprecia que, al menos tericamente no existe diferencia entre el circuito bifsico y el monofsico que rectifican onda completa (las componentes variables equivalen solo al 48 % de la C.C.) sin embargo conviene aclarar que ello es as si las condiciones de simetra en ambos circuitos es perfecta, lo que equivale a considerar que en el caso del circuito puente los cuatro diodos son idnticos y para el bifsico de media onda que adems de identidad de diodos la derivacin central del secundario del transformador divida al mismo en dos partes exactamente iguales. De lo contrario aparece una diferencia de amplitud entre un semiciclo y otro que equivale a un contenido de componentes variables de frecuencia coincidente con la red y por lo tanto el factor de ondulacin supera el valor de 48 % antes visto. Como qued dicho precedentemente, la necesidad de disminuir el factor de ondulacin requiere la utilizacin de filtros. La expresin mas simple de un filtro consiste en un condensador conectado en paralelo con la carga o bien la conexin serie de un inductor o la combinacin de ambos componentes en dichas configuraciones, circuitos estos que sern estudiados mas adelante. VI.4. - TENSIN INVERSA DE PICO Se denomina as al valor mximo de tensin que debe soportar el o los diodos rectificadores cuando no conducen, valor ste que, como veremos, depende del circuito rectificador utilizado, del valor de la tensin del secundario del transformador y algunas veces, del tipo de carga alimentada. Se trata de un nuevo parmetro que es 234 por lo que: por lo que:
VI - Fuentes de Alimentacin Sencillas necesario analizar ya que como es sabido, en las caractersticas inversa del diodo pueden registrarse los efectos de ruptura o avalancha en la unin con su consecuente destruccin. Analizaremos en consecuencia la T.P.I. (tensin de pico inversa) que imponen cada uno de los circuitos rectificadores recin vistos: En el circuito monofsico de media onda de la figura VI.4., cuando la tensin del secundario del transformador se hace negativa, toda la tensin disponible en dicho secundario y a travs de la carga, se encuentra aplicada sobre el diodo rectificador. En el caso de carga resistiva el mximo valor de esta tensin es (1,41 . VL ) por lo que para este circuito y dependiendo del tipo de carga, en las peores condiciones, el diodo debe poder soportar una T.P.I. que relacionada con la tensin continua sobre la carga es: T.P.I. = 1,41 . VL = 1,41 . --------- . Vo 1,41 y por lo tanto T.P.I. = 3,14 . Vo
En el circuito rectificador bifsico de media onda de la figura VI.6., al ser positiva la tensin del secundario del transformador se encuentra D1 cerrado mientras que D2 permanece abierto. Entonces el ctodo de D2 recibe , a travs de D1 (cerrado) , el potencial correspondiente a la fase 1 o medio devanado superior del secundario del transformador y por otro lado al nodo de D2 le llega el potencial del otro medio devanado del secundario del transformador. Vale decir que en total e independientemente de la carga (para el anlisis de la T.P.I. se recorre una malla que no incluye a la carga), la tensin aplicada entre electrodos del diodo que no conduce es T.P.I. = 2 . 1,41 VL = 2,82 VL , por lo que en las peores condiciones los diodos que integran este circuito rectificador debern poder soportar una polarizacin inversa con un pico mximo de: T.P.I. = 2,82 . VL y recordando que Vo = 0.90 VL resulta T.P.I. = 3,14 . Vo
Es decir que tiene el mismo valor que en el circuito monofsico de media onda pero la diferencia es que no depende del tipo de carga. Por ltimo para el circuito tipo puente de la figura VI.7., considerando a su vez una tensin del secundario del transformador positiva, los diodos D1 y D2 se encontrarn conduciendo, mientras que D3 y D4 se comportan como circuitos abiertos y dispuestos en paralelo entre si y con el nico devanado secundario que dispone este circuito, por lo que con independencia del circuito de carga, sobre cada uno de ellos cuando permanecen abiertos se desarrollar una tensin cuyo valor mximo es: T.P.I. = 1,41 . VL y recordando que Vo = 0.90 VL resulta T.P.I. = 1,57 . Vo
vale decir que resulta la mitad del valor que se observa en el circuito bifsico de media onda. Esta constituye una nueva ventaja de este circuito rectificador de onda completa frente al que requiere doble devanado secundario, lo cual lo hace especialmente aplicable para fuentes de altas tensiones a base de diodos rectificadores semiconductores en donde los valores de T.P.I. que resisten estos elementos no es ilimitada.
VI.5. - GRADO DE UTILIZACIN DEL TRANSFORMADOR: Uno de los componentes de mayor peso econmico, que por su conformacin fsica demanda un gran espacio o volumen y que impone el peso total de la fuente de alimentacin es el transformador. Se indic ya la funcin que cumple dicho componente en la fuente de alimentacin. Veremos seguidamente la medida en que cada uno de los circuitos rectificadores analizados aprovecha tales recursos demandados por el transformador y para tal fin consideraremos el llamado Factor de Utilizacin. Dicho factor de utilizacin medido en el secundario del transformador se define como:
235
VI - Fuentes de Alimentacin Sencillas Vo . Io F.U.s (%) = -------------- . 100 V . A.s (VI.18.)
La aplicacin de esta definicin a los tres circuitos rectificadores analizados que requiere la incorporacin de las relaciones que establecen las ecuaciones (VI.9.), (VI.14.) y (VI.16.) arroja los siguientes resultados si se considera R >> RT : MONOFSICO DE MEDIA ONDA : Vo . Io F.U.s= ------------------- = 28,5 % 3,48 . Vo . Io Esto significa que en este circuito rectificador solo se esta aprovechando menos del 30 % de la capacidad de manejo de potencia con que debe dimensionarse el transformador. A esto se suma el hecho de que en este circuito, tanto en el primario como en el secundario del transformador la corriente que circula lo hace con una forma de seal del tipo pulsante, tal como la representada en la figura VI.5., y por lo tanto con una componente de continua que produce en el ncleo de hierro una magnetizacin permanente desembocando ello en un sobredimensionamiento de dicho ncleo. BIFSICO DE MEDIA ONDA (Transformador con punto medio) : Vo . Io F.U.s= ------------------1,74 . Vo . Io = 57,5 %
En este circuito rectificador ya se esta aprovechando un 57 % de la capacidad de manejo de potencia con que debe dimensionarse el transformador. Asimismo si bien en cada medio devanado secundario del transformador la corriente que circula lo hace con una forma de seal del tipo pulsante, tal como la representada en la figura VI.8., es decir con una componente de continua que produce en el ncleo de hierro una magnetizacin permanente, ahora la forma de seal de la corriente que circula por el devanado primario es de forma de seal senoidal acarreando ello un sobredimensionamiento inferior en la construccin de dicho ncleo comparando con el circuito monofsico antes descripto. MONOFSICO DE ONDA COMPLETA (Tipo puente) : Vo . Io F.U.s = ------------------- = 81,5 % 1,23 . Vo . Io Este valor representa una nueva ventaja de este circuito rectificador con respecto al circuito bifsico de media onda y respecto tambin al monofsico de media onda ya que implica que a igual potencia de C.C. en la carga (Vo . Io ) se requerir el transformador mas pequeo y de menor peso y costo debido a que de su capacidad de manejo de potencia o potencia de diseo, se esta aprovechando mas de un 80 %. Asimismo dado que la corriente que circula por ambos devanados (primario y secundario) lo hace con una forma de seal senoidal, y por lo tanto sin componente de continua, no se produce en el ncleo de hierro una magnetizacin permanente, no debiendo contemplarse sobredimensionamiento por dicha razn. VI.6. - RESUMEN DE CARACTERSTICAS DE CIRCUITOS RECTIFICADORES CON CARGA RESISTIVA: En la Tabla VI.1. que se incluye en la pagina siguiente se han resumido las caractersticas de los tres circuitos rectificadores precedentemente analizados y se han agregado asimismo los resultados que se hubieran obtenido para otros circuitos polifsicos. 236
VI - Fuentes de Alimentacin Sencillas VI.7. - ESTUDIO DE CIRCUITOS RECTIFICADORES CON CARGAS REACTIVAS (USO DE FILTROS): Quedo demostrado ya la necesidad de anteponer a la carga, despus del circuito rectificador, un circuito que contribuya a eliminar las componentes alternas de la tensin sobre la carga, de modo de disminuir el factor de ondulacin . Asimismo se ha mencionado que tales circuitos estaban constituidos en general por inductores en serie y/o capacitores en paralelo o derivacin con la carga. En este trabajo y para esta nueva configuracin, especialmente para los filltros a base de capacitor en derivacin resulta imprescindible realizar nuevamente un estudio de comportamiento de modo que a la par de comprender su principio de funcionamiento ello permita aceptar la utilizacin de bacos o curvas que simplifican las tareas de proyecto. Previo a ello y solo con fines conceptuales consideraremos el circuito de la figura VI.9. En forma general puede afirmarse que a los conceptos del funcionamiento de este circuito rectificador de media onda se agrega ahora la propiedad bsica de la inductancia L de oponerse a las variaciones de la corriente que la atraviesa. Para mayor simplicidad supondremos que tanto RT como la resistencia propia u ohmica del inductor L sean despreciables. As la ecuacin diferencial que determina la corriente en el circuito durante el intervalo en que el diodo conduce es: di vL = L . ------ + R . i = 1,41 . VL . sen (wt) (VI.19.) dt
Resolviendo esta ecuacin y expresando su resultado en forma grfica tomando como parmetro ajustable a la relacin entre la reactancia inductiva y la resistencia de carga [(w . L) / R] se llega a la familia de curvas graficadas en la figura VI.10. en la que se representa el producto vo = i . R, normalizado respecto del valor mximo de la tensin en el secundario del transformador.
Caractersticas Ideales de los Circuitos Rectificadores c/carga R
Monofsico de media onda
Bifsico de media onda
Monofsico de onda completa
trifsico de media onda
trifsico de onda completa
hexafsico de media onda
Tensiones de salida: Tensin continua de salida Vo 0,45 . VL 0,90 . VL 0,90 . VL 1,17 . VL 2,34 .VL 1,35 . VL
237

Tensin eficaz de salida Voef Valor mximo de la Tensin de salida VoM Corriente de salida: Corriente media en cada rama del rectificador IFAV Corriente eficaz por rama IFRMS Valor mximo de la corriente repetitiva por rama IFMAX Valores del transformador: Tensin eficaz del secundario por rama VL Corriente eficaz del secundario por rama IL Voltamperios del secundario V.A.s Factor de Utilizacin del secundario en % Frecuencia fundamental de ondulacion Fr (Hz) Porcentaje de ondulacin (%) Tensin Inversa de Pico: Carga R Carga C 2,22 . Vo 1,57 . Io 3,48. Vo . Io 28,5 1,11 . Vo (centro) 0,785 . Io 1,74. Vo . Io 57,5 1,11 . Vo (total) 1,11 . Io 1,23. Vo . Io 81,5 0,855 . Vo 0,424 . Vo 0,74 . Vo (resp.neutro) (resp.neutro) (resp.neutro) 0,588 . Io 1,50. Vo . Io 66,6 0,816 . Io 1,05. Vo . Io 95,2 0,408 . Io 1,81. Vo . Io 55,2 Io 1,57 . Io 3,14 . Io 0,5 . Io 0,785 . Io 1,57 . Io 0,5 . Io 0,785 . Io 1,57 . Io 0,333 . Io 0,588 . Io 1,21 . Io 0,333 . Io 0,577 . Io 1,05 . Io 0,167 . Io 0,408 . Io 0,525 . Io 1,57 . Vo 3,14 . Vo 1,11 . Vo 1,57 . Vo 1,11 . Vo 1,57 . Vo 1,02 . Vo 1,21 . Vo Vo 1,05 . Vo Vo 1,05 . Vo
F (50 Hz)
2 F (100 Hz) 2 F (100 Hz) 3 F (150 Hz) 6 F (300 Hz) 6 F (300 Hz)
121
48,2
48,2
17,7
3,14 . Vo 1,41 . VL 2,82 . VL
3,14 . Vo 2,82 . VL 2,82 . VL
1,57 . Vo 1,41 . VL 1,41 . VL
2,09 . Vo 2,45 . VL
1,05 . Vo 2,45 . VL
2,09 . Vo 2,83 . VL
Tabla VI.1. - Caractersticas ideales de los Circuitos Rectificadores.
Se aprecia en estas grficas que a medida en que el valor del parmetro aumenta, es decir cuanto mayor es el valor de la inductancia de L, disminuye la ondulacin, pero simultneamente baja el valor medio o de C.C. de la tensin en la carga. Adems puede comprobarse que la presencia del inductor L hace incrementar el perodo durante el cual el diodo conduce, a expensas de disminuir aquel en el que permanece abierto. Debido a que an para los circuitos rectificadores de onda completa, la necesidad de reducir el factor de ondulacin impone la utilizacin de inductores de muy alto valor de inductancia que se traduce en incremento de costos, peso y volumen (ya que su constitucin fsica es similar a la de los transformadores), sumado al hecho de que la reduccin del valor medio o de C.C. se traduce en un pobre rendimiento, este tipo de filtro practicamente no es utilizado en las fuentes de alimentacin sencillas.
238
VI - Fuentes de Alimentacin Sencillas VI.7.1. - Rectificadores con filtro de entrada a capacitor: El mtodo ms usual para disminuir la ondulacin en la salida de un rectificador consiste en el emplazamiento de un condensador conectado en paralelo con la carga, tal como ilustra el circuito de la figura VI.11. El funcionamiento en este caso se ver influenciado por la caracterstica de que todo condensador almacena carga durante el perodo de circulacin de corriente por el diodo presentando entre sus extremos una tensin proporcional a dicha carga almacenada, que tiende a mantener durante el perodo en que el diodo no conduce. En otras palabras el funcionamiento se basa en el principio fundamental de que un condensador se opone a que la tensin entre sus extremos vare bruscamente. Supongamos en principio que RT = 0 y que la salida de la fuente se encuentre a circuito abierto (R = infinito). Si analizamos el comportamiento del circuito desde t = 0 a medida que se va desarrollando el primer cuarto de ciclo, dado que el condensador C estaba descargado y no hay resistencia serie en el circuito, el diodo D conduce y se establece una corriente i = iC (que cierra a travs del diodo y de dicho condensador). Debido a esta corriente el conndensador C se va cargando y al llegar la tensin del secundario del transformador, a su valor mximo (1,41 . VL ) , el nivel de carga almacenada es tal que la diferencia de potencial que se desarrolla entre sus terminales tambin alcanza un valor practicamente igual al valor maximo de la tensin del secundario del transformador 1,41 . VL. A partir de ese instante en que wt = 90 y ya que C no tiene asociado ningn circuito de descarga (RT = 0 y R = infinito) el mismo mantiene permanentemente su carga y consecuentemente tambin el valor de tensin entre sus terminales. En el siguiente cuarto de ciclo, es decir desde wt = 90 hasta wt = 180 la tensin del secundario del transformador comienza a bajar hacindose inferior a la debida a la carga del condensador. La diferencia de potencial en extremos del diodo (vD = vL - vo ) a partir de dicho instante de tiempo se hace negativa y el diodo se pasa a polarizar en forma inversa interrumpindose la corriente en el circuito. La situacin descripta se representa grficamente en la figura VI.12 en donde se puede observar que para tiempos posteriores a aquel en que el condensador C adquiere su mxima carga ( wt > 90) , sta se mantiene y por lo tanto tambin la tensin de salida vo, por lo que la polarizacin del diodo siempre sigue inversa y el mismo nunca ms vuelve a conducir. Particularmente en el semiciclo siguiente, es decir para wt comprendido entre 180 y 360 la tensin del secundario del transformador se hace negativa por lo que pasa a reforzar la polarizacin inversa del diodo, de modo tal que cuando en dicho secundario se produce el mximo valor negativo de la tensin es cuando se hace presente la mxima tensin inversa en el diodo que en consecuencia resulta ser: T.P.I. = 2 . 1,41 . VL = 2,82 . VL (VI.20.)
es decir doble de la que se registra en este mismo circuito rectificador cuando la carga es resistiva pura. Este anlisis aunque irreal, dadas las condiciones de idealizacin impuestas (RT = 0 y R = infinito), nos permite sin embargo deducir los efectos que produce la presencia del condensador como filtro, esto es, disminucin del factor de ondulacin, incremento en el nivel de la componente de continua de la tensin de salida, disminucin del perodo de circulacin de corriente por el diodo y duplicacin de la T.P.I. en el caso del circuito rectificador de media onda, ya que en ste dicha caracterstica depende del tipo de carga.
239
Es decir visto el efecto global puede concluirse que el condensador en paralelo a la carga como filtro, mejora las caractersticas de las variables elctricas desde el punto de vista de la salida de la fuente de alimentacin o de la carga, a expensas de mayores exigencias para el funcionamiento del o de los diodos rectificadores. Todava ms, si se considera que en el circuito estudiado, en el instante de encendido de la fuente se registra un efecto transitorio durante el cual el condensador se comporta como un corto circuito, la corriente por el diodo queda nicamente limitada por la presencia de RT . Es por este motivo que entre las especificaciones tpicas para los diodos rectificadores semiconductores se suela incluir el dato de un valor mximo de corriente de pico no repetitiva que llamaremos IFmax y que usualmente es superior al de pico repetitivo y que hemos llamado IFMAX . En un circuito real en el que tanto RT como R toman valores finitos distintos de cero e infinito como antes se suouso, si el condensador no se encuentra conectado la corriente y la tensin en la carga siguen una funcin senoidal durante el perodo de conduccin del diodo. Al incluir el condensador en paralelo con la carga, ste se va cargando de modo que la tensin en sus extremos sigue a la tensin de entrada aplicada cuando el diodo conduce, hasta un valor casi igual al mximo durante el primer semiciclo y as el condensador almacena carga. Luego cuando la tensin del secundario del transformador es menor a su valor mximo, la tensin en el condensador la supera por lo que el diodo se pasa a polarizar en forma inversa y deja de conducir. A partir de alli el condensador C se descarga parcialmente a travs de la carga R (ya que el diodo D abierto impide el otro sentido) hasta que nuevamente la tensin del secundario del transformador sobrepasa a la resultante de la carga del condensador. El diodo se vuelve a polarizar directamente y el capacitor nuevamente recibe carga volviendose a repetir el proceso antes descripto. Analicemos matemticamente ambos estados del diodo: a) Conduccin del Diodo: Despreciando la caida en RT , con D conduciendo la tensin del secundario del transformador aparece directamente en la carga R. Por lo tanto la tensin sobre la misma sigue a la de entrada, es decir: vo = 1,41 . VL . sen (wt) pero durante que intervalo es aplicable esta ecuacin ? La respuesta a este interrogante nos proporcionar la fraccin de tiempo durante la cual el diodo conduce. El punto en donde el diodo D comienza a conducir lo llamaremos punto de umbral y aquel en que deja de conducir se lo llamar punto de corte . Entre ambos puntos la corriente en el circuito podr ser expresada por la ecuacin fasorial: 240
VI - Fuentes de Alimentacin Sencillas 1 1 I = ( ------ + j w C ) . VL = [(-----)2 + w2 C2 ]0,5 . eJ arctag (wCR) . VL R R
(VI.21.)
entonces, considerando la forma de seal senoidal para vL , cun un valor mximo (1,41 VL) , y llamando = arctag (wCR) , el valor instantneo (i) de esta corriente ser: 1 (VI.22.) i = 1,41 . VL . (w2 C2 + ----- )0,5 . sen (wt + ) R2 La ecuacin precedente nos indica que durante el perodo de conduccin del diodo la corriente en el circuito y por lo tanto que lo atraviesa posee una forma de seal senoidal, desfasada respecto de la red y con un valor mximo que es tanto mayor cuanto mayor se haga el valor del condensador C. Por otra parte, llamando w t2 al punto de corte, como por definicin en l la corriente i se anula, es posible plantear que: sen (w t2 + ) = 0 por lo que w t2 + = n . con n cualquier nmero entero e impar.
En el primer ciclo n = 1, en el segundo n = 3 y asi sucesivamente, por lo que para el primer ciclo, el punto de corte se produce en: (VI.23.) w t2 = - arctag (wCR) observndose que nuevamente a medida que el condensador C aumente, el punto de corte se hace mucho ms pequeo que , vale decir que disminuye el perodo de conduccin del diodo. b) Perodo de no conduccin del diodo: Durante el intervalo (w t2 - w t1 ) del semiciclo siguiente al analizado precedentemente, el diodo no conduce y el capacitor se descarga a travs de la carga con una constante de tiempo C . R. Por ello la tensin de salida ir disminuyendo exponencialmente segn una expresin del tipo: -(t - t2)/RC vo = A . e Para determinar el valor de partida o constante A se debe observar que el mismo es el resultado del producto del valor de la corriente i en el instante t2 (punto de corte) por la impedancia del paralelo C y R, es decir: A = 1,41 . VL . sen (wt2 ) y en consecuencia: vo = 1,41 . VL . sen(wt2 ) . e -(t - t2)/RC (VI.24.)
pudindose notar en este caso que la profundidad de la cada exponencial es tanto menor cuanto mayor es el valor de capacidad del condensador C lo que esta indicando una mayor disminucin del factor de ondulacin y un incremento en el valor de la componente de continua de la tensin de salida. Las grficas representadas en la figura VI.13.b. y VI.13.d corresponden a las expresiones (VI.22.) y (VI.24.) vale decir que representan a la corriente que se establece en el circuito cuando el diodo conduce y a la tensin sobre la carga mientras que las dos restantes corresponden a la forma de seal de la tensin del secundario del transformador (VI.13.a) y a la corriente en el condensador (VI.13.c) y se pueden identificar los puntos de umbral y de corte precedentemente determinados.
241
VI.7.2. - Curvas de SCHADE: A partir del estudio precedente y las grficas resultantes debe insistirse en que la corriente de pico repetitivo que deben soportar los diodos rectificadores depende de la capacidad del condensador de filtro as como del nivel de corriente continua en la carga. Al aumentar el valor de la capacidad del filtro para disminuir el factor de ondulacin disminuye el ngulo de circulacin del diodo de modo que para sostener el nivel de corriente continua en la carga debe necesariamente incrementarse el valor de pico de la corriente repetitiva en el diodo, que tambin se incrementa si lo hace el consumo de C.C. en la carga. Asimismo, el pico de corriente que se produce al conectarse el rectificador es grande para un circuito con carga capacitiva, debido a que el condensador se halla descargado, y a la salida del rectificador se produce un cortocircuito; la corriente queda limitada solo por la resistencia serie RT de la fuente de alimentacin. Es por ello que si bien hasta el presente se considero en este trabajo que dicha resistencia solo inclua a los componentes de error representativos de las perdidas en los bobinados del transformador y la resistencia directa del diodo, en realidad la misma deber adoptar un valor de compromiso entre un valor mnimo que mantenga este pico de corriente por debajo del nivel mximo que satisfaga las exigencias de regulacin y de rendimiento del circuito. Ello significa que en la practica dicha resistencia puede ser en ocasiones alcanzada mediante el agregado de un resistor en esa posicin del circuito. Para el rectificador de onda completa el anlisis no es mas que una extensin simple del precedente. El capacitor recibira el aporte de energa para su carga en el otro semiciclo (entre 180 y 360 ) y en consecuencia la ondulacin resulta mucho menor a la par que para igual valor de capacidad las exigencias sobre el diodo, tanto en lo relativo a corriente de pico repetitivo como de tensin de pico inversa son significativamente inferiores.
242
VI - Fuentes de Alimentacin Sencillas Las relaciones matemticas recin vistas fueron ampliamente estudiadas y sus resultados representados grficamente y se reconocen bajo la denominacin de Curvas de SCHADE. Tales grficos resultan suficientemente exactos y permiten encarar proyectos de simples y practicas fuentes de alimentacin, por supuesto, sin muchas pretensiones. En tal sentido la figura VI.14. presenta el factor de ondulacin como una funcin del producto w.C.R y teniendo como parmetro a la relacin entre la resistencia serie RT y la resistencia de carga R:
w.C.RCARGA Figura VI.14. Por su parte las figuras VI.15. y VI.16. que se incluyen en la pgina siguiente, proporcionan la relacin de conversin (Vo /1.41.VL ) en funcin nuevamente del producto w.C.R y con el mismo parmetro (RT /R ) para los dos tipos de circuitos rectificadores, la primera para el monofsico de media oda y la restante validas para los circuitos bifsico de media onda y monofsico de onda completa. Mientras que en la figura VI.14. se obtiene un mnimo valor del producto w.C.R. necesario para mantener el factor de ondulacin por debajo del valor limite tolerado por la carga, para una buena regulacin debe seleccionarse el valor w.C.R en la parte plana de las curvas de las figuras VI.15. y VI.16. Las figuras VI.17. y VI.18, agregadas ms adelante, aportan un auxilio para el dimensionamiento de las corrientes que deben soportar el o los diodos rectificadores ya que la primera de ellas representa la relacin entre el valor eficaz y el valor medio de la corriente por los mismos, otra vez en funcin del producto w.C.R y con la relacin (RT /R ) como parmetro, mientras que la restante expresa la relacin entre el valor mximo o de pico repetitivo y el valor medio como funcin de las mismas variables. La utilizacin de dicha informacin grfica la describiremos mediante la resolucin de un problema de proyecto. VI.7.3. - Ejemplo de Proyecto de Fuente de Alimentacin Sencilla: Supongamos tener necesidad de proyectar una fuente de alimentacin para +12 V a un rgimen de carga de 300 mA y con un factor de ondulacin no superior al 3 %, disponindose de dos tipos de transformadores uno con secundario monofsico y dimensionado para una potencia de secundario de 10 Watt y otro con secundario bifsico diseado para la mitad de dicha potencia en el secundario.
243
Figura VI.15.
Figura VI.16. 244
Figura VI.17
Figura VI.18.
Los datos suministrados corresponden a la tensin continua en la carga, es decir Vo = 12 V y a la corriente continua en la misma, es decir Io = 0,3 A por lo que el requerimiento de potencia de C.C. de la carga equivale a algo menos de 5 Watt y teniendo en cuenta los factores de utilizacin que es posible conseguir con los circuitos rectificadores estudiados, se optar por el proyecto de un circuito rectificador monofsico de onda completa o tipo puente que requiere el empleo de 4 diodos rectificadores en una disposicin como la indicada en la figura VI.7. 12 V Vo
245

Ante tales requerimientos, la resistencia de carga que se debe considerar es: R = ------- = ---------- = 40 Ohm 0,3 A Io A continuacin se adopta el valor de la resistencia serie RT , para un primer clculo comprendido entre un 1 % al 10 % de la resistencia de carga R , es decir: 0,4 Ohm < RT < 4 Ohm tomando RT = 4 Ohm, la relacin resulta: RT -------- = 10 % R
Con el valor del Factor de Ondulacin mximo tolerado y la relacin calculada en prrafo precedente ingresamos al grfico de la figura VI.14. y seleccionando la familia de corvas que corresponde al circuito rectificador monofsico de onda completa determinamos el producto: 20 w . C . R = 20 con lo cual C = ------------------- = 1,59 . 10-3 6,28 . 50 . 40 Eligiendo el valor comercial por exceso ms cercano se debe recalcular posteriormente en producto w.C.R reingresando a las grficas de la figura VI.14. para determinar la mejora en el factor de ondulacin respecto de lo solicitado en el problema. En nuestro caso con C = 1800 F se tendr: w . C . R = 314 . 1,8 . 10-3 . 40 = 22,6 y < 3%
Operando ahora con la familia de curvas representativas de la relacin de conversin de la figura VI.16., vlidas para el circuito rectificador monofsico de onda completa, al ingresar con el juego de valores w.C.R = 22,6 y (RT /R) = 10 %, se obtiene una relacin: Vo ------------- = 0,76 1,41 . VL por lo que Vo 12 V VL = ---------------- = -------------- = 11,2 V 1,41 . 0,76 1,0716 11,2 VL n = --------- = ----------- = 0,0509 V 220
por lo que la relacin de transformacin debe ser:
Por tratarse de un circuito rectificador compuesto por dos ramas con diodos rectificadores, el valor medio de la corriente por cada rectificador resulta ser la mitad de la componente de continua de la corriente en la carga. Adems con el auxilio de la familia de curvas de la figura VI.17. es posible obtener la relacin entre el valor eficaz y dicho valor medio, para lo cual ingresamos con la absisa: 2 . w . C . R = 45,2 en consecuencia con y con el parmetro: Io IFAV = -------- = 150 mA 2 RT ---------- = 5 % 2.R obteniendo IFRMS --------- = 2,3 IFAV
IFRMS = 2,3 . 0,15 = 345 mA
A partir del grfico de la figura VI.18. y con idntica absisa y parmetro a los observados en la determinacin del paso precedente, puede obtener la relacin entre el valor mximo de pico repetitivo y el valor medio de la corriente por los diodos: 2 . w . C . R = 45,2 en consecuencia con y con el parmetro: IFAV = 150 mA RT ---------- = 5 % 2.R obteniendo IFM --------- = 5,5 IFAV
IFM = 5,5 . 0,15 = 825 mA
246

La tensin de pico inversa que debern soportar los diodos rectificadores es T.P.I. > 1,41 VL = 1,41 . 11,2 = 16 V por lo que dado su valor y por razones de seguridad tomaremos T.P.I. = 35 V Considerando los valores de corriente de: IFAV = 150 mA ; IFRMS = 345 mA y IFM = 825 mA y la T.P.I. > 35 V
se pasan a seleccionar los cuatro diodos rectificadores necesarios para este circuito, comprobndose que no se sobrepase el valor mximo de la corriente de pico no repetitiva calculada por la expresin: 15,6 1,41 . VL IFMAX = ------------ = ----------- = 3,9 A 4 RT y si este ltimo es inconvenientemente alto se debe aumentar el valor de RT y rehacer todos los clculos. En nuestro caso seleccionamos a los diodos 1N4001, entre otras cosas en razn de que contamos con ellos en nuestro stock o existencia en depsito y por que los mismos, de acuerdo con los datos que suministra MOTOROLA SEMICONDUCTORS, tienen las siguientes caractersticas lmite de funcionamiento: - Tensin inversa de pico de trabajo (VRWM ) = 60 V como mximo. - Valor medio de la corriente directa (IFAV ) = 1 A con carga resistiva y a temperatura ambiente de hasta 75 C. - Valor mximo o de pico repetitivo de la corriente directa (IFM ) = . IFAV = 3,14 A con carga resistiva o inductiva. - Valor mximo de pico no repetitivo (1 ciclo) de la corriente directa (IFSM ) = 30 A que como puede comprobarse superan los requisitos resultantes de nuestro proyecto. VI.8. - CIRCUITOS REGULADORES: Los circuitos recin vistos resultan suficientemente eficientes en algunas aplicaciones en donde como ya se adelantara los requerimientos de la carga no son muy estrictos. Por el contrario si se trata de circuitos de carga exigentes las fuentes de alimentacin hasta aqu estudiadas presentan algunos inconvenientes que seguidamente pasamos a analizar: Mala Regulacin:
Las expresiones (VI.6.) y (VI.10.) marcan la dependencia de la tensin continua de salida respecto de la resistencia de carga. Efectivamente, si consideramos a los circuitos hasta ahora estudiados a travs de un modelo equivalente de Thevenin tal como el indicado en la figura VI.19., mientras VT ser la tensin de salida a circuito abierto (sin carga), la resistencia interna o del equivalente Thevenin resulta ser la resistencia RT que hemos venido considerando en los estudios precedentes. En consecuencia para una dada resistencia de carga, la corriente y tensin en la salida de la fuente resultan: R VT y Vo = VT . ----------Io = -----------RT + R RT + R luego, si la carga R vara, se modifica el valor de Io y cambiar el valor de la tensin en la carga Vo . Mala Estabilizacin:
Las mismas expresiones (VI.6.) y (VI.10.) tambin expresan que la tensin de salida de dichas fuentes de alimentacin dependen de la tensin del secundario del transformador (VL ) y sta es, a travs de la relacin de transformacin n, una funcin directa de la tensin de red (V), de modo que si la red vara dicha variacin se transferir directamente sobre la tensin de salida de la fuente. Deficiente filtrado:
247

Otro tipo de variacin en el valor de la tensin de salida de la fuente de alimentacin puede ser aquel originado por la presencia de ondulacin o riple ya que, tal como se comprueba en el ejemplo de aplicacin desarrollado, una disminucin del factor de ondulacin de modo que esta se torne imperceptible, requerira tan altos valores de C y esto a su vez tan exigentes condiciones de trabajo para los diodos rectificadores, que haran impracticable la solucin. Dependencia de la Temperatura:
Conocida es la dependencia de los parmetros elctricos de los semiconductores respecto de la temperatura. Puede aceptarse entonces que se registren variaciones de la tensin de salida de la fuente de alimentacin debido a modificaciones en la temperatura ambiente de trabajo. Una manera de describir matemticamente estos grados de luego trasladado al campo incremental expresara: Vo Vo = -------- . V + V dependencias es a travs del diferencial total, que Vo Vo -------- . Io + -------- . T + ........... T Io
En esta ecuacin, las funciones que expresan la dependencia de la tensin de salida con las diferentes variables consideradas, resultan aproximadamente lineal, de modo que sus primeras derivadas resulltan todas constantes que redefinidas e incorporadas a dicha ecuacin arroja como resultado: Vo = SV . V + Ro . Io + ST . T + ...... en donde: Ro es la Resistencia de Salida de la Fuente de Alimentacin. SV es el Factor de Estabilizacin de la Fuente de Alimentacimn ST es el Coeficiente Trmico de la Fuente de Alimentacin pudindose definir tantos factores o coeficientes como variables se desee hacer intervenir.
Atento a que en la prctica se busca que Vo = 0 a dicha situacin ideal puede aproximarse haciendo que todos los coeficientes recin definidos sean lo ms pequeos posible. Con el objeto de minimizar a dichos coeficientes SV , Ro y ST se introducen los circuitos reguladores antes de conectar la carga sobre los circuitos antes analizados, dando lugar a las fuentes de alimentacin reguladas. VI.8.1. - Regulacin simple con diodo Zener: Los circuitos discretos ms simples, utilizados en fuentes reguladas econmicas y de baja potencia son realizados en base a diodos reguladores o Zener, en una configuracin como lo ilustra el circuito de la figura VI.20. Estos diodos semiconductores poseen una caracterstica tensin-corriente similar a la presentada, en su momento, en la figura I.3. en
248

donde la tensin VR es la llamada tensin de referencia o de Zener y se encuentran especficamente diseados para operar en dicha regin de trabajo. En la actualidad se fabrican a base de Silicio, con tensiones de referencia comprendidas entre unos pocos volts hasta la centena de Volt, con capacidad de disipacin comprendida entre los mWatt y el orden de la centena de Watt. La pendiente de la parte til de esta caracterstica depende de la resistencia dinmica del diodo zener (rz ), parmetro ste que disminuye a medida que aumenta la corriente inversa Iz . Por efecto de la dispersin de fabricacin se especifican con una cierta tolerancia, de acuerdo con la cual el valor de la tensin de referencia se hallar comprendido entre un determinado valor mximo y otro valor mnimo (VRMAX y VRmin ) . En el circuito de la figura VI.20. se tiene: I T = Iz + Io y Vo = V - Rs . IT
En estas expresiones se debe considerar que tanto Vo como Io son los valores nominales de tensin y corriente en la carga, respectivamente, y que variando la carga, la corriente en esta ltima podr fluctuar entre un cierto valor mnimo (Iomin ) y otro mximo (IoMAX ) . Conforme lo que precede, el diodo zener se debe elegir de modo que su tensin de referencia coincida con el valor nominal de la tensin en la carga (Vo), debindose recabar el mnimo valor de corriente inversa en l, tal que corresponda a la regin de trabajo de ruptura (Izmin ) De este modo se tendr: It = Izmin + IoMAX
por lo que si vara la carga y por conseciuencia lo hace Io , dada la caracterstica de funcionamiento del diodo zener, este fuerza para mantener Vo = VR modificandose la corriente Iz en sentido inverso a lo que lo hace Io de modo que IT se mantendr constante posibilitando la constancia en Vo . Por otra parte si vara la tensin de red y por lo tanto lo hace V, manteniendose ahora constante Io , a partir de las ecuaciones anteriores: V - Vo = Rs . IT = Rs . ( Iz + Io ) al aparecer un V, a fin de que Vo no se modifique se producir un Iz , tal que: V Iz = --------Rs En realidad la curva caracterstica de cualquier diodo zener en la regin de trabajo tiene una cierta pendiente fijada por la resistencia dinmica del diodo (rz) por lo que Vo en realidad no se mantendr exactamente constante como se dijo, sino que se producir una variacin comprendida entre un cierto valor mximo y otro mnimo de Vo . Para realizar estas evaluaciones consideremos un ejemplo numrico real. Para tal fin consideremos en el circuito de la figura VI.20. el diodo zener tiene las siguientes caractersticas: V = Rs . Iz o sea que por la rama del diodo zener se producir una VR = 6,8 V IzCODO = Izmin = 5 mA Rs = 50 Ohm rz = 3 Ohm IzMAX = 54 mA IoMAX = 30 mA. PzMAX = 400 mW V + V - Vo = Rs . ( Iz + Iz + Io )
con lo cual
Adems, en dicho circuito
y de acuerdo a la carga
Se desea determinar el rango permisible de variacin de la tensin V (VMAX y Vmin ) as como el valor de V que proporciona una corriente media en la carga de 15 mA, debindose verificar la disipacin del diodo zener y la variacin de la tensin en la carga (VoMAX y Vomin ). 1) Suponiendo que se debe considerar como condicin extrema, la fuente sin carga, es decir a circuito abierto, Iomin = 0 . Luego bajo dicha condicin, por el diodo zener circular la mayor corriente, es decir IzMAX y sobre la carga se producir la mayor tensin VoMAX , en donde: VoMAX = VR + IzMAX . rz = 6,8 + 54 . 10-3 . 3 = 6,96 V Para tal condicin se permitir que la tensin de red o de entrada al regulador se incremente como mximo hasta un valor tal que: y como Iomin = 0 VMAX = IT . Rs + VR + IzMAX . rz VMAX = VR + IzMAX . ( rz + Rs ) = 6,8 + 54 . 10-3 . (50 + 3) = 9,7 V
249

2) En el otro extremo, cuando la carga toma el mximo de corriente especificado IoMAX = 30 mA se tendr: Vomin = VR = 6,8 V e Izmin = IzCODO = 5 mA Vmin = VR + (Izmin + IoMAX) . Rs
Vmin = 6,8 + (5 + 30) . 10-3 . 50 = 8,6 V 3) Para un consumo medio, es decir Io = 15 mA se tendr sobre la carga una tensin Vomed y la corriente por el diodo zener resultar: Iz = Izmin + ( IoMAX - Io ) = 5 mA + (30 - 15 ) mA = 20 mA Vomed = VR + Iz . rz = 6,8 + 20 . 10-3 . 3 = 6,86 V Vmed = Vomed + ( Io + Iz ) . Rs = 6,86 + (15 + 20) . 10-3 . 50 = 8.61 V 4) La Potencia disipada mxima por el diodo zener resultar: PdisMAX = VoMAX . IzMAX = 6,96 . 54 . 10-3 = 376 mW que es perfectamente tolerada por el diodo si la Tamb no es superior a 25 C. Si se desea cuantificar el rendimiento de la regulacin o estabilizacin se puede calcular la potencia media de continua que se desarrolla en la carga y relacionarla con la que es preciso entregarle al circuito regulador, es decir: Vo . Io Vo . Io = ----------- = ---------------V . (Iz + Io) V . IT Tal como se vi precedentemente mediante estos circuitos si bien no se logra mejorar el coeficiente trmico (que ms bien se empeora), la regulacin-estabilizacin se mejora (disminuyndose Ro y SV ) y es tanto mas buena cuanto mayor sea V con respecto a Vo y cuanto menor sea Io lo cual nos dice que los rendimientos que se conseguirn sern muy bajos por lo que por esta razn y debido a que existe limitacin para el caso de Disipacin de Potencias muy elevadas, estos circuitos solo pueden ser utilizados para bajos consumo de potencias. VI.8.2. - Regulador Paralelo (Tensin-Serie) : Una forma de ampliar la capacidad de manejo de potencia del regulador analizado precedentemente se consigue incluyendo en el mismo un transistor amplificador de la corriente por la rama del diodo zener tal como se observa en el circuito regulador indicado en la figura VI.21. llamado Regulador Paralelo RD contribuye para que la corriente por el diodo zener sea lo suficiente como para superar la tensin de codo o de referencia de su caracterstica inversa, suponiendo que la de base del transistor no sea suficiente. Admitiendo que dicho diodo presente una tensin constante, es decir VR = Constante, el circuito puede interpretarse como un seguidor de emisor excitado por la base con dicha VR, cargado por el emisor con la carga R y alimentado por la fuente de alimentacin sin regular que es la encargada de suministrar la potencia por el circuito de colector. Interpretado de ese modo el circuito puede redibujarse como se indica en la figura VI.22. Aqui si V tiende a incrementarse por alguna causa, como VR es constante tender a disminuir la tensin VBE y por lo tanto tambin lo har la
250
corriente IC = Io . Si ello ocurre entonces tiende a disminuir el producto Io . R, es decir que tiende a bajar la tensin en la carga Vo . En otras palbras, como el circuito es un seguidor, Vo se ve obligada a seguir a VR = Constante. Desde otro punto de vista se puede pensar que estamos frente a un circuito realimentado con tensin serie, en donde la transferencia de la red de realimentacin es unitaria. Con este tipo de realimentacin se logra bajar la resistencia de salida desde el valor de la que presenta la fuente de alimentacin sin regular (Ri) hasta un valor: Rs + hie Rof = ----------------hfe y como aqui Rs = 0 hie 1 R of = ------- = -------hfe gm
VI.9.- PRINCIPIOS FISICOS DE FUNCIONAMIENTO DE TIRISTORES, DIAC Y TRIAC: La palabra tiristor proviene del griego y significa puerta o compuerta puesto que se comporta como una puerta que se abre para permitir el paso de una corriente a travs de ella. Un tiristor es un dispositivo semiconductor constituido por cuatro capas de material semiconductor, motivo por el cual tambin reciben esta denominacin de diodos de cuatro capas. Como veremos, un tiristor es un dispositivo semiconductor que utiliza una realimentacin interna para producir un nuevo tipo de conmutacin. Los tiristores mas importantes son los rectificadores controlados de silicio (SCR: Silicon Controlled Rectifier) y el triac. Al igual que los FET de potencia, el SCR y el triac pueden conmutar grandes corrientes. Por ello, la principal aplicacin de estos dispositivos es el control de grandes corrientes de carga para motores, calentadores, sistemas de iluminacin y otras cargas semejantes. El funcionamiento del tiristor se puede explicar interpretndolo como la conexin de dos transistores bipolares tal como se indica en la figura VI.23. Se trata de la unin directa del colector de un transistor T1 , tipo PNP, con otro T2 del tipo NPN. Esta particular conexin muestra un lazo de realimentacin positiva dado que si se produjese un incremento de la corriente de colector de T1 , este aumento se registrara en la base de T2 dando lugar a un incremento en la corriente de colector de este ltimo que igualmente al estar directamente unido a la base de T1 se traduce en un aumento en la corriente de base de T1 y este a su vez en uno de su corriente de colector, repitindose as este ciclo. Al mismo tiempo si algo ocasiona que la corriente de base de T2 disminuya esta disminucin se realimenta en T1 y en T2 hasta que las corrientes tanto en T1 como en T2 se anulen. Ambas situaciones son entonces estables, ambos transistores saturados lo que es equivalente a una llave cerrada o ambos transistores en estado de corte lo cual es equivalente a una llave abierta. Tal como se anticipo recientemente, ambos estados son estables de modo que si ambos transistores se encuentran cortados permanecen en dicha situacin indefinidamente a menos que algo cause una modificacin en las corrientes.
251
Figura VI.23.
Figura VI.24
Figura VI.25
Si en dicho circuito equivalente al tiristor lo alimentramos tal como se indica en la Figura VI.24 sera posible interpretar su modo de funcionamiento esttico en un plano IC VCE en forma similar a lo ya conocido y el resultado se indica en la Figura VI.25. Este modo de funcionamiento se suele denominar latch cuya traduccin hace referencia al pestillo (que como sabemos es accionado por la llave de la puerta). La nica forma de cerrar un latch es mediante una Tensin de Cebado. Esto significa utilizar un valor de tensin de alimentacin lo suficientemente grande como para que el diodo base-colector de alguno de los dos transistores llegue a operar en la regin de ruptura, descontando que el elemento se fabrica de modo de poder operar de esta forma.. De esta manera al incursionar en la regin de ruptura dicho diodo produce un incremento en su corriente inversa de colector, desencadenndose el proceso de realimentacin positiva antes descripto, que lleva a ambos transistores a saturar. En este caso a la tensin que hace arribar a la ruptura se la denomina tensin de cebado. Una vez cerrado el latch, el mismo se abre nicamente reduciendo la tensin VCC lo que causa una disminucin de la corriente que desencadena el proceso de realimentacin positiva hasta cortar a ambos transistores. El esquema de la Figura VI.23 se llam originalmente diodo Schockley (su inventor) y tambin se lo identifica como ya se dijo como diodo de cuatro capas, o diodo pnpn. Siendo su smbolo mas comunmente aceptado, el que se indica en la Figura VI.26. Una posible utilizacin de este componente se indica en la Figura VI.27, en donde, usado en conjunto con una fuente de alimentacin y un circuito R-C, es posible conseguir un generador de seal tipo diente de sierra, seal esta ltima que se representa en la Figura VI.28.
Un dispositivo de este tipo puede ser el diodo 1N5158 cuyas caractersticas principales es la de tener una tensin de ruptura (VB ) de 10 V y una corriente cuyo lmite mnima el (IH ) 4 mA, que es el que podra emplearse en el circuito de la figura VI.27. R . C = 2 . 103 . 20 . 10-4 = 40 seg.; (10V/50V) = 0,2 por lo tanto T = 0,2 . R . C = 8 seg.
252
Figura VI.26
Figura VI.27
Figura VI.28
El SCR es el tiristor que mas se utiliza y en este caso el esquema circuital equivalente con el que interpretamos a este nuevo dispositivo se indica en la Figura VI.29 en donde puede apreciarse que al diodo de cuatro capas se le agrega un terminal a la entrada o base del transistor T2 :
Figura VI.29 De esta forma, el incremento de la corriente de base de T2 se puede conseguir con un pulso de disparo aplicado sobre el nuevo terminal agregado, lo cual lleva a saturacin a ambos transistores.
Una vez que el SCR se ha cebado permanece en el estado en que ambos transistores se encuentran saturados an si se reduce a cero la tensin aplicada a la puerta o compuerta. La nica forma de resetearlos es reduciendo la corriente a un valor inferior al valor de mantenimiento (IH ) lo cual se logra reduciendo la tensin de alimentacin VCC .
253
VI - Fuentes de Alimentacin Sencillas Consideremos el circuito de la Figura 8 . En el supongamos emplear al SCR tipo 1N4441, cuyos datos principales son : Tensin de disparo (VGT ) 0,75 Volt, corriente de disparo (IGT) 10 mA, corriente de mantenimiento (IH ) 6 mA. Entonces quiere decir que la tensin necesaria para dispararlo en la figura VI.30 es: Vin = VGT + IGT . RG mientras que para abrirlo VCC < 0,7 V + IH . RC
Figura VI.30
Figura VI.31
Si por ejemplo RC = 100 Ohm y RG = 1 KOhm con VCC = 15 Volt para disparar se requerir una tensin de cebado: Vin > 0,75 Volt + 10 . 10-3 . 103 = 10,75 Volt mientras que para abrir: VCC < 0,7 Volt + 6 . 10-3 . 0,1 . 103 = 1,3 Volt Para realizar la misma funcin del circuito que produca la seal diente de sierra pero ahora utilizando un SCR se deben disponer los componentes tal como se indica en la Figura VI.31. Otra muy frecuente aplicacin del SCR, ahora con funciones de llave interruptora de proteccin, se observa en el circuito de la Figura VI.32. Si alguna anormalidad ocurre dentro de la fuente de alimentacin que cause que su tensin de salida se eleve, los resultados pueden ser terribles si la carga a alimentar es algn dispositivo delicado.
Figura VI.32 254
VI - Fuentes de Alimentacin Sencillas Esta situacin se registra en el caso de algunos circuitos integrados muy caros que no pueden soportar tensiones de alimentacin excesivas sin ser destruidos. Previendo esta situacin, en el circuito de la Figura VI.32 la carga se protege por medio del diodo zener, la resistencia y el SCR:
En condiciones normales, VCC es inferior a la tensin de ruptura del diodo zener no circula corriente a travs de R y no se desarrolla ninguna diferencia de potencial a su travs con lo que el SCR permanece abierto y la carga recibe una tensin VCC y no se tiene ningn problema. En cambio si la tensin de fuente se incrementa por alguna razn y VCC se hace demasiado grande poniendo en peligro la integridad de la carga, el diodo zener llega a la tensin de ruptura el mismo conduce y aparece una tensin a travs de R. Si esta tensin es mayor que la tensin de disparo del SCR (generalmente 0,7 Volt), el SCR s cebar y conducir fuertemente. La accin es similar a cortocircuitar los terminales de carga. Debido a que el SCR entra en conduccin muy rpido (1 microsegundo para el 2N4441), la carga se protege rpidamente contra daos ocasionados por una gran sobretensin. La sobretensin que dispara al SCR es: VCC = VZ + VGT Esta forma de proteccin, aunque es muy drstica, es necesaria con mucho circuitos integrados digitales, que no pueden tener sobretensiones. Por consiguiente, antes de que se destruyan circuitos integrados caros, podemos utilizar un interruptor SCR para cortocircuitar los terminales de carga a la primera seal de sobretensin. Las fuentes de alimentacin con interruptor SCR necesitan un fusible o un limitador de corriente que se describe en el captulo de Fuentes Reguladas Lineales para evitar daos en la fuente de alimentacin. VI.10.- RECTIFICACIN CONTROLADA: En la Figura VI.33 la tensin de red se conecta a un circuito constituido por un SCR con la finalidad de controlar una elevada corriente a travs de la carga. En este circuito, la resistencia variable R1 y el condensador C modifican el ngulo de fase en la seal aplicada en la compuerta del SCR: cuando R1 es cero, la tensin en dicha compuerta est en fase con la tensin de red y el SCR acta como rectificador de media onda, el resistor R2 limita la corriente de compuerta a un valor seguro.
Figura VI.33
Figura VI.34
Conforme R1 se aumente, la tensin de compuerta se ir atrasando con respecto a la tensin de red en un ngulo que resulta de:
255
Vs = Vsmax . sen (t) con lo cual:
Vin
(1/j C) Vs = Vs . ------------------ = -------------------R1 + (1/j C) 1 + j C R1 , con = arctag ( C R1 )
Vs Vin = ----------------------- . sen ( t - ) (1+ 2 R2 C2)0,5
en donde puede variar entre 0 y 90 cuya representacin grfica se lleva a cabo en la Figura VI.34. El oscilograma indicado en la Figura VI.34. b. muestra la tensin aplicada a la compuerta del SCR y en ella antes del punto de disparo el SCR est abierto y la corriente en la carga es nula. En el punto de disparo la tensin en el condensador es suficientemente grande como para disparar el SCR y cuando esto sucede, casi toda la tensin de entrada aparece en los terminales de la carga y la corriente por la carga se hace elevada, adoptando una forma de seal como la que se indica en la misma Figura VI.34.a. sombreando el rea debajo de la curva durante la fraccin de medio ciclo en que hay corriente por la carga. Una vez cebado, el SCR contina conduciendo hasta que la tensin de red cambie la polaridad. Entonces la parte sombreada de cada semiciclo en la Figura VI.34.a. muestra el intervalo en que el SCR conduce, en otras palabras, podemos controlar el valor medio de la corriente a travs de la carga. Un control como ste es muy til para cambiar la velocidad de un motor de C.C., el brillo de una lmpara o la temperatura de un horno de induccin. El circuito controlador de fase R-C de la Figura VI.33 es una forma bsica de controlar el valor medio de la corriente en la carga de modo que el margen de corriente controlable es limitado ya que el ngulo de fase solo puede variar entre 0 y 90. Utilizando amplificadores operacionales y otros circuitos R-C ms complejos como se ver ms adelante, se puede cambiar el ngulo de fase entre 0 y 180, lo que permitir variar la corriente media desde cero hasta su valor mximo. El ngulo al que se dispara el SCR se denomina ngulo de disparo y se encuentra sealizado en la Figura VI.34.a. El ngulo comprendido entre el inicio y el fin de la conduccin se denomina ngulo de conduccin y tambin se muestra en dicha figura. El circuito de la Figura VI.33 puede hacer variar el disparo entre 0 y 90 por lo tanto en dicha configuracin el conduccin cambia entre 180 y 90. Cuando se usa tensin alternada para alimentar el nodo de un SCR es posible que en el circuito se registren falsos disparos debido a las capacidades internas del SCR en combinacin con un flanco de crecida o pendiente de trepada de dicha tensin (proporcional a la amplitud y a la frecuencia) elevado. Para evitarlos dicha pendiente de crecimiento de la tensin del nodo no debe exceder la velocidad crtica de crecimiento de la tensin, sealada en la hoja de caractersticas. Por ejemplo un 2N4441 tiene una velocidad crtica de crecimiento de la tensin de 50 Volt/seg. Para evitar un disparo falso, la tensin del nodo no debe crecer ms rpidamente de 50 Volt/seg. Se debe prevr que los transitorios de conmutacin de la red no sobrepasen la velocidad de crecimiento de la tensin crtica, por lo que una forma de reducir sus efectos es utilizar un circuito amortiguador R-C, tal como se muestra en la Figura VI.35. En dicho circuito si un transitorio de conmutacin de alta velocidad aparece en la fuente de alimentacin, su rgimen de crecimiento se reduce en el nodo debido a la baja constante de tiempo del circuito RC de amortiguamiento.
256
Figura VI.35
Figura VI.36
En la misma Figura VI.35 puede observarse la presencia de un inductor L en serie con la carga. Tal componente forma parte tambin del circuito de proteccin del SCR y en este caso estara limitando la velocidad de crecimiento de la corriente por dicho componente. Esto es especialmente aplicable en los SCR en que la velocidad crtica de crecimiento de la corriente (que en este caso es de 150 A/seg.) cuyo significado es que si la corriente del nodo de dicho SCR trata de aumentar ms rpidamente que dicho lmite, el SCR se puede destruir. Los SCR son componentes unidireccionales porque la corriente slo puede circular en un sentido. El DIAC y el TRIAC son tiristores bidireccionales ya que pueden conducir en cualquier direccin. El diac puede ser interpretado como un par de diodos de cuatro capas conectados en paralelo tal como se observa en la Figura VI.36 en donde se presenta tambin el smbolo ms aceptado para este componente. El diac no conduce hasta que la tensin en sus extremos intenta exceder la tensin de cebado en cualquier direccin. Con el sentido de referencia adoptado en la Figura VI.36 si por ejemplo la tensin aplicada v en el instante de tiempo de anlisis es positiva entonces el diodo situado a la izquierda en el dibujo conduce cuando v supera la tensin de cebado. En este caso, el latch de la izquierda se cierra en cambio cuando la tensin aplicada se hace negativa el latch de la derecha es el que se cierra. El triac acta como dos rectificadores controlados de silicio en paralelo e invertidos por lo que puede controlar la corriente en cualquiera de los dos sentidos al igual del diac pero con la diferencia de que el punto de disparo ahora depende del circuito de disparo que se conecta en el terminal de compuerta. Efectivamente, si en la Figura VI.37 la tensin aplicada v tiene la polaridad indicada se debe aplicar un pulso de disparo positivo, cerrando el latch izquierdo. En cambio cuanto v tiene la polaridad opuesta, se necesita un pulso de disparo negativo, cerrando el latch de la derecha. Por su estructura interna los triacs tienen tensiones y corrientes de disparo mayores que las de los SCR comparables, las tensiones oscilan de 2 a 2,5 V (en lugar de 0,7 a 0,75 o como mximo 1,5 V) y las corrientes de disparo de 10 a 50 mA ( en lugar fracciones de mA o hasta 10 20 mA como mxino). Dispositivos como ste , mediante el control de fase, pueden controlar cargas industriales elevadas pudiendo soportar corrientes de nodo desde 1 15 A. En la Figura VI.38 se muestra un circuito R-C que vara el ngulo de fase de la tensin aplicada a la compuerta de un triac y el mismo por consecuencia puede controlar la corriente elevada de una carga
257
exigente. En los oscilogrmas indicados en la Figura VI.39 se muestra la tensin de red y la tensin
Figura VI.37 Figura VI.38 Figura VI.39 aplicada a la compuerta, retrasada respecto de la anterior. Cuando la carga del condensador genera una tensin suficientemente grande como para proporcionar la corriente de disparo, el triac conduce. Una vez en ese estado, el triac contina conduciendo hasta que la tensin de red vuelva a cero. En el semiciclo siguiente se repite este procedimiento operativo pero con valores de tensin de red y sobre la carga negativos. Es por ello que con este tipo de circuitos puede controlarse la velocidad de motores de C.A. El ltimo de los dispositivos semiconductores de disparo cuya caracterstica revisaremos es el Transistor Unijuntura. En este caso se puede interpretar a este dispositivo como un transistor efecto de campo de juntura, preparado para trabajar con su juntura compuerta-canal polarizada en forma directa. As si se tratara de un JFET de canal N, tal como el indicado en la figura VI.40, en el mismo cuando al terminal de compuerta se le aplica una tensin positiva suficientemente alta, por encima de la tensin llamada de mantenimiento dada por la hoja de datos del dispositivo, la resistencia de la juntura compuerta canal en el lado de fuente se hace muy pequea permitiendo realizar el cambio de estado de su circuito de aplicacin.
Figura VI.40 El smbolo convencional que se utiliza para representar a este componente activo se ha indicado en la misma figura VI.40. Si bien el UJT fue bastamente utilizado en un principio, para hacer osciladores,
258
temporizadores y otros circuitos, en la actualidad han sido reemplazados paulatinamente con el empleo de los amplificadores operacionales y de los circuitos integrados temporizadores tal como el 555.
259

Electrónica Aplicada I - Tulic

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Electrónica Aplicada I - Tulic

Cargado por

Copyright:

Formatos disponibles

I - Amplificadores Monoetapa - Polarizacin

CAPITULO I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

id = Idmax . sen (t)

en donde puede calcularse Idmax = Vsmax / (R + rd ) = 1 V / (2200 + 5,12) = 0,45 mA .

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

1 hFB IC = ------------ IB + ------------ ICBo que: 1 - hFB 1 - hFB

1 (hFE + 1) = ------------ con lo 1 - hFB

I - Amplificadores Monoetapa - Polarizacin

se tendr: IB = (IS / hFE ) . e

rbe = VT / IBQ = (25 . 103) / ( 30 . 10-6) = 833 Ohm

Vbemax = Ibmax . rbe = 20 . 10-6 . 833 = 16,7 mV

vce = -Vcemax . sen (t)

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin RB RE > [ 10 . ----------] hFEmin (I.21.)

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

y en forma similar se obtiene: entonces reemplazando valores se tendr:

9V R1 = ----------- . 33 KOhm = 60,3 KOhm 4,92 V

33 KOhm R2 = ------------------- = 72,6 KOhm 1 - (4,92 / 9)

debindose a continuacin adoptar los valores comerciales ms cercanos: R1 = 56 KOhm y R2 = 68 KOhm

I - Amplificadores Monoetapa - Polarizacin

I - Amplificadores Monoetapa - Polarizacin

mientras la distorsin total es: I.8.2. - Distorsin por Intermodulacin:

D = [ D22 + D32 +.........+Dn2]1/2

Vcc . [ICQ + Icmax . sen (t)]. dt

I - Amplificadores Monoetapa - Polarizacin 2 4

I - Amplificadores Monoetapa - Polarizacin VCEsmax VCEomax 50 V 45 V 30 V 20 V 30 V 20 V

II - Amplificadores Monoetapa de Bajo Nivel

CAPITULO II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

VCEQ = VCC - ICQ . RE

II - Amplificadores Monoetapa de Bajo Nivel AV = -----------------------------[hie + (1 + hfe) . Rd] (II.20.)

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

Io en tanto que: AIA = ------Ii

y dado el valor de ro , se verifica que Rd = Rd

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

y su valor es: 3,84 - 0,7 ICQ = -------------------- = 0,95 mA (3,3 + 0) . 103

VCEQ = 12 V - 0,87 . 10-3 . (4,7 + 3,3) . 103 = 5 V

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

Io en tanto que: AIA = ------Ii

3,3 AIA = 0,437 . ------------------ = 0,432 3,3 + 34,7

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

VCEQ = VCC - ICQ . (RC + RE )= 10 - 0,89 . (3,3 + 3,3) = 4,13 V

II - Amplificadores Monoetapa de Bajo Nivel

RiA y refirindolas a la fuente ideal de excitacin:: AVs = AV . ------0,9 Ris

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

II - Amplificadores Monoetapa de Bajo Nivel

hie . R3 = ------------ + Rd hie + R3

R3 [1 + hfe ------------] hie + R3

II - Amplificadores Monoetapa de Bajo Nivel