Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Logica Secuencial
Logica Secuencial
Secuencial
Circuitos Digitales,
2 de Ingeniero de
Telecomunicacin
ETSIT ULPGC
Componentes secuenciales
Contienen elementos de memoria
Los valores de sus salidas dependen de
los valores en sus entradas y de los
valores almacenados en los elementos
de memoria
Los valores almacenados en los
elementos de memoria definen el estado
del circuito secuencial
Ejemplo: contestador telefnico que
responde tras cuatro timbres de llamada
Componentes secuenciales
Los componentes secuenciales se dividen
en:
Asncronos
Su salida y su estado se puede alterar en cuanto
Sncronos
Su salida y su estado se alteran, si acaso, slo
Seal de reloj
Perodo de reloj
Frecuencia de reloj
Seal de reloj
Rendimiento de ciclo
Seal de reloj
Circuito activo a nivel alto
Bscula (o latch) RS
implementacin con NOR
Dos estados del latch :
Estado de set (con Q = 1)
Estado de reset (con Q = 0)
Esquemtico
Bscula (o latch) RS
implementacin con NOR
Tabla de verdad
Esquemtico
Bscula (o latch) RS
implementacin con NOR
Bscula (o latch) RS
implementacin con NAND
Tabla de verdad
Esquemtico
Bscula (o latch) RS
implementacin con NAND
Latch RS sincronizado
Smbolo
Esquemtico
Latch RS sincronizado
Latch RS sincronizado
Cronograma
Latch D sincronizado
Smbolo
Esquemtico
Latch D sincronizado
Latch D sincronizado
Cronograma
Flip-fliops
Los latches son sensibles al nivel
Esquemtico
Flip-flop maestro-esclavo
En un flip-flop maestro-esclavo la entrada D se
muestrea y se almacena su valor en en flanco de
subida de la seal Clk
Esquemtico
Flip-flop
maestro-esclavo
Desplazamiento
con flip-flops
maestro-esclavo
Esquemtico
Tipos de flip-flops
Tipos de flip-flops
Smbolo
Esquemtico
Smbolo
Esquemtico
Ecuaciones de excitacin
Diagrama de estados
Ecuaciones de excitacin
Diagrama de estados
Ecuaciones de excitacin
Diagrama de estados
Modelo de
mquina de estados finitos (FSM)
Implementaciones
de FSMs
De tipo
Moore
Implementaciones
de FSMs
De tipo
Mealy
Diagrama de estados de un
contador mdulo 3 asc./desc.
Disear un contador asc./desc. mdulo 3. El
contador debe tener dos entradas: orden de cuenta
(C) y direccin de cuenta (D). Cuando C=1 el
contador contar en la direccin indicada por D y
dejar de contar cuando C=0. El contador contar
hacia adelante con D=0 y hacia atrs con D=1. El
contador debe tener una salida Y que se pondr a 1
cuando el contador vaya a alcanzar el valor 2
mientras cuenta hacia atrs o cuando vaya a
alcanzar el valor 0 mientras cuenta hacia adelante.
Diagrama de estados de un
contador mdulo 3 asc./desc.
Diagrama de estados de un
contador mdulo 3 asc./desc.
Diagrama de estados de un
contador mdulo 3 asc./desc.
Diagrama de estados de un
contador mdulo 3 asc./desc.
Minimizacin de estados
La minimizacin de estados reduce el
nmero de estados y, por ello, el nmero
de flip-flops necesarios.
Se basa en el concepto de equivalencia
de comportamiento:
Minimizacin de estados
si y sk de una misma FSM son
equivalentes si sk si y slo si
Minimizacin de estados
Proceso de minimizacin
Particionar los estados en clases de
equivalencia
Construir una nueva FSM con un estado por
cada clase de equivalencia
Codificacin de estados
Codificacin de
mnimo cambio de bits
Los cdigos se asignan de forma que el
nmero de cambios de bits sea el
mnimo en el total de transiciones
Codificacin de
mnimo cambio de bits
Codificacin directa
Codificacin de
mnimo cambio de bits
Codificacin de
prioridad en la adyacencia
En esta codificacin se asignan
codificaciones de la menor distancia
posible a los estados con una fuente
comn, un destino comn y una misma
salida
Codificacin de
prioridad en la adyacencia
Al asignar los cdigos:
Codificacin de
prioridad en la adyacencia
Codificacin de
prioridad en la adyacencia
Posible codificacin
Codificacin one-hot
Es una codificacin en la que en todos
los cdigos slo hay un 1
El nmero de bits de los cdigos es igual
al nmero de estados
La posicin del 1 identifica al estado
Es una codificacin cara para FSMs con
muchos estados
Se emplea para hacer FSMs ms rpidas
Tablas de excitacin
(recordatorio)
Ecuaciones de excitacin
(para flip-flops RS)
Ecuaciones de excitacin
(para flip-flops JK)
Ecuaciones de excitacin
(para flip-flops T)
Ecuaciones de excitacin
(para flip-flops D)
Ejemplo de funcionamiento de
implementacin con flip-flops D