JJGDR-UCA 1

10
Conversin Digital/Analgica




10.1 Introduccin. Situacin en el equipo en lnea de adquisicin de seales

Los procesos de conversin de seales digitales a analgicas (D/A) y viceversa (A/D)
son esenciales en interfaces de equipos electrnicos para medida y control basados en
microprocesadores. La figura 1 muestra un equipo en lnea en el que se aprecia la
situacin de los convertidores.
Esta cadena capta las seales de inters (en su mayora analgicas) por mediacin de
los sensores. Un multiplexor analgico conduce sus seales hacia los bloques de
acondicionamiento y filtrado. Posteriormente se realiza el filtro paso-baja del ruido de
frecuencias superiores a las de inters, y despus se produce el proceso de conversin a
digital. A partir de la seal binaria, el microprocesador enva datos, seales de control y
salidas (todos en forma binaria). stas ltimas suelen convertirse en analgicas si as lo
requiere la aplicacin. Un multiplexor analgico de salida permite disponer de ellas
segn las seales de control aplicadas.


Fig. 1. Estructura de un equipo en lnea de adquisicin de seales que muestra la situacin de
los circuitos CAD y CDA.

En un equipo de adquisicin de seales el convertidor analgico a digital (CAD) precede
al convertidor de digital a analgico (CDA), como muestra la figura 1. Sin embargo,
algunos tipos de CAD estn basados en un CDA. Por ello, es conveniente comenzar
estudiando stos.
En este captulo se expone en primer lugar la teora de funcionamiento del CDA
mediante un ejemplo prctico basado en la resolucin de un problema. El segundo
punto muestra la conversin a analgica de la salida de un contador binario de 8 bits en
una simulacin con PSPICE. En el tercer apartado se exponen los parmetros y tipos de
convertidores D/A. Finalmente, el cuarto apartado muestra un ejemplo de diseo que
S1
SN
...
...
M
U
X
A
N
A

AMPLIFIC.
ACONDIC.
FILTRO MICROPROC.
...
CAD CDA
M
U
X
A
N
A

Instrumentacin Electrnica. Juan Jos Gonzlez de la Rosa


2 JJGDR-UCA
emplea un CDA de formato corto; se razona su seleccin empleando criterios
relacionados con la aplicacin.

10. 2 Principios operativos de los convertidores digital/analgicos (CDAs)

10.2.1 CDA de resistencias ponderadas

Un CDA lineal obtiene 2
N
niveles de tensin analgica discretos a partir de la palabra
digital de entrada de N bits segn la siguiente expresin:

( )
( )
1
1
2
2
1
1
0
0
0
1
1
2
2
2
2
1
1
2 ... 2 2 2
2
2 2 2 ... 2 2

+ + + + =
+ + + + + =
N
N
N
FE
N N N
N N FE o
B B B B
V
B B B B B V V
(1)

La expresin (1) relaciona la tensin de salida del CDA con la tensin de fondo de
escala (V
FE
) y los bits de la palabra digital de entrada (B
0
B
1
B
N-1
).
Una forma didctica de plantearla es relacionar la salida con la tensin de fondo de
escala del convertidor a travs de una magnitud, que es el valor decimal normalizado al
total de estados de cuantificacin:

4 4 4 4 4 4 4 3 4 4 4 4 4 4 4 2 1
o normalizad decimal valor
N
N
N
FE o
B B B B
V V
2
2 ... 2 2 2
1
1
2
2
1
1
0
0

+ + + +
=

Obsrvese que el valor mximo de la salida corresponde a la situacin de todos los
bits de la palabra de entrada a estado 1 y resulta:

( ) LSB V V V V
FE
N
FE
N
N
FE mx o
1 1
2
1
1
2
1 2
,
=

= (2)

En esta expresin queda implcita la idea de que los puntos de decisin del cuantificador
se sitan en los extremos de los intervalos de cuantificacin.
A continuacin se procede al montaje del primer CDA. En los diseos ms comunes
de circuitos integrados CDA cada uno de los bits de la entrada controla un interruptor
que determina si dicho bit contribuye o no a la salida, dependiendo de si su estado es
alto o bajo. La salida es la suma de los productos de la tensin de referencia por cada
uno de los bits. De ah que a veces este tipo se denomine CDA multiplicador. Una red
de resistencias ponderadas determina el peso de cada bit. A menudo este hecho
determina su denominacin.
La tensin de referencia y las resistencias deben ser de precisin. La figura 2 muestra
el esquema de uno de estos circuitos, denominado comnmente CDA de resistencias
ponderadas, y que usa un amplificador operacional en configuracin inversora como
sumador de salida. Por simplicidad, se han reemplazado los interruptores
semiconductores (transistores de conmutacin FET) por sus equivalentes simblicos. Si
el AO forma parte del circuito integrado, el tiempo de establecimiento de la salida es
mayor.


10 Conversin Digital/Analgica

JJGDR-UCA 3

Fig. 2. CDA multiplicador de resistencias ponderadas. La mayor resistencia
corresponde al bit menos significativo de la palabra digital.

El anlisis del circuito de la figura 2 se realiza aplicando el principio de suma de
corrientes en la entrada inversora del AO, el cual se considera operando en rgimen
lineal (aplicamos cortocircuito virtual en sus entradas). Con el sentido seleccionado en la
figura se obtiene:

1
1
2
2
2
2
1
1
0
0 1
..

+ + + + + =
N
N
ref
N
N
ref ref ref ref
o
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
R
V


Al sustituir cada valor resistivo se obtiene:

1
0
2
1
2
3
1
2
0
1
1
2 2
..
2 2 2

+ +

=
N
ref
N
ref
N
ref
N
ref
N
ref
o
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
R
V


Si el nmero de bits del circuito CDA es N=4 la expresin anterior se reduce a:

3 2 1 0 3
0
2
1
1
2
0
3
1
2 4 8
2 2 2 2
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
S
R
V
R
V
ref ref ref ref ref ref ref ref
o
+ + + =

=

Obsrvese que la menor corriente es la que circula por el interruptor menos significativo
(el de mayor resistencia ponderada). En consecuencia, la expresin general resultante es
la suma ponderada de la tensin de referencia presente en cada entrada:

i
N
i
i
N
ref
i N
ref
N
i
i o
S
R
R
V
R
R
V
S V 2
2 2
1
0
1
1 1
1
1
0


=

= = (3)

R
1
+
-

V
o
R
N-1
=R 2
0
=R
V
REF

... ... ... ...
MSB

LSB

S
N-1
S
N-2


S
2

S
1


S
0


R
N-2
=R 2
1
=2R
R
2
=R 2
N-3

R
1
=R 2
N-2

R
0
=R 2
N-1

Instrumentacin Electrnica. Juan Jos Gonzlez de la Rosa


4 JJGDR-UCA
La expresin (3) puede expresarse de una forma didctica, con el fin de apreciar la
tensin de fondo de escala:

4 43 4 42 1
4 4 3 4 4 2 1
digital palabra
i
N
i
i
N
V
ref o
S
R
R
V V
FE
2
2
1
2
1
0
1
1

=

Por ejemplo, para N=4, la palabra digital 1011 (11 en decimal) producir la siguiente
salida analgica (R=R
1
; V
ref
=-8 V):

( ) V S S S S S S S S V
o
11 1 8 0 4 1 2 1 8 4 2 8 4 2
8
1
8
3 2 1 0 3 2 1 0
= + + + = + + + = + + + =

El problema fundamental de este circuito convertidor es la gran disparidad de las
resistencias si el nmero de bits es elevado, como sucede en aplicaciones que requieren
alta resolucin. Esto hace difcil el apareamiento trmico de las resistencias. Adems, la
menor de todas debe superar a la resistencia en conduccin del interruptor de
conmutacin, por lo que la mayor debe ser muy elevada y, en consecuencia, aumentan
los tiempos de conmutacin, ya que las constantes de tiempo son mayores.
Por otra parte, todos los convertidores CDA donde la corriente aportada por cada
uno de los bits es independiente, presentan en mayor o menor proporcin transitorios
(glitches) en su salida debido a la falta de simultaneidad en las conmutaciones de los
interruptores, que en la prctica son transistores de conmutacin FET.
Este convertidor es del tipo de formato paralelo. En los convertidores de tipo
paralelo, los tiempos de conversin suelen superar los 100 s en los modelos lentos y
suelen ser inferiores a 100 ns en los ms rpidos. La resolucin estndar es de 12 bits.

10.3 CDA de 8 bits. Ejemplo prctico: simulacin con PSPICE

Con el fin de mostrar la dinmica de un CDA de forma sencilla se realiza una simulacin
con PSPICE incluyendo un CDA ideal de 8 bits, que recibe la seal de un contador de 8
bits, simulado por 8 relojes digitales. El perodo de cada reloj duplica al de su
precedente. La figura 3 muestra el esquema del circuito. Con una tensin de referencia
de 10 V, la salida mxima (rango dinmico) del CDA es la mostrada en la figura: 10-
101LSB = 10(1-1/256)=9,9609375 V.
La figura 4 muestra la seal en forma de diente de sierra, resultado de convertir la
salida binaria del contador a analgica. En la situacin de esta figura, la tensin analgica
de salida se obtiene a partir del valor decimal de la palabra binaria de entrada:
(10001110)
bin
=2
7
+2
3
+2
2
+2=(142)
dec
. Luego (142/256) 10=5,546875 V.

10 Conversin Digital/Analgica

JJGDR-UCA 5

Fig. 3. Circuito bsico que muestra la operacin de un CDA de 8 bits ideal en
PSPICE.


Fig. 4. Conversin a analgica de la salida de un contador binario. En la parte superior
figuran los estmulos digitales que emulan el contador binario. La lnea vertical establece el
instante de la conversin, dada por un cursor.

10.4 Parmetros

Los principales parmetros que condicionan la seleccin de un convertidor son el
nmero de bits y en tiempo de conversin. El primero determina la resolucin de la
interfaz. As, un CDA de 12 bits posee 4096 intervalos de cuantificacin. As por
ejemplo, en una aplicacin de control de flujo existirn 4096 posiciones de apertura-
cierre de una vlvula controladas directamente por tensiones analgicas, que provienene
de palabras digitales.
La velocidad del CDA se denomina tiempo de conversin y el caso ms desfavorable se
da cuando todos los bits de la palabra digital de entrada cambian de estado
Instrumentacin Electrnica. Juan Jos Gonzlez de la Rosa


6 JJGDR-UCA
simultneamente. Este parmetro se mide desde que se produce un cambio en la palabra
digital de entrada hasta que se produce un cambio apreciable en la salida equivalente a 1
LSB (Least Significant Bit; bit menos significativo).
En general se establecen tres grupos de parmetros: de entrada, de salida y de
transferencia. Adems, el fabricante indicar datos sobre consumo y alimentacin, y
caractersticas ambientales.

10.4.1 Caractersticas de entrada

La ms importante es el nmero de bits, que determina la resolucin del circuito. sta se
define como el menor cambio en la entrada que produce un cambio apreciable en la
salida. En la prctica es el menor cambio analgico en la salida cuando cambia el bit
menos significativo en la entrada.
Tambin se proporcionan el cdigo de la entrada (BCD, binario con complemento a
dos, etc.), el formato de los datos (paralelo o serie), tensiones de referencia, niveles de
tensin alto y bajo, tiempo de permanencia de datos, etc.

10.4.2 Caractersticas de salida

Interesan el nmero de canales (normalmente uno) y el tipo de seal (de tensin o de
corriente). El valor de la tensin o corriente dependen de la tensin de referencia.

10.4.3 Caractersticas de transferencia

Son las relativas a la exactitud y la velocidad. Las principales fuentes de error son las
derivas trmicas, la precisin con que se obtienen las resistencias integradas y las
tensiones y corrientes de polarizacin y de offset de los amplificadores operacionales.
Esto hace que el fabricante suministre errores de temperatura, ganancia y no linealidad.
La velocidad est limitada por el slew rate (velocidad mxima de cambio de la salida) y
el settling time (tiempo de asentamiento) de los amplificadores operacionales; suele
proporcionarse el tiempo de establecimiento de la salida.

10.5 Tipos de CDAs: resistencias ponderadas y escalera

En el apartado segundo hemos visto que los CDA de resistencias ponderadas son
adecuados para conversiones de pocos bits. Para resoluciones mayores de 8 bits los
valores hmicos integrados son complicados de obtener y las derivas trmicas difciles
de compensar. De ah que se empleen modelos de redes R-2R, tambin con un formato
paralelo. Estos poseen slo dos valores distintos de resistencias y pueden extenderse a
cuantos bits se quiera. La figura 5 muestra un circuito prototipo. Al igual que el modelo
de resistencias ponderadas, consta de una red de conmutadores, una referencia estable
de tensin y la red o escalera R-2R de precisin. La salida se conecta a un circuito
aislador que permite conectarlo sin carga a la siguiente etapa.

10 Conversin Digital/Analgica

JJGDR-UCA 7

Fig. 5. Red R-2R en escalera.

El anlisis de la escalera se realiza evaluando los equivalentes de Thvenin desde los
puntos sealados en la figura 5. Desde cualquiera de estos puntos la resistencia
equivalente resulta ser R. En efecto, por ejemplo, desde P
0
es trivial ver que el
equivalente paralelo es 2R//2R=R. Desde P1 hay que hacer algo ms pero tambin es
fcil ver que vale R. Lo vemos en la figura 6:


Fig. 6. Resistencias equivalentes.

Las tensiones equivalentes vistas desde los puntos son:

Hasta P
0
:
2
0 ref
equ
V S
V

=
Hasta P
1
:
ref
1 0
equ
V
2
S
4
S
V

+ =
Hasta P
2
:
ref
2 1 0
equ
V
2
S
4
S
8
S
V

+ + =
... ...
Hasta P
N-1
:
ref
1 - N
2 - N
2
1 - N
1
N
0
equ
V
2
S
2
S
2
S
2
S
V

+ + + + = ...

En efecto, desde P
0
se ve una resistencia 2R||2R, y desde P
1
queda una resistencia
equivalente de valor R. el resto de las cuentas se realiza con divisores de tensin.
Finalmente, la tensin de salida es:
R
R
2R
P
1
Vista desde P
0
2R//2R=R
V
ref
2R
...
MSB

S
N-2
S
0
2R
R
2R
S
1
R
2R
R
S
N-1
2R
...
...
P
0
P
1
P
2 P
N-1
V
o
LSB

P
N
Instrumentacin Electrnica. Juan Jos Gonzlez de la Rosa


8 JJGDR-UCA

=
=
1
0
2
N
i
i
i
N
ref
equ
S
2
V
V

Los CDA de resistencias ponderadas y en escalera se emplean en procesos de
conversin lineales. Con el sin de mejorar el rechazo a las interferencias en seales de
bajo nivel se emplean CDA logartmicos. Una aplicacin tpica de estos convertidores es
la transmisin de voz.
La mayora de los CDA comerciales incorporan retenedores de orden cero (ZOH;
Zero Order Hold). Esto significa que convierten la entrada binaria en su nivel analgico
y luego retienen el valor hasta que llega la siguiente muestra. El resultado es una seal en
forma de escalera. Se suele emplear un filtro reconstructor para suavizar la salida del
CDA.

10.6 Ejemplo de diseo

Se requiere un CDA con una resolucin mejor que 1 parte en 200 y una respuesta ms
veloz de 5 s. Un CDA de 8 bits satisface el primer requisito (resolucin de 1/256). Los
siguientes CDA comunes son de 8 bits y con tiempo de respuesta inferior al indicado:
AD 557, ZN 425E, ZN 426E y ZN 429. De entre ellos se toma como ejemplo el ZN
426E. Sus especificaciones y consejos prcticos ms importantes son:

Resolucin: 8 bits.
Tiempo de conversin o establecimiento: 2 s con 1/2LSB (todos los bits pasan
de un estado a otro simultneamente).
Alimentacin: 5 V a 9 mA como mximo.
Referencia interna de 2,5 V, que requiere resistencia de 390 entre la
alimentacin del circuito integrado y las patas 5 y 6, con el fin de mantenerla en
torno a este valor.
Requiere condensador de desacoplo entre las patillas 6 y 7.

La figura 7 muestra una conexin prctica del circuito integrado. La salida
analgica mxima es de 2,5 V. Adems, la resistencia de salida suele ser elevada (unos 10
k). Por ello, conviene emplear un amplificador con amplificadores operacionales que
asle elctricamente la salida y la aumente en funcin de la necesidad. El amplificador
operacional de este amplificador debe ser rpido, con el fin de satisfacer los 5 s de
conversin.

10 Conversin Digital/Analgica

JJGDR-UCA 9

Fig. 7. Diagrama prctico de conexiones del ZN 426.

Referencias

[1] R. Palls, Adquisicin y distribucin de seales, Marcombo, Boixareu editores,
1993.
[2] G.C. Loveday, Diseo de Hardware Electrnico, Ed. Paraninfo, Madrid, 1995.
[3] S. Wolf, y R.F.M. Smith, Gua para mediciones electrnicas y prcticas de
laboratorio, edicin ampliada y actualizada. prentice-hall hispanoamericana.
mxico, etc., 1992.
[4] Nacional Semiconductor, Specifying A/D and D/A converters. Application note
156.
[5] C. Marven and G. Ewers, A Simple Approach to Digital Signal Processing, Texas
Instruments, 1993.
[6] J.J.G. de la Rosa et al., Circuitos Electrnicos Aplicados. Simulacin con PSPICE.
Libro electrnico. Servicio de Publicaciones de la Universidad de Cdiz, 2000.
[7] H. Taub and D. Schilling, Digital integrated electronics, McGraw-Hill, New York,
1997.

Z
N
4
2
6

1

2

3

4

9

7

6
5

8

12

11

10

13

14

B
5
B
6
B
7
V
o
B
4
B
3
B
2
B
1
B
0 1 F

5 V

NC

3
9
0