Objetivos

 Tener una ganancia total de 50.

 Tener una ganancia de 5, 10 y 1 respectivamente en las etapas.

 Diseñar un amplificador de 3 etepas.

TEORIA

Amplificador Multietapa

Todos los circuitos integrados analógicos están compuestos de diversas

etapas acopladas normalmente en continua, cada una con una misión

específica.

La primera etapa (etapa de entrada) es la responsable de fijar la impedancia

de entrada, luego suele haber una etapa de ganancia (o varias) y una etapa
de salida fijando la impedancia de salida y suministrando la corriente a la

carga.

¿QUÉ SON?

Los amplificadores multietapa son circuitos electrónicos formados por

varios transistores (BJT o FET), que pueden ser acoplados en forma directa

o mediante capacitores.

Se llama amplificador multietapa a los circuitos o sistemas que tienen

múltiples transistores y además pueden ser conectadas entre sí para mejorar

sus respuestas tanto en ganancia, Zin, Zout o ancho de banda. Las

aplicaciones pueden ser tanto de cc como de ca.

BJT

El transistor de unión bipolar (del inglés bipolar junction transistor, o sus

siglas BJT) es un dispositivo electrónico de estado sólido consistente en

dos uniones PN muy cercanas entre sí, que permite aumentar la corriente y

disminuir el voltaje, además de controlar el paso de la corriente a través de

sus terminales. La denominación de bipolar se debe a que la conducción

tiene lugar gracias al desplazamiento de portadores de dos polaridades

(huecos positivos y electrones negativos), y son de gran utilidad en gran

número de aplicaciones; pero tienen ciertos inconvenientes, entre ellos su

impedancia de entrada bastante baja.

Los transistores bipolares son los transistores más conocidos y se usan

generalmente en electrónica analógica, aunque también en algunas

aplicaciones de electrónica digital, como la tecnología TTL o BiCMOS.

Un transistor de unión bipolar está formado por dos Uniones PN en un solo

cristal semiconductor, separados por una región muy estrecha. De esta

manera quedan formadas tres regiones:

 Emisor, que se diferencia de las otras dos por estar fuertemente

dopada, comportándose como un metal. Su nombre se debe a que

esta terminal funciona como emisor de portadores de carga.

 Base, la intermedia, muy estrecha, que separa el emisor del colector.

 Colector, de extensión mucho mayor.

JFET

Posee tres terminales, comúnmente llamados drenaje (D), puerta o

compuerta (G) y fuente (S)..

A diferencia del transistor de unión bipolar el JFET, al ser un dispositivo

controlado por un voltaje de entrada, no necesita de corriente de

polarización. La carga eléctrica fluye a través de un canal semiconductor

(de tipo N o P) que se halla entre el drenaje y la fuente. Aplicando una

tensión eléctrica inversa al terminal de puerta, el canal se "estrecha" de

modo que ofrece resistencia al paso de la corriente eléctrica. Un JFET

conduce entre los terminales D y S cuando la tensión entre los terminales G

y S (VGS) es igual a cero (región de saturación), pero cuando esta tensión

aumenta en módulo y con la polaridad adecuada, la resistencia entre los

terminales D y S crece, entrando así en la región óhmica, hasta

determinado límite cuando deja de conducir y entra en corte. La gráfica de

la tensión entre los terminales D y S (VDS) en el eje horizontal contra la

corriente del terminal D (ID o corriente de drenaje) es una curva

característica y propia de cada JFET.

CIRCUITO

Calculos

Avt=(Av1) (Av2) (Av3) = (5) (10) (1) =50

25 mV
r ' e 3=
30 mV

r ' e 3=0.83

Vcc−Vce
ℜ3 =
IC

12 V −5 V
ℜ3 = =233.3 Ω
30 mA

Ri3 =β ¿
Ri3 =110 ¿

Ri3 =11937.45369

Rc 2∨¿ Ri3
Av2 =
r ' e 2+ ℜ

Av 2 Ri3 r ' e+ Av 2 Ri 3 r ' e

−Rc2 = '
Ri 3+ Av 2 r e + Av 2 ℜ

Rc2 =3573.133401

Vcc−VCE 2
ℜ2 = −( Rc 2+ ℜ2)
Ic 2

12−6
ℜ2 = −( 3573.13+250 ) =2176.86599
1 mA

( β min )(ℜ2+ ℜ2)

R B=
10

(100)(2176.86+250)
R B= =2468.6
10

VB 2=VB+ IE (ℜ+ ℜ2)

VB 2=0.7 +1mA ( 2176.866599+250 ) =3.119

RB
R 3=
VB
1−
VCC

24268
R 3= =32790.90
3.119
1−
12

VCC
R4 =R B ( )
VB

12
R4 =24268 ( 3.119)=93368.3873

1
Ri2 = =12891.55433
1 1 1
+ +
32790.90 93368.3873 100 (275)
AV =−gm( Rd∨¿ Ri 2)

1
Rd=
gm 1
−
Av1 Ri

1
Rd= =756
7 ms 1
−
5 V 12891.55

VDD−VDS
Rs= −Rd
Id

12−6
Rs= −756=5243.81
1∗10−3

Vg=vgs+ Ids∗Rs

Vg=0.75+1 mA ( 5243.81 )=5.941

R1
VG=( )(VDD)
R 1+ R 2

Proponemos una R1 por enciam de 100Kohms

VDD∗R 1
−R 1+ =R 2
VG

R 2=152979.29

Resultados
Valores del generador de señales

Osciloscopio

Conclusión

Este amplificador de 3 etapas ocupa un FET y 2 BJT de configuración de

colector común y emisor común, en las primeras 2 etapas se consigue una
ganacia de voltaje grande y en la ultima etapa se cambia a emisor común
para ganar corriente y no voltaje.
Se utiliza la configuración para tener una ganacia nítida.