Unidad 4.

Parte III

1
 Entradas asíncronas (1)

• Para los flip-flops sincronizados por reloj que hemos estudiado, las
entradas S, R, J, K, y D se han asignado como entradas de control.
• A estas entradas también se les conoce como entradas síncronas, ya
que su efecto sobre la salida del flip-flop está sincronizado con la
entrada CLK.
• Como ya hemos visto, las entradas de control síncronas deben usarse
en conjunto con una señal de reloj para disparar el FF.

2
 Entradas asíncronas (2)

• La mayoría de los FFs sincronizados por reloj tienen también una o

mas entradas asíncronas que operan de manera independiente a las
entradas síncronas y a la entrada del reloj.
• Estás entradas asíncronas pueden usarse para establecer el FF al
estado 1 o borrar (RESET) el FF al estado 0 en cualquier momento, sin
importar las condiciones en las otras entradas.
• Dicho de otra forma, las entradas asíncronas son entradas
predominantes, las cuales pueden usarse para ignorar todas las
demás entrada y colocar al FF en un estado u otro.

3
 La fig. 5-31 muestra un flip-flop J-K con dos entradas asíncronas
designadas como PRESET y CLEAR, que son entradas activas en BAJO.
La tabla de funciones sintetiza la manera en que afectan a la salida del FF.

Fig. 5-31

4
 Análisis de casos

• PRESET=CLEAR=1. Las entradas asíncronas están inactivas y el FF es libre de

responder a las entradas J, K y CLK; en otras palabras, puede llevarse a cabo la
operación con sincronización por reloj.
• PRESET=0; CLEAR=1. La señal PRESET está activa y Q se establece en forma
inmediata en 1, sin importar qué condiciones estén presentes en las entradas
J, K, y CLK. La entrada CLK no puede afectar al FF mientras que PRESET=0.
• PRESET=1; CLEAR=0. La señal CLEAR se activa y Q se borra de inmediato para
quedar en 0, sin importar las condiciones en las entradas J, K, o CLK. La
entrada CLK no tiene efecto mientras que CLEAR=0.
• PRESET = CLEAR = 0. Esta condición no debe utilizarse, ya que produce una
respuesta ambigua.
5
 Notas sobre las entradas asíncronas (1).

• Es importante tener en cuenta que estas entradas asíncronas responden a

los niveles de corriente directa. Esto significa que si se mantiene un 0
constante en la entrada PRESET, el FF permanecerá en el estado Q = 1 sin
importar lo que ocurra en las otras entradas.
• De manera similar, un BAJO constante en la entrada CLEAR mantendrá al FF
en el estado Q = 0.
• Por lo tanto, las entradas asíncronas pueden utilizarse para mantener el FF
en un estado específico durante cualquier intervalo de tiempo deseado.
• No obstante, es más común utilizar las entradas asíncronas para establecer
o borrar el FF para que quede en el estado deseado, mediante la aplicación
de un pulso momentáneo.
6
 Notas sobre las entradas asíncronas (2)

• Muchos FFs sincronizados por reloj que están disponibles como CIs
tendrán ambas entradas asíncronas; otros solo tendrán la entrada
CLEAR.
• Algunos FFs tendrán entradas asíncronas que sean activas en ALTO, en
lugar de ser activas en BAJO.
• Para estos FFs, el símbolo del FF no tendrá una burbuja en las entradas
asíncronas.
• Aunque la mayoría de los FFs de CI tienen cuando menos una o más
entradas asíncronas, hay ciertas aplicaciones de circuitos en las que no
se utilizan. En tal caso se mantienen de forma permanente en su nivel
inactivo.
7
 Ejemplo 5-9

• La fig. 5-32 (a) muestra el símbolo para un FF J-K que

responde a una NGT en su entrada de reloj y que tiene
entradas asíncronas activas en BAJO. Las entradas asíncronas
están rotuladas como PRE y CLR. La burbuja en una entrada
significa que la entrada responde a una señal lógica BAJA.
• Las entradas J y K se muestran como entradas en ALTA para
este ejemplo.
• Determine la salida Q en respuesta a las forma de onda de
entrada mostradas en la fig. 5-32 (a). Asuma que Q es
inicialmente alta

8
Fig. 5-32. Formas de onda que muestran cómo responde un FF
sincronizado por reloj a sus entradas asíncronas.

9
 Consideraciones de sincronización de los Flip-Flops

• Los fabricantes de FFs en circuitos integrados especifican varios

parámetros de sincronización y características importantes que deben
considerarse antes de utilizar un FF en cualquier aplicación de circuitos,
como son:
• Tiempos de estabilización y retención.
• Tiempos de propagación.
• Frecuencia máxima de reloj, fMÁX .
• Tiempos de pulso de reloj en ALTO y en BAJO.
• Anchura de pulso activo asíncrono.
• Tiempos de transición de reloj.
10
 Problema potencial de tiempo en circuitos FF

• En muchos circuitos digitales, la salida de un FF se conecta ya sea

directamente o a través de compuertas lógicas a la entrada de otro FF,
y ambos FFs son disparados por la misma señal de reloj.
• Esto presenta un problema potencial de tiempos.
• En la fig. 5-37 un circuito FF con salida Q1 se conecta a la entrada J2 de
otro circuito FF y ambos se sincronizan por la misma señal en sus
entradas CLK.

11
Fig. 5-37. Q2 responderá en forma apropiada al nivel presente en Q1 antes
de la NGT de CLK, siempre y cuando el requerimiento de tiempo de
retención de Q2 (tH) sea menor que el tiempo de propagación de Q1

Regla para el análisis: La salida del FF

cambiará a un estado determinado por los
niveles lógicos presentes en sus entradas
de control síncronas justo antes de la
transición activa del reloj.

12
 Ejemplo 5-11. Determine la salida Q para el FF J-K disparado por flanco
negativo para las formas de onda de entrada que se muestran en la figura
5-38. Suponga que al principio tH = 0 y que Q = 0

13
 Fig. 5-39 (a) Muestra una situación en donde la señal de entrada A se genera a partir de un
interruptor sin rebotes controlado por un operador.
A cambia a ALTO cuando el operador activa el interruptor y cambia a BAJO cuando el operador libera
el interruptor.

La entrada A se utiliza para controlar el paso de la señal de reloj hacia la compuerta AND, de manera que
Aparezcan pulsos de reloj en la salida X solo durante el tiempo que A esté en ALTO.

14
 Fig. 5-40 Un FF D disparado por flanco se utiliza para
sincronizar la habilitación de la compuerta AND con las
NGT del reloj.

15
 Registro de desplazamiento

• Antes de describir la operación de transferencia de datos en serie,

debemos examinar primero el arreglo básico de un registro de
desplazamiento.
• Un registro de desplazamiento es un grupo de FFs arreglado de
manera que los números binarios almacenados en los FFs se
desplacen de un FF al siguiente durante cada uno de los pulsos de
reloj.
• Como ejemplo de la acción de los registros de desplazamiento; en
una calculadora electrónica los dígitos que se muestran en pantalla se
desplazan un lugar cada vez que se introduce un nuevo dígito.

16
Transferencia de datos en serie: Registros de
desplazamiento.

Fig. 5-45 Registro de desplazamiento de 4 bits

17
 Registro de desplazamiento de cuatro bits (I)

• En la fig. 5-45 (a) se muestra una manera de ordenar los flip-flops J-K
para que operen como un registro de desplazamiento de cuatro bits.
• Los FFs están conectados de manera que la salida de X3 se transfiera
hacia X2, X2 hacia X1, y X1 hacia X0.
• Lo cual significa que cuando ocurre la NGT de un pulso de
desplazamiento, cada FF toma el valor almacenado previamente en el
FF a su izquierda.
• El flip-flop X3 Toma un valor determinado por las condiciones
presentes en sus entradas J y K cuando ocurre la NGT.

18
 Registro de desplazamiento de cuatro bits (II)

• Asuma que las entradas J y K de X3 son alimentadas por las formas de onda de
DATA IN (DATOS ENT) mostradas en la fig. 5-45 (b).
• También se asume que todos los FFs están en el estado 0 antes de que se
apliquen los pulsos de desplazamiento.
• Las formas de onda en la fig. 5-45 (b) muestran como los datos de entrada
son desplazados de izquierda a derecha de un FF a otro FF cuando se aplican
los pulsos de desplazamiento.
• Cuando ocurre la primera NGT en T1, cada uno de los FFs X2, X1, y X0 tendrán
las condiciones presentes de J=0, K=1 debido al estado del FF a su izquierda.
• El flip-flop X3 tendrá J=1, K=0 debido a DATA IN (DATOS ENT).

19
 Registro de desplazamiento de cuatro bits (III)

• Por lo tanto, en T1, solamente X3 irá a ALTO, mientras que todos los otros FFs
se mantendrán en BAJO.
• Cuando ocurra la segunda NGT en T2, el flip-flop X3 tendrá J=0, K=1 porque
DATA IN (DATOS ENT) es 0.
• El flip-flop X2 tendrá J=1, K=0 debido al nivel ALTO actual en X3.
• Los flip-flops X1 y X0 tendrán todavía la condición J=0, K=1.
• Por lo tanto, en T2, solamente el FF X2 irá a ALTO, FF X3 irá a BAJO, Y LOS FFs X1
y X0 permanecerán BAJOS.
• Un razonamiento similar se puede usar para determinar los cambios en las
formas de onda en T3 y T4.
20
Transferencia en serie entre registros

21
 Transferencia en serie entre registros (I)

• La fig. 5-46 (a) muestra dos registros de desplazamiento de tres bits,

conectados de tal forma que el contenido del registro X se transferirá
en serie (se desplazará) hacia el registro Y.
• Se usan flip-flops D para cada registro de desplazamiento ya que se
requieren menos conexiones que con los flip-flops J-K.
• El último FF del registro X (X0), está conectado a la entrada D de Y2, el
primer FF del registro Y.
• Por lo tanto, a medida que se aplican los pulsos, la transferencia de
información se realiza como sigue: X2 X1 X0 Y2 Y1 Y0.

22
 Transferencia en serie entre registros (II)

• El flip-flop X2 llegará a un estado determinado por su entrada D.

• Por ahora, D se mantendrá BAJO, de manera que X2 irá a BAJO en el
primer pulso y se mantendrá ahí.
• Para ilustrar, se asume que antes de que cualquier pulso de
desplazamiento se aplique, los contenidos del registro X son 101
(X2=1, X1=0, X0=1) y el registro Y está en 000.
• Observe la tabla en la fig. 5-44 (b), la cual muestra como los estados
de cada flip-flop cambia cuando se aplican los pulsos de
desplazamiento.

23
 Transferencia en serie entre registros (III)

• Los siguientes puntos deberán ser observados:

1. En la NGT de cada pulso, cada flip-flop toma uno de los valores que
estaba almacenado en el FF sobre su izquierda antes de que
ocurriera el pulso.
2. Después de tres pulsos, el 1 que estaba inicialmente en X2 esta en
Y2, el 0 que inicialmente estaba en X1 esta en Y1, y el 1 que
inicialmente estaba en X0 esta en Y0.
3. En otras palabras, el 101 almacenado en el registro X ha sido ahora
desplazado al registro Y.

24
 Transferencia en serie entre registros (IV)

• El registro X esta en 000; ya que ha perdido sus datos originales.

• La transferencia completa de los tres bits de datos requiere tres
pulsos de desplazamiento.

• Ejemplo 5-13.- Asuma que el mismo contenido inicial de los registros

X y Y de la figura 5-46. se mantiene. ¿Cuál será el contenido de cada
flip-flop después de que ocurra el sexto pulso de desplazamiento?

25
Contador binario de tres bits

26
Diagrama de transición de estados

27
Transferencia de datos binarios desde un
microprocesador a un registro externo

28
Respuesta de un inversor estándar a una entrada
ruidosa y lenta

29
Respuesta del disparador de Schmitt a una entrada
ruidosa y lenta

30
Temporizador 555 utilizado como multivibrador astable

31