1

Prctica No. 5
Tema: Secuencia con FFs.
Laboratorio de Electrnica Digital
Pinguil Snchez Byron Vinicio bpinguils@est.ups.edu.ec
Abstract In our practice we have done a sequence using
latch which have as main characteristic this device has
memory so that with asynchrony configuration, at the
beginning all latch start with Q=0. We have a pulsing with
b0 its a reset and the circuit begin from the start.

La operacin lgica ser una suma entre ambas entradas (en

binario).

I. INTRODUCCIN

odos los circuitos digitales utilizan datos binarios

para funcionar correctamente, los circuitos estn
diseados para contar, sumar, separar, etc. los datos
segn nuestras necesidades, pero por el tipo de
funcionamiento de las compuertas digitales, los datos
presentes en las salidas de las mismas, cambian de acuerdo
con sus entradas, y no hay manera debitarlo, si las entradas
cambian, las salidas lo harn tambin, entonces Cmo
podemos hacer para mantener un dato o serie de datos en un
lugar hasta que los necesitemos?; la respuesta son
las memorias,
bsicamente
son sistemas que
pueden
almacenar uno o ms datos evitando que se pierdan, hasta que
nosotros lo consideremos necesario, es decir, pueden variar
su contenido a nuestra voluntad. El corazn de
una memoria son los Flip Flops, este circuito es una
combinacin de compuertas lgicas. A diferencia de las
caractersticas de las compuertas solas, si se unen de cierta
manera, estas pueden almacenar datos que podemos
manipular con reglas preestablecidas por el circuito mismo.
II. OBJETIVOS
Realizar las siguientes secuencias, utilizando FF-JK.
1.

Al momento de conectar la alimentacin, todos los

FF arrancan con Q=0. El pulsante b0 realiza un reset
a todos los FF en cualquier momento, debiendo
arrancar la secuencia desde el inicio.

2.

En el segundo proceso cumplir secuencia pero esta

vez con un desplazamiento de nmeros de forma
derecha y aleatoriamente es decir podemos
seleccionar de 0 al 9.
III. MARCO TERICO
Compuertas Lgicas

Compuerta OR

Fig.01. Smbolo y Tabla de verdad de la Compuerta OR.

Compuerta AND
Su operacin lgica es un producto entre ambas entradas
(en binario).

Fig.02. Smbolo y Tabla de verdad de la Compuerta AND.

Flip-Flop maestro-esclavo
Un flip flop maestro-esclavo se construye con dos FF, uno
sirve de maestro y otro de esclavo. Durante la subida del
pulso de reloj se habilita el maestro y se deshabilita el
esclavo. La informacin de entrada es transmitida hacia el FF
maestro. Cuando el pulso baja nuevamente a cero se
deshabilita el maestro lo cual evita que lo afecten las entradas
externas y se habilita el esclavo. Entonces el esclavo pasa al
el mismo estado del maestro. El comportamiento del flip-flop
maestro-esclavo que acaba de describirse hace que los
cambios de estado coincidan con la transicin del flanco
negativo del pulso.

Parmetros de los Flip-flops.

Adems de los parmetros caractersticos de la familia
lgica a que pertenecen, como son niveles lgicos, fan-out.,
tc. Cabe destacar una serie de parmetros, ms o menos
normalizados, relativos a la temporizacin de las diferentes
seales que intervienen en la conmutacin de los flip-flops.
De ellos cabe destacar los siguientes:
Fig.03. Flip flop J-K.

Flip-Flop disparado por flanco

Otro tipo de FF que sincroniza el cambio de estado durante
la transicin del pulso de reloj es el flip flop disparado por
flanco. Cuando la entrada de reloj excede un nivel de
umbral especifico ( threshold level), las entradas son
aseguradas y el FF no se ve afectado por cambios
adicionales en las entradas hasta tanto el pulso de reloj no
llegue a cero y se presente otro pulso.

Fig.04. Flip flop J-K, con disparo de flanco positivo.

Algunos FF cambian de estado en la subida del pulso de

reloj, y otros en el flanco de bajada. Los primeros se
denominaran Flip flop disparados por flanco positivo y los
segundos Flip flops disparados por flanco negativo. La
distincin entre unos y otros se indicar con la presencia o
ausencia de una negacin en la entrada de reloj como se
muestra en la figura.

Tiempo de establecimiento (SET UP TIME). Es

el tiempo anterior al flanco activo de toma de
datos durante el cual las entradas no deben
cambiar.
Tiempo de mantenimiento (HOLD TIME). Es
el tiempo posterior al flanco activo de toma de
datos durante el cual las entradas no deben
cambiar.
Frecuencia mxima de reloj. Es la frecuencia
mxima admisible de la seal de reloj que
garantiza el fabricante.
Duracin del tiempo alto de reloj. Es el tiempo
mnimo que debe durar la parte alta del impulso
de reloj.
Duracin del tiempo bajo de reloj. Es el tiempo
mnimo que debe durar la parte baja del impulso
de reloj.
Tiempo bajo de PRESET Y CLEAR. Es el
tiempo mnimo que debe activarse las entradas
asncronas para garantizar su funcionamiento.
Tiempo de retardo o propagacin. Es el tiempo
que transcurre desde el flanco activo del reloj que
produce la conmutacin y el momento en que sta
tiene lugar.

Flip Flop tipo J K: flip flop universal

El FF JK puede considerarse como el flip flop universal
puesto que puede configurarse para obtener los dems flipflops. En el cuadro a continuacin se muestra el
equivalente de cada uno de los tipos de flip flop en funcin
del J K.

Fig.06. Flip flop J-K, clases.

Fig.05. Flip flop J-K, pines y clases.

IV. PROCEDIMIENTO
1) Esquemas
Al momento de conectar la alimentacin, todos los FF
arrancan con Q=0. El pulsante b0 realiza un reset a todos los
FF en cualquier momento, debiendo arrancar la secuencia
desde el inicio.

a)

Lista de materiales y equipos

Materiales
Protoboard
Cable multipar
Resistencias
Capacitores
Integrados 74LS85
Integrados 74LS157
Integrados 74LS47
LM555

Materiales
Resistenci
as
Capacitor
es
74LS85
74LS157
74LS47
74LS11
74LS04
74LS08
74LS32
LM555
Display
7seg

Fig.10.Inicios en 0.

Fig.11. pulsado nmero5.

Cantidad
15

Precio($)
0.03

Total($)
0.45

04

0.15

0.60

05
06
03
01
01
01
01
02
03

0.55
0.10
0.90
0.40
0.40
0.40
0.40
0.55
0.40

4.40
1.00
2.70
0.40
0.40
0.40
0.40
1.10
1.20

Fig.12.pasamos el segundo nmero que es 9.

Fig.13. pasamos el tercer nmero que es 1..

Tabla.1. Costos de materiales.

b) Equipos
Fuente DC
Multmetro
Simulador
2) Simulaciones.
Para una mejor apreciacin del circuito completo se presentan
como anexos:
Simulaciones de las posibles condiciones en los nmeros de
ingreso:

Fig.14 reseteamos en cualquier momento e iniciara en 0.

Fig.15 secuencia de luces completa.

V.

CONCLUSIONS

At the end of practice we can conclude that the state of a

flip flop changes by a momentary change in its inputs
change is called shot .
The feedback between the combinational circuitry and the
memory element can produce instability , causing the FF
change several times during the duration of a clock pulse so
that the time interval from the application of the pulse until
the transition occurs output is a critical factor that requires
an analysis that goes beyond the requirements of this course.
VI. CONCLUSIONES Y RECOMENDACIONES

Al finalizar la prctica podemos concluir que el

estado de un flip flop cambia por un cambio
momentneo en sus entradas este cambio se
denomina disparo.
La
realimentacin
entre
la
circuitera
combinacional y el elemento de memoria puede
producir inestabilidad, haciendo que el FF cambie
varias veces durante la duracin de un pulso de
reloj por lo que el intervalo de tiempo desde la
aplicacin del pulso hasta que ocurre la transicin
de la salida es un factor crtico que requiere un
anlisis que va ms all de los requerimientos de
este curso.

REFERENCES
[1] R. J. Tocci and N. S. Widmer, Sistemas digitales: Principios y
aplicaciones. Pearson Educacin, 2003.
[2] J. G. Zuba, I. A. Martnez, and J. M. A. Usategui, Sistemas
digitales y tecnologa de computadores. Paraninfo, 2007
[3] M. M. Mano, Digital design. Prentice Hall, 2002.
[4] Fundamentos de Sistemas Digitales. T. L. FLOYD. (Prentice Hall,
2000). Caps. 1, 3 y 4.

ANEXOS
Simulaciones
Secuencia de luces

Secuencia de numeros