Antecedentes teóricos Introducción Conceptos Teóricos. 1.1. Contadores. 1.2. Circuitos síncronos y asíncronos. 1.3. Contadores síncronos (PARALELOS). 1.4.

Operación del circuito. 1.5. Ventajas de los contadores síncronos sobre los asíncronos. 1.6. Contadores asíncronos en CI. 1.7. Símbolo IEEF)ANSI para el contador 74293. 1.8. El Contador 74193 (LS193/HC193) 1.9. Mas acerca de la Notación de Dependencia de IEEE/ANSI* 1.1. Contadores Los contadores son circuito electrónicos digitales importantes. Son circuitos lógicos secuenciales porque la temporización es obviamente importante y porque necesitan una característica de memoria. Los contadores digitales tienen las siguientes características importantes: y Un número máximo de cuentas (Modulo del contador). y Cuenta ascendente o Descendente. y Operación síncrona o asíncrona. y Autónomos o de autodetención Como en otros circuitos secuenciales, los flip-flop se utilizan para construir contadores. Los contadores son muy útiles en los sistemas digitales; se pueden utilizar para contar eventos como, por ejemplo, número de pulso de reloj en un tiempo dado (medida de secuencia). Se pueden utilizar como divisores de frecuencia y para almacenar datos como, en un reloj digital; también se usan para direccionamiento secuencial y en algunos circuitos aritméticos.

debe utilizarse algún medio para controlar cuando un FF se dispare o permanezca inalterado por un pulso de reloj. El circuito se considera asincrónico si no emplea una señal de reloj periódica C para sincronizar cambios de estado interno. figura 1 Si comparamos la comparación del circuito para este contador síncrono con la de su contraparte asíncrono de la figura 2 veremos las diferencias. los cambios de estado ocurren como respuesta directa a los cambios de señal en las líneas de entradas primarias (Datos) y distintos elementos de memoria pueden cambiar de estado en instantes diferentes. 1. no todos lo FF cambian de estado simultáneamente en sincronía con los pulsos de entrada. Ya que los pulsos de entrada se aplican a todos los FF.Los circuitos secuenciales generalmente se dividen en dos categorías amplias: la de los síncronos y la de los asíncronos.2. Contadores síncronos (PARALELOS) El problema que se encuentra en los contadores de rizo es ocasionado por los retrasos acumulados en la propagación de los FF.La señal x aplicada a todas las entradas de reloj de todos sus flip-flop no se supone periódica y es una señal de datos más que una señal de control. Circuitos síncronos y asíncronos Un circuito lógico secuencial puede estar compuesto por compuertas y/o flip-flops interconectados en configuraciones quizás complejas que generalmente incluyen algún tipo de realimentación. Por consiguiente. Estas limitaciones pueden superarse con el uso de contadores síncronos o paralelos. dicho de otra manera.3. . 1. De acuerdo con esta definición se puede considerar al contador conocido como Johnson como un circuito asíncrono véase figura 1. en los que todos los FF se disparan en forma simultanea (en paralelo) por medio de los pulsos de reloj. Estos se logran utilizando las entradas J y K y se ilustra en la figura 1 para un contador MOD-16 de 4 bits.

El contador síncrono requiere de mas circuiteria que un contador asíncrono. Operación del circuito. tiene entradas J y K que están permanentes en el nivel alto.figura 2 y La entrada CLK de todos los FF están conectadas entre si de modo que la señal de entrada de reloj se aplica simultanemante a todos los FF. Solo el FF A. que es el LSB. y y 1. El principio básico de operación del contador síncrono es el siguiente: .4. Las entradas J y K de los demás FF son excitadas por alguna combinación en las salidas de los propios FF.

. Por ejemplo. la siguiente TPN tiene que cambiar a B hacia el estado 0. la siguiente TPN tiene que cambiar a D hacia el estado 1. La secuencia de conteo indica que el FF C tiene que cambiar de estado con cada TPN que ocurre cuando A = B = 1. para que J = K = 1 solo cuando A = 1. y así sucesivamente. la siguiente TPN tiene que cambiar el estado de C al estado de 1. la siguiente TPN tiene que cambiar a B hacia el estado 1. cuando el conteo es 0111. cuando el conteo es 0011. cuando el conteo es 0001. Por ejemplo cuando el conteo es 0011. Esta operación se logra conectando la salida A a las entradas J y K del FF B. Cuando el conteo es 0111. figura 3 Esta secuencia de conteo muestra que el FF A tiene que cambiar de estado con cada TPN. cuando el conteo es 1111. se observa que el FF D. Por esta razón sus entradas J y K permanecen siempre en alto para que el FF cambie de estado cada vez que se presenta una TPN en la señal de reloj. y así sucesivamente. A continuación examinaremos cada principio de los FF con la ayuda de la secuencia de conteo que aparece en la figura 3. La secuencia de conteo señala que el FF B tiene que cambiar de estado con cada TPN mientras A = 1. Esto se logra conectando la salida ABC a las entradas de FF D. Esta operación esta garantizada si se conecta la señal AB a las entradas J y K de FF. De manera similar. la siguiente TPN tiene que cambiar el estado de C a 0. la siguiente TPN cambiara a D hacia el estado 0.Las entradas J y K de los FF están conectadas de forma tal que solo aquellos FF que se suponen cambiaran de estado en una determinada TPN tendrá J = K =1 cuando se presente dicha TPN. tiene que cambiar de estado con cada TPN que ocurre mientras A=B=C=1.

todos los FF cambian de estado al mismo tiempo. el tiempo total de respuesta de un contador síncrono. La distribución de los FF es tal que el LSB se encuentra en el extremo izquierdo para satisfacer la convenci6n de que las señales de entrada al circuito aparezcan a la izquierda. si así lo desea. o usar Q0 en forma separada.1. Q2. Ambas entradas MR deben estar ALTAS para borrar el contador y ponerlo en 0000. En lugar de ello. En un contador paralelo. es igual al tiempo que le toma a uno de los FF cambiar de estado mas el tiempo necesario para que los nuevos niveles lógicos se propaguen a través de una sola compuerta AND y enlace las entradas J y K. pero debe ser fácil averiguar lo que significa. Uno de ellos es el TTL 74293 (74LS293. Parte de la nomenclatura es diferente de la que se ha empleado hasta este momento. y Q3 ya están conectados Como un contador de rizo de tres bits.). Las barras de inversión sobre estas entradas indican que se activan por una TPN. 1. tanto TTL como CMOS. Note los siguientes puntos: y El 74293 tiene cuatro flip-flops J-K Con salidas Q0' Ql' Q2 y Q3. Esto es: Retraso total =t pd del FF+ t pd de la compuerta AND Ese retraso total es el mismo sin importar cuantos FF estén en el contador y generalmente será mucho menor que el de un contador asíncrono con el mismo número de FF. etc. los retrasos de propagación de los FF no se suman para producir un retraso global. El flip-flop Qo no está conectado internamente a nada. Esto permite que el usuario opte por Conectar Q0 a Ql para formar un contador de cuatro bits.ría en un libro de datos TTL del fabricante. . Existen varios contadores asíncronos en CI.6. De este modo. Por supuesto que el contador síncrono tiene una circuiteria más compleja que el contador asíncrono. con la figura 1. para que la disposición de los FF sea la misma que el orden de los bits en la cuenta binaria. y Cada FF tiene una entrada CP (Pulso de reloj). Se puede tener acceso externo a las entradas de reloj para Q0 y Q1 marcadas Como CPo y CP1. es decir. y Cada FF tiene una entrada asíncrona BORRAR. Contadores asíncronos en CI. Éstas se encuentran conectadas entre sí a la salida de una Compuerta NAND de dos entradas MR1 y MR2. donde Qo Corresponde al LSB y Q4 al MSB. a diferencia de los contadores asíncronos. Ventajas de los contadores síncronos sobre los asíncronos. y Los flip-flops Ql. que es sólo otro nombre para la entrada CLK. donde MR denota reiniciaci6n maestra. Hemos dibujado loS contadores Con LSB a la derecha. CD. La figura 4 muestra el diagrama 16gico para el 74293 como aparece.5. respectivamente. todos están sincronizados por las TPN de los pulsos de la señal del reloj.

Recuerde que en el capítulo 5 mencionamos que el bloque de control común se emplea cada vez que un CI tiene una o más entradas . El símbolo contiene tres bloques distintos. el lector comprenderá la forma en que está diseñada la nueva simbología IEEE/ ANSI para explicarnos la operación de un CI. A medida que los describimos. El bloque de la parte superior (con las ranuras) es el bloque común de control. Símbolo IEEE-ANSI para el contador 74293 La figura 5 muestra el símbolo IEEE/ ANSI para el 74293. Este símbolo contiene varios aspectos nuevos del estándar IEEE/ ANSI.figura 4 1. La notación "CTR" define este circuito integrado como un contador.7.

prefijable asíncrono y reiniciaci6n maestra asíncrona. es un solo FF. EL CONTADOR 74193 (LS193/HC193)(Ascendente / descendente) La figura 6 muestra el símbolo l6gico y la descripci6n de entrada y salida del contador 74193. el cual.comunes para más de uno de los circuitos contenidos sobre el CI. la que está indicada por la notación "&".8. observemos la función de cada entrada y salida. Esto indica que MR1 y MR2 deben encontrarse al mismo tiempo en estado activo para restablecer el contador. claro está. Estas entradas MR1 y MR2 se muestran como entradas activas en ALTO combinadas internamente utilizando la operación AND. La notación "CT -O" indica que la acción de las entradas MR es hacer que la cuenta de salida sea igual a cero. figura 6 . Este contador puede describirse como un contador ascendente / descendente prefijable MOD-16 con conteo síncrono. las entradas MR1 y MR2 son comunes a todos los FF del contador . Para e174293. El bloque de en medio está marcado con la etiqueta "DIV2" para señalar que éste es un contador MOD-2. DIV2 significa que el contador dividirá la figura 5 1.

Los FF del contador pueden prestablecerse en los niveles 1ogicos presentes en las entradas paralelas de datos P3 hasta P0 pulsando momentáneamente la entrada de carga paralela PL de AL TO a BAJO. Cuando se apliquen los pulsos a esta entrada.Entradas de reloj CPU y CPD. En la siguiente TPP de CP u' el conteo pasa a 1111. pero TCu no pasa a BAJO sino hasta que CPu retorna BAJO. entonces se recicla a 1111 y vuelve a comenzar. Se genera como se muestra en la figura 7 (b). Salidas del conteo. ocasiona que TCD regrese a AL TO . MR es un reiniciador de cd (corriente directa). Esta es una entrada asíncrona activa en AL TO que reinicia al contador en el estado 0000. se usará una entrada de reloj para contar en tanto que la otra esté inactiva (se conserve en AL TO). TCD es la salida del conteo descendente final (también llamado préstamo). Salidas finales del conteo. y se puede alimentar para cronometrar un segundo contador ascendente 74193 a su siguiente conteo superior. También elimina todas las otras entradas. . El conteo regular siempre está presente en las salidas Q3 hasta Qo de los FF. Reiniciación maestra (MR). De este modo. PL no tendrá efecto si la entrada MR se encuentra en su estado activo en ALTO. donde Q0 es el LSB y Q3 el MSB. En el modo de conteo descendente. TCu permanecerá en AL TO cuando el contador cuente hacia arriba de 0000 a 1110. Esta TPP en TCu ocurre cuando el contador se recicla de 1111 a 0000. Así. La siguiente TPP en CPu recicla el contador a 0000 y también ocasiona que TCu retorne a ALTO. Se genera el chip 74193 utilizando la 1ogica que se muestra en la figura 7 (a). el contador decrementará (contará hacia abajo) en cada TPP hasta llegar a un conteo mínimo de 0000. Cuando la siguiente TPP en CPD recicla el contador a 1111. No obstante. Cuando se apliquen los pulsos a esta entrada. TCu será BAJO solo cuando el contador se encuentre en el estado 1111 y Cpu sea BAJO. El contador responderá a las TPP en una de las dos entradas de reloj. Estas salidas se utilizan cuando dos o más unidades del 74193 se conectan como contador con etapas múltiples para producir un número MOD mayor.Esta TPP en TC D se puede usar para cronometrar un segundo contador descendente 74193 en su siguiente conteo inferior. la salida TCD del contador de orden inferior se conecta a la entrada CPD del siguiente contador de orden superior. TCu es el conteo ascendente final (también llamado acarreo). Evidentemente. Entradas prefijables. CPD es la entrada de reloj de conteo descendente. Normalmente es ALTO y no pasa a BAJO sino hasta que el contador haya contado hacia abajo hasta el estado 0000 y CPD sea BAJO. En el modo de conteo ascendente. el contador se incrementará (contará hacia arriba) en cada TPP hasta llegar a un conteo máximo de 1111 j entonces se recicla a 0000 y vuelve a comenzar. Este es un prestablecimiento asíncrono que elimina la operaci6n de conteo. la salida TCu del contador de orden inferior se conecta a la entrada CPu del siguiente contador de orden superior. CP u es la entrada de reloj de conteo ascendente. de manera que mantendrá al contador en 0000 en tanto que MR =1.

y de hecho. cuando opera normalmente. es un contador (CTR) con 16 estados (es decir. figura 8 Desarrollo Materiales . un contador que divide entre 16). que es una parte importante de la nueva simbología IEEE/ ANSI.figura 7 1. Algunas de las notaciones empleadas en la figura 8 deben ser familiares. L e entrada MR al bloque de control común tiene la notación CT = 0 para señalar que el contador será reiniciado cuando MR sea ALTO. El símbolo delineado está dividido en un bloque común de control que afecta a todos los FF y cuatro rectángulos pequeños que representan cada FF.9. varían de un fabricante de CI a otro. debemos mencionar que el estándar IEEE/ ANSI solo especifica las etiquetas que se encuentran dentro de los rectángulos. Los nombres o etiquetas que se encuentran fuera de los contornos no son estándar. Cada tipo de CI que examinamos de esta forma. La etiqueta CTR DIV16 indica que este dispositivo. denota su peso relativo en el contador. permitirá al lector comprender mejor la nueva simbología y le ayudará a prepararse para que en el futuro haga uso de ella. Una vez más. examinando el símbolo IEEE/ ANSI para el CI 74193 que se muestra en la figura 8. El número entre corchetes que se encuentra dentro de cada rectángulo. Mas acerca de la notación de dependencia de IEEE/ANSI* Se puede aprender más sobre la notaci6n de dependencia.

y y y y y Software workbench ó Circuitmaket 1 C. Circuito propuesto Para esta practica se utilizara 1 circuitos contador asíncrono en donde se utilizaran un tipo de integrados en el que en la salida del circuito se comprobara la tabla de verdad de este que se menciona anteriormente Desarrollo de la práctica Para esta practica se realizara primero una simulación del circuito anterior en el software workbench para así comprobar el comportamiento del contador ascendente asíncrono. . 74293 (contador).I. Fuente de voltaje de 5v CD. 4 leds. también se armara este circuito en una tarjeta de experimentación donde se experimentara para así obtener los resultados de la tabla de verdad.

Así como que la resistencia que se utilice no sea demasiada grande sino el led no prendera. . Conclusiones A través de esta practica comprobamos que nuestros resultados obtenidos en el circuito propuesto contador ascendente asíncrono son los mismos que en las tablas de verdad.Resultados A continuación mostraremos una tabla donde se muestran los resultados obtenidos del circuito propuesto. También es importante tener un diagrama de cada circuito para poder saber la forma que en el que se conectaran estas compuertas.