“Año del Fortalecimiento de la Soberanía Nacional”

PROGRAMA DE ESTUDIOS:
_______________MECATRONICA INDUSTRIAL ___________________

UNIDAD DIDACTICA:
_____ELECTRONICA_____
PERIODO:
________________________
DOCENTE: Eduardo Enrique Rojas Valenzuela

NOMBRES Y APELLIDOS: Alfonso Lavalle Barrios Rodríguez

Arequipa – Perú
2022
 TAREA DE ELECTRONICA V ERV
1.- Contadores asíncronos
Formado en principio por Flip-Flops y lógica combinatoria adicional. Se llaman así ya
que la señal externa de reloj en general se conecta a la entrada de un solo Flip-flop y se
propaga luego internamente. La ventaja es su sencillez. Su principal desventaja es su
limitada velocidad de respuesta que depende fuertemente de la cantidad de bits que
maneje.
Un contador asíncrono es un circuito secuencial en el que los flip flops (FF) del
contador no cambian de estado al mismo tiempo, dado que no comparten el mismo
impulso de reloj.
El pulso de reloj se aplica solo al primer FF
La salida Q o Q’ del FF 1 se aplica a la entrada de reloj del FF 2, la del FF 2 a la entrada
de reloj del FF 3 y así sucesivamente:

CONTADOR ASINCRONICO BINARIO PROGRESIVO

Dado que la señal de reloj de cada FF se obtiene de la salida del FF anterior existe una
cadena de retardos en las respuestas. El primer FF es que reacciona mas rápido al
cambio del CLK y así sucesivamente por lo que el último FF es el que define la
velocidad de respuesta del contador.
A mayor número de bits, mayor retardo. Los peores casos son para los conteos en
donde cambia el FF mas significativo (el último). Existen los denominados códigos
inválidos que son valores en las salidas que están todavía en transición. Por ejemplo en
el pasaje de conteo de 3 a 4 y de 7 a 8, Q2 cambia y se generan las respuestas más
lentas (3 retardos de FF).
CONTADOR BINARIO ASCENDENTE TIPO RIPPLE
En la figura se muestra un contador asincrono de 2 bits.
Está constituido con dos flip flop  J K con ambas entradas conectadas a 1, por lo que
cambiarán de estado en el flanco de bajada de su entrada de reloj. El reloj externo se
conecta solamente a la entrada de reloj del primer flip flop (FF0).  Este cambiará de
estado en cada flanco de bajada del reloj. El siguiente flip flop(FF1), tiene como
entrada de reloj la salida de FF0 por lo que cambiará de estado cada vez que la salida
Q0 cambie de 1 a 0.
Debido a que cada flip flop responde con cierto retardo, los flip flop no son disparados
simultáneamente, por lo que operan de forma asincrona.  De hecho, la salida Q0 se
producirá un tiempo después de que baje el reloj, y como esta es la entrada de reloj de
FF1, la salida Q1 se producirá un tiempo después de que Q0 cambie de 1 a 0. De esta
forma el retardo se irá propagando a medida que se vayan agregando flip flops, como
las olas en el agua, de aquí que estos contadores se denominan tipo "ripple"
Note que por simplicidad, en el diagrama de tiempo no se toma en cuenta este
retardo, y se muestra como si las transiciones ocurrieran simultáneamente.
Usualmente todas las entrada de CELAR se conectan juntas, de manera que un pulso
pueda poner todos los FF en cero antes de comenzar la cuenta.
Como se mostró anteriormente este contador de 2 bit tipo ripple pasa por  4 estados
diferentes, dependiendo del valor de la cuenta (00,01,10,11). De igual forma, un
contador con n flip flops, pasará por 2n estados diferentes. El numero de estados
diferentes por lo que pasa un contador se denomina modulo. El contador de 2 bits se
denomina entonces contador modulo 4.
Un contador mod-n (modulo n) puede denominarse también contador divisor por n
(divide-by-n counter) . Esto porqué el FF correspondiente al bit mas significativo ( el
mas lejos desde el que está conectado al pulso de reloj original)  produce un pulso de
reloj por cada n pulsos del reloj de entrada del FF correspondiente al bit menos
significativo ( el FF disparado por el reloj principal)
El contador mod-4 analizado anteriormente puede llamarse también contador divisor
por 4 (divide-by-4 counter).

El siguiente es un contador asincrono de 3 bits. Trabaja exactamente como el de dos

bits, solo que ahora, debido al tercer FF se contarán 8 estados. 

CONTADOR ASINCRONO DE NUMERO BINARIO ARBITRARIO PROGRESIVO

Los contadores binarios tienen desborde en 2 n por lo que pueden contar sólo hasta 2
n – 1.
En el ejemplo tenemos N = 3 donde podemos contar de 0 a 7. Para poder contar hasta
un número diferente menor a 7 se puede emplear FF tipo “T” (ó “JK” con las entradas
en “1”) que tengan la posibilidad de reset asincrónico.

Con lógica combinatoria apropiada se puede hacer que al llegar al conteo deseado, la
misma genere una señal que actúe sobre todos los FFs y de este modo los “resetee”
(ponga a “0”) volviendo a empezar el ciclo de conteo nuevamente.
CONTADOR ASINCRONO BINARIO REGRESIVO:
Se emplea el mismo circuito del progresivo con la diferencia que se deben conectar
cada salida /Q a la entrada de reloj del FF siguiente mientras que el conteo se sigue
tomando de las salidas Q.

CONTADOR ASCENDENTE BCD ASINCRONO

Los contadores analizados anteriormente cuentan 2n estados diferentes, donde n es el
numero de FF. Realmente con n flip flop se puede tener en la secuencia HASTA
2n estados diferentes, por lo que podríamos contar un menor numero de estados y
tendríamos una secuencia truncada. Esto se hace forzando a reciclar los FF antes de
que pase por todos sus estados normales. Un ejemplo común se tiene con un contador
de década. Si quisiéramos realizar un contador modulo 10 (de 0 a 9) se necesitarían 4
flip flops. Con 4 FF de la forma indicada anteriormente podríamos contar hasta 16
estados diferentes (de 0 a 15), por lo que al llegar a 9 si queremos volver a 0 lo que
hacemos es poner en cero todos los FF utilizando las entradas de CLEAR. Para hacer
esto necesitamos decodificar el estado de numeración siguiente al mas alto con un
circuito combinatorio adicional que haga que los FF, en lugar de mostrar un 10 (1010)
muestren un cero (0000) haciendo un CLEAR en todos los FF. Esto se hace con la
compuerta NAND que se muestra en el circuito. Se utiliza una compuerta NAND
porque la entrada de CLEAR está negada. Esto quiere decir que los FF se resetean con
un cero.
El siguiente es un contador de década, contador de 0 a 9 o contador BCD:

CONTADORES ASINCRONOS TRUNCADOS

Los contadores truncados son aquellos que no cuentan hasta el módulo máximo
(M=2n).
Para implementarlos se “detecta” el máximo valor deseado (si fuese ascendente) y
después se “resetea” el contador activando las entradas clear (ascendente) o preset
(descendente)
Si el contador fuese descendente, se “detecta” el mínimo valor deseado y después se
pone a su valor máximo activando las entradas asíncronas
2.- Contadores síncronos

Los contadores sincrónicos (salvo algunas pocas excepciones) se caracterizan por

emplear FFs para su diseño, donde las entradas de reloj de cada uno están conectadas
a una única fuente de reloj externa. De esta manera se garantiza que todos los
elementos de memoria involucrados actúen simultáneamente lo que predispone al
circuito a un mejor comportamiento en lo que a cadena de retardo se refiere. La gran
ventaja de esta estructura es la de poder obtener mayor velocidad que con los
asincrónicos ya que se elimina la cadena de retardos como en ese caso.
Tipos de contadores mas conocidos:
Basados en arreglos de FFs y compuertas (Binario, BCD).
Basados en registros de desplazamiento (Johnson, anillo).
A diferencia de los contadores asíncronos, en los contadores síncronos todos los
biestables cambian de estado simultáneamente (ya que todos tiene misma señal de
reloj).
Solo el flip-flop A, el LSB, tiene sus entradas J y K permanentemente en el nivel ALTO.
Las entradas J, K de los otros FF están controladas por una combinación de salidas de
FF.
El diseño de contadores síncronos es un caso particular de diseño de circuitos
secuenciales, por ello es aplicable la metodología estudiada en el tema 4 acerca del
diseño de C.S.
En síntesis, el método consiste en obtener la tabla de transición y a partir de ella
deducir las ecuaciones de estado o excitación
Los contadores síncronos, al igual que los asíncronos, admiten estructuras que se
pueden generalizar
En la imagen se muestra el esquema interno de un contador síncrono. Los bloques
lógicos que aparecen en la imagen son puertas lógicas básicas (AND, OR, NOT…) cuyas
entradas son las salidas de los biestables, o sea, el estado del contador en cada
momento.

Contador síncrono de 4 bits.

Para diseñar un contador síncrono se deben seguir los siguientes pasos: 1. Dibujar la
tabla de transiciones donde se refleje el cambio de estado de los biestables al llegar la
señal de reloj. Por ejemplo:
En un contador BCD, después del 0001 vendrá el 0010, después del 0111 el 1000,
después del 1001 el 0000, etc.
2. Decidir el tipo de biestable que usaremos para implementar el contador. Se puede
hacer con cualquiera de los existentes: RS, JK, T o D.
3. A partir de la tabla de excitación del biestable elegido, completar la tabla con las
entradas de los biestables para cada una de las transiciones del contador.
4. Obtener y simplificar las funciones.
5. Implementar el contador.
DISEÑO DE UN CONTADOR BINARIO PROGRESIVO DE 3 BITS

Inspeccionando la tabla de verdad de este contador se puede observar que existe una
forma particular en que cambian las salidas. Q0 pasa de 0 a 1 en forma contínua
incluso luego de un desborde en cada ciclo de clk. Q1 hace lo mismo pero cada 2 ciclos.
Q2 cada 4 ciclos de reloj. Podemos pensar entonces en usar 3 FFs, uno para cada salida
(FF0, FF1 y FF2). Para generar la salida Q0 podemos simplemente utilizar un FF0 tipo T
con “T=1” ó un JK con ambas entradas a “1”.
Generar la señal de Q1 con otro FF “T” requiere que en la entrada de FF1 haya en
forma periódica cada 2 ciclos de reloj un “1” cosa que se puede lograr si se observa la
salida de Q0.
Q1 entonces se puede obtener entrando en “T” del FF1 con la señal de Q0. Q2
requiere un cambio de estado cada 4 ciclos de reloj. Inspeccionando nuevamente la
tabla esto se puede lograr cada vez que Q1 y Q0 sean “1”. El circuito queda entonces
de la siguiente manera:

CALCULO DE LA VELOCIDAD DE RESPUESTA:

Sin importar el número de bits que tenga el contador binario anterior podemos
calcular la velocidad de respuesta en forma similar a lo hecho con el ejemplo del
diseño del FF “JK” basado en un MUX y un FF tipo “D” visto en la clase de Flip-Flops.
Analizando la figura del contador anterior se puede observar que todas las salidas de
los FFs cambian en el mismo instante. Esto genera en el FF siguiente que su entrada
estará estable recién después de un dado tiempo de retardo en que reaccione la
compuerta AND precedente (salvo el FF0 y FF1 que no tienen compuerta).
Por lo tanto la velocidad de respuesta está definida por la suma de los retardos:
tpd(CLK Q) + tpd(AND) + t(set-up) ya que antes del próximo flanco de reloj que venga,
la entrada de cada FF debe estar estable y esto implica que debe ocurrir un t(set-up)
previo a dicho Flanco de CLK.
CONTADOR SINCRONO DE 2 BITS:
El funcionamiento de este contador síncrono es el siguiente: en primer lugar, se
supone que el contador se encuentra inicialmente en el estado binario 0; es decir, los
dos flip-flops se encuentran en estado RESET.

Cuando se aplica el flanco positivo del primer impulso de reloj, FF0 bascula, por lo que
Q0 se pone a nivel ALTO. ¿Qué le ocurre a FF1 en el flanco positivo de CLK1? Para
averiguarlo, vamos a fijarnos en las condiciones de entrada de FF1. Las entradas J1 y
K1 están ambas a nivel BAJO, ya que están conectadas a Q0 , y ésta todavía no se ha
puesto a nivel ALTO. Recuerde que existe un retardo de propagación desde el flanco
de disparo del impulso de reloj hasta que, realmente, se realiza la transición en la
salida Q. Por tanto, J = 0 y K = 0 cuando se aplica el flanco anterior del primer impulso
de reloj.
CONTADOR SINCRONO DE 3 BITS:

En primer lugar, vamos a fijarnos en Q0 . Observe que, Q0 cambia en cada impulso de

reloj a medida que el contador avanza desde su estado original hasta su estado final,
para luego iniciar un nuevo ciclo a partir del estado original. Para conseguir este
funcionamiento, FF0 tiene que mantenerse en modo de basculación, aplicando
constantemente niveles altos en sus entradas J0 y K0 . Téngase en cuenta que Q1 pasa
al estado contrario cada vez que Q0 está a 1.
Este cambio se produce en CLK2, CLK4, CLK6 y CLK8. El impulso CLK8 hace que el
contador inicie un nuevo ciclo. Para conseguir este modo de operación, se conecta Q0
a las entradas J1 y K1 de FF1. Cuando Q0 está a 1 y se produce un impulso de reloj, FF1
se encuentra en modo de basculación y, por tanto, cambia de estado. El resto de las
veces, cuando Q0 es 0, FF1 está en modo no cambio, quedando en su estado actual.
CONTADOR SINCRONO DE 4 BITS
Este contador particular se implementa con flip-flops disparados por flanco negativo.
El razonamiento para controlar las entradas J y K de los tres primeros flip-flops es el
mismo que el del contador de 3 bits, previamente estudiado. La cuarta etapa, FF3,
varía sólo dos veces en la secuencia. Observe que estas dos transiciones ocurren justo
cuando Q0 , Q1 y Q2 están a nivel ALTO. Esta condición se decodifica mediante la puer
ta AND G2 de forma que, cuando se produce un impulso de reloj, FF3 cambia de
estado. En los demás casos, las entradas J3 y K3 de FF3 están a nivel BAJO y se produce
la condición de no cambio.
CONTADOR SINCRONO TRUNCADO
En general para lograr truncar una cuenta en un contador síncrono se utilizarán las
mismas técnicas que en los contadores asíncronos: Θ Actuando sobre las entradas de
“Preset” y “Clear” de cada biestable Θ Agregando “entradas de carga asíncronas” al
contador.
La cuenta se trunca instantes después de tomar el valor 12 (Q2=Q3=1), por lo que este
estado no llega a establecerse.