UPEMOR

ITI

SEMESTRE O CUATRIMESTRE:Segundo

ACTIVIDAD: AC24 Arbitraje y rendimiento de bus

NOMBRE DEL ESTUDIANTE:Ferrara Rodriguez Jose Emiliano

MATRÍCULA: FRJO230652

GRUPO: 2.-E

DOCENTE: Solano Garcia Enrique

4 DE ABRIL DEL 2024

 TABLA DE CONTENIDO
INTRODUCCIÓN.................................................................................................................................................
DESARROLLO DE LA ACTIVIDAD...................................................................................................................
Si múltiples dispositivos están habilitados para dominar el bus, tiene que haber un
sistema de arbitraje para evitar que múltiples dispositivos intenten manejar el bus
de manera...........................................................................................................................................................
simultánea..........................................................................................................................................................
Estructura de un bus:........................................................................................................................................
¿Cuales son?.....................................................................................................................................................
Asíncronos.........................................................................................................................................................
CONCLUSIONES................................................................................................................................................
REFERENCIAS BIBLIOGRÁFICAS...................................................................................................................

2
 INTRODUCCIÓN
El arbitraje de bus es crucial en sistemas donde múltiples dispositivos compiten por el
acceso al bus para transferir datos. Se emplean varios enfoques para gestionar este
proceso. Uno de ellos es el arbitraje basado en prioridad fija, donde cada dispositivo tiene
una prioridad predefinida. Otra opción es el arbitraje basado en rotación, asignando el
acceso en un orden secuencial. El arbitraje basado en la demanda permite que los
dispositivos soliciten acceso cuando lo necesiten. Por otro lado, el arbitraje basado en
tokens utiliza un token especial que circula entre los dispositivos. Finalmente, el arbitraje
basado en detección de colisiones permite intentos de acceso en cualquier momento,
resolviendo colisiones si ocurren. Cada enfoque tiene sus ventajas y desventajas, y la
elección depende de la complejidad del sistema, los requisitos de rendimiento y otros
factores específicos del diseño.

3
 DESARROLLO DE LA ACTIVIDAD

Si múltiples dispositivos están habilitados para dominar el bus, tiene que haber un sistema
de arbitraje para evitar que múltiples dispositivos intenten manejar el bus de manera
simultánea.

Estructura de un bus:

Un bus es un medio compartido de comunicación constituido por un conjunto de líneas

que conecta las diferentes unidades de un computador. La principal función de un bus
será, pues, servir de soporte para la realización de transferencias de información entre
dichas unidades. La unidad que inicia y controla la transferencia se conoce como master
del bus para dicha transferencia, y la unidad sobre la que se realiza la transferencia se
conoce como llave. Los papeles de máster y clave son dinámicos, de manera que una
misma unidad puede realizar ambas funciones en transferencias diferentes. Por ejemplo,
una unidad de DMA hace un deslave en la inicialización que realiza el master, la CPU, para
una operación de E/S. Sin embargo, cuando comienza la operación, la unidad de DMA
juega el papel de máster frente a la memoria, que en esta ocasión hace un deslave.

¿Cuales son?

Arbitraje basado en prioridad: Los dispositivos tienen asignadas prioridades

predefinidas y el acceso al bus se otorga en función de estas prioridades. Los dispositivos
de mayor prioridad tienen acceso preferencial al bus.

Arbitraje basado en rotación: Se asigna el acceso al bus a los dispositivos en un

orden predefinido o rotativo. Cada dispositivo obtiene acceso al bus de manera
secuencial, lo que garantiza una distribución equitativa del tiempo de acceso.

4
Arbitraje basado en la demanda: Los dispositivos solicitan acceso al bus solo cuando
tienen datos para transferir. Un controlador de arbitraje gestiona estas solicitudes y otorga
acceso según algún criterio, como el orden de llegada o la prioridad.

Arbitraje basado en tokens: Se utiliza un token especial que se pasa entre los
dispositivos conectados al bus. Solo el dispositivo que posee el token puede acceder al
bus en un momento dado. Después de la transferencia de datos, el token se pasa al
siguiente dispositivo en la secuencia.

Arbitraje basado en detección de colisiones: Los dispositivos intentan acceder al

bus en cualquier momento. Si dos o más dispositivos intentan acceder simultáneamente,
se detecta una colisión y se resuelve según un algoritmo específico.

Asíncronos
Los buses asíncronos utilizan un protocolo tipo handshaking para comunicarse el máster
con la llave. En el siguiente diagrama se presenta el diálogo de señales que tiene lugar
durante una transacción de lectura de memoria por parte de la CPU utilizando un
protocolo asíncrono (handshaking) sobre un bus que multiplexa las direcciones y los datos
sobre las mismas líneas (datos/dirección).

1) La CPU activa la señal de lectura al tiempo que coloca la dirección de la posición a leer
en las líneas datos/dirección.

2) La Memoria detecta la activación de lectura, lee la dirección que hay en datos/dirección

y activa la señal de reconocimiento para indicar que ha detectado la orden de lectura.

3) la CPU detecta la activación de reconocimiento y en respuesta desactiva la señal de

lectura y libera las líneas de datos/dirección.

4) La memoria detecta que se ha desactivado la señal de lectura y desactiva la señal de

reconocimiento para dar por terminada la orden de lectura.

5
5) Cuando la memoria ha accedido al dato y lo tiene preparado lo pone en datos/dirección
y activa la señal de dato disponible.

6) La CPU detecta que dato disponible está activo y procede a leer los datos del bus y
activar seguidamente la línea de reconocimiento para indicar que ya dispone del dato.
7) La memoria al detectar la señal de reconocimiento desactiva el dato disponible y libera
las líneas de datos/dirección.

8) Finalmente, la CPU al detectar que se desactiva el dato disponible, desactiva, a su vez,

la señal de reconocimiento, indicando que la transmisión ha finalizado.

6
 CONCLUSIONES

En conclusión, el arbitraje de bus es un elemento esencial en sistemas informáticos y de

comunicación donde múltiples dispositivos compiten por el acceso a un bus compartido.
Los diferentes enfoques para implementar el arbitraje de bus ofrecen opciones variadas
para gestionar este acceso de manera eficiente y equitativa. Desde el arbitraje basado en
prioridad hasta el arbitraje basado en detección de colisiones, cada método tiene sus
propias ventajas y desventajas, que deben considerarse según los requisitos específicos
del sistema. La elección del enfoque adecuado dependerá de factores como la
complejidad del sistema, el rendimiento esperado y la justicia en la distribución del acceso
al bus. En última instancia, una implementación eficaz del arbitraje de bus es fundamental
para garantizar un funcionamiento fluido y sin problemas en entornos donde múltiples
dispositivos necesitan comunicarse a través de un bus compartido.

7
 REFERENCIAS BIBLIOGRÁFICAS

Rivero, F. (2014). SimCo: un simulador de procesadores con enfoque educativo.

Gándara Jadid, M. J., & Pérez Romero, P. J. (2004). Redes y buses de campo.

Urueña, R., & Prada-Uribe, M. A. (2019). Constitucionalismo transformador y arbitraje de

inversión: elementos para un estándar de revisión constitucional nacional estricto
(Transformative Constitutionalism and Investment Arbitration: Towards a Strict National
Standard of Review). Max Planck Institute for Comparative Public Law & International Law
(MPIL) Research Paper, (2019-05).