5/11/2018 JerarquiadeBusesMultiples-slidepdf.

com

JERARQUIA DE BUSES MULTIPLES

Jerarquía de buses múltiples Si se conectan un gran número de dispositivos a un bus, las

prestaciones de éste pueden disminuir al aumentar el retardo de propagación debido al tiempo
de coordinación de los diferentes dispositivos para el uso del bus y, además, se forma una

congestión al estar los dispositivos continuamente esperando que sea su turno para usar el bus
común. Se puede intentar controlar este problema aumentado el ancho de banda del bus, pero la
solución más efectiva consiste en utilizar varios buses, de diferentes velocidades, y organizarlos de
forma jerárquica.

Buses de tipo 0

Los buses de tipo 0 son los buses internos de las pastillas. La utilización de buses internos de gran
ancho de palabra unido a la incorporación de memoria caché interna facilita que se puedan
conseguir microprocesadores de grandes prestaciones.

Buses de tipo 1
El bus de tipo 1 es el bus de interconexión de componentes de una placa o circuito impreso.

Buses de tipo 2

Estos buses sirven para interconectar las distintas placas de un modulo, formando lo que se llama
el panel posterior. La práctica totalidad de los computadores actuales se componen de un solo
módulo, por lo que no existe bus de nivel 3 y este bus se convierte en el bus del sistema.

Buses de tipo 3 o bus del sistema permite interconectar diversos módulos del computador.

Hoy en día hay muy pocos sistemas que contengan varios módulos. Por lo que generalmente
coinciden los buses de nivel 2 y 3.

La gran diferencia entre los tipos 2 y 3 es la distancia que debe tener el bus, que puede llegar a los
10m en el tipo 3. Ello obliga a tratar este bus como una línea de transmisión.

Además, es muy frecuente que el bus de tipo 3 exija unos repetidores o buffers, para pasar de un
panel posterior a otro.

Buses de tipo 4

Lo forman los buses paralelos para conexión de periféricos. En realidad se pueden considerar
cuatro situaciones, que a veces se pueden dar simultáneamente en el mismo computador:

En la primera, los controladores de los periféricos se conectan directamente al bus del sistema
(bus tipo 2 ó 3).

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 1/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

En la segunda se dispone de un bus especial para la E/S, como es un canal 370 de IBM, como es el
Unibus en el caso de la arquitectura VAX, o como son los buses PCI e EISA en un computador
personal.

La tercera consiste en diseñar un bus reducido, derivado del bus del sistema, que permita la

conexión en paralelo de una serie de periféricos específicos.

La cuarta consiste en emplear un bus paralelo de conexión de periféricos, de acuerdo con una
norma preestablecida. La diferencia con el caso anterior es que ahora no se trata de una versión
reducida del bus del sistema, sino de una configuración que puede ser muy distinta.

El ejemplo clásico es el puerto paralelo o Centronics, previsto para la conexión de impresoras, el

bus IEEE-488, previsto para la interconexión de instrumentos de laboratorio a computadores o los
buses QIC, SCSI e IPI, para conexión de discos.

Buses de tipo 5

Los buses serie suelen constituir el tipo más elemental del espectro de las comunicaciones de un
sistema informático. Se emplean para cubrir las mayores distancias.

El bus serie puede ser simple o doble. El simple puede permitir la transmisión en un solo sentido o
en ambos sentidos de forma alternativa (semi-duplex). El doble permite la transmisión en los dos
sentidos simultáneamente (full-duplex).

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 2/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

Jerarquía de buses múltiples.

La ventaja principal de utilizar una organización jerarquizada de los buses es que los dispositivos
de E/S más exigentes se ponen más cerca del procesador y se les da prioridad con el fin de evitar
los temidos cuellos de botella. En la figura 8 se puede observar una jerarquía de buses típica que
se puede encontrar en un ordenador actual. Se pueden ver el bus local y el bus de memoria que
conectan el procesador con la jerarquía de memoria (caches externas y memoria principal). Éstos
son los buses de mayor velocidad ya que el rendimiento de todo el sistema depende en gran
medida de la comunicación entre la jerarquía de memoria y el procesador.

En otro nivel de nuestra jerarquía de buses se encuentran los buses de expansión tales como el
bus PCI (PeripheralComponentInterconnect) y el bus ISA (Industry Standard Architecture), a los

que se conectan una gran variedad de dispositivos de E/S, desde tarjetas de sonido hasta
impresoras. Con esta configuración podemos aislar el tráfico entre la memoria y el procesador del
tráfico correspondiente al resto de dispositivos de E/S.

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 3/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

Finalmente, en una jerarquía de buses típica también se encuentran los buses dedicados o de
propósito específico, tales como los buses IDE y SCSI para dispositivos de almacenamiento (discos
duros, CD-ROM, DVD-ROM, disqueteras), el bus AGP (AcceleratedGraphics Port) para tarjetas
gráficas de alto rendimiento y los buses firewire y USB para multitud de dispositivos de
entrada/salida que podemos encontrar en el mercado (discos duros, lectores de tarjetas flash,
cámaras de fotos/vídeo/webcam, teclados, ratones, impresoras, scanners, etc.)

En definitiva, se pretende tener múltiples y diferentes buses jerarquizados, para que dispositivos
de diferentes velocidades no interfieran entre sí y se eviten congestiones de tráfico debidas a que
los dispositivos más lentos impidan que los más rápidos se comuniquen con el procesador.

ELEMENTOS DE DISEÑO DE UN BUS:

  Tipo de buses.
  Dedicado: una línea de bus dedicada está permanentemente asignada a una función o a
un subconjunto físico de componentes de la computadora. Un ejemplo de dedicación
funcional, común en muchos buses, es el uso de líneas separadas para direcciones y para
datos.

  Multiplexado: La información de dirección y datos podría trasmitirse a través del mismo

conjunto de líneas si se utiliza una línea de control de dirección valida, al comienzo de la
transferencia de datos, la dirección se sitúa en el bus y se activa la línea de dirección
valida. Cada modulo dispone de un periodo de tiempo para copiar la dirección y
determinar si es él el modulo direccionado. Después la dirección se quita del bus, y las

mismas conexiones se utilizan para la subsecuente transferencia de lectura o escritura de

datos. Este método de uso de las mismas líneas para usos diferentes se llama
multiplexado.

  Método de arbitraje.
  En todos los sistemas, exceptuando los más simples, puede necesitar el control del bus
más de un modulo. Los diversos métodos se pueden clasificar aproximadamente como
centralizados o distribuidos, el propósito es designar un dispositivo, el procesador o un
modulo de Entrada/Salida.

o  Centralizados: un único dispositivo hardware, denominado controlador de bus o

árbitro, es responsable de asignar tiempos en el bus. El dispositivo puede estar en
un modulo separado o ser parte del procesador.
o  Distribuido: no existe un controlador central. En su lugar, cada modulo dispone
de lógica para controlar el acceso, y los módulos actúan conjuntamente para
compartir el bus.

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 4/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

  Temporización:
o  Hace referencia a la forma en la que se coordinan los eventos en el bus.
  Con temporización síncrona: la presencia de un evento en el bus está


determinada por un reloj. El bus incluye una línea de reloj a través de la que
se transmite una secuencia en la que se alternan intervalos regulares de
igual duración a uno y a cero. Un único intervalo a uno seguido de otro a
cero se conoce como ciclo de reloj o ciclo de bus y define un intervalo de
tiempo-unidad.

Todos los dispositivos del bus pueden leer la línea de reloj y todos los eventos empiezan al
principio del ciclo de reloj. La temporización síncrona es más fácil de implementar y comprobar,
sin embargo es menos flexible que la temporización asíncrona; debido a que todos los dispositivos
en un bus síncrono deben utilizar la misma frecuencia de reloj, el sistema no puede aprovechar las
mejoras en las prestaciones de los dispositivos.

   Con temporización asíncrona: la presencia de un evento en el bus es consecuencia y

depende de que se produzca un evento previo. Después de un breve intervalo para que las
señales se estabilicen, activa la señal MSYN (master sync  – sincronización maestra)
indicando la presencia de señales de dirección y control válidas. El módulo de memoria
responde proporcionando el dato y una señal SSYN (slave sync  – sincronización esclava)
.Pueden compartir el bus, una mezcla de dispositivos lentos y rápidos, utilizando tanto las
tecnologías más antiguas, como las más recientes.

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 5/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

  Anchura de bus de datos:

o  La anchura del bus de datos: afecta a las prestaciones del sistema; cuanto más ancho
es el bus de datos, mayor es el número de bits que se transmiten a la vez.
o  La anchura del bus de direcciones: afecta a la capacidad del sistema; cuanto más
ancho es el bus de direcciones, mayor es el rango de posiciones a las que se puede
hacer referencia.
  Tipos de transferencia de archivos:

Un bus permite varios tipos de transferencia de datos. Todos los buses permiten tanto
transferencias de escritura (dato de maestro a esclavo), como de lectura (dato de esclavo a
maestro).

o  En el caso de un bus con direcciones y datos multiplexados, el bus se utiliza primero

para especificar la dirección y, luego, para transferir el dato.
  En una operación de lectura, generalmente hay un tiempo de espera mientras el dato


se está captando del dispositivo esclavo para situarlo en el bus. Tanto para la lectura
como para la escritura, puede haber también un retardo si se necesita utilizar algún
procedimiento de arbitraje para acceder al control del bus en el resto de la operación.
o  En el caso de que haya líneas dedicadas a datos y direcciones, la dirección se sitúa en el
bus de direcciones y se mantiene ahí, mientras que el dato se ubica en el bus de datos.
  En una escritura, el maestro pone el dato en el bus de datos tan pronto como se han


estabilizado las líneas de dirección y el esclavo ha podido reconocer su dirección.

  En una operación de lectura, el esclavo pone el dato en el bus de datos tan pronto


como haya reconocido su dirección y disponga del mismo.

o  También son posibles algunas operaciones combinas. Una operación de lectura-

modificación-escritura es simplemente una lectura seguida inmediatamente de una

escritura en la misma dirección. La dirección se proporciona una sola vez al comienzo
de la operación. La operación se completa generalmente indivisible, de cara a evitar
cualquier acceso al dato por otros posibles maestros del bus. El objetivo primordial de
esta posibilidad es proteger los recursos de memoria compartida en un sistema
multiprogramación.
o  La lectura después de escritura es una operación indivisible, que consiste en una
escritura seguida inmediatamente de una lectura en la misma dirección. La operación
de lectura se puede realizar con el propósito de comprobar el resultado.
o  También permiten transferencias de bloques de datos. En este caso, un ciclo de
direcciones viene seguido por n ciclos de datos. El primer dato se transfiere a, o desde,
la dirección especificada; el resto de datos se transfieren a, o desde, las direcciones
siguientes.

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 6/7
5/11/2018 JerarquiadeBusesMultiples-slidepdf.com

http://slidepdf.com/reader/full/jerarquia-de-buses-multiples 7/7