UNIDAD 5

BUSES DEL SISTEMA

INSTITUTO TECNOLÓGICO UNIVERSITARIO

Arquitectura de Computadoras
 Buses del Sistema
Un bus de comunicación es un medio compartido de comunicación constituido por un conjunto de
líneas de circuitos impresos (conductores) que conecta las diferentes unidades de un computador.
La principal función de un bus será servir de soporte para la realización de transferencias de
información entre dichas unidades. Por cada línea se transmite un bit (0,1) en cada ciclo de reloj
Características
• Ancho de la ruta de datos. Es la cantidad de bits que puede transportar de forma simultánea. Este volumen se expresa en
bits y corresponde al número de líneas físicas mediante las cuales se envía la información en forma simultánea. Un cable
plano de 32 hilos permite la transmisión de 32 bits en paralelo.
• Velocidad del reloj. Es la cantidad de grupos de datos por segundo que se pueden enviar por la ruta de datos.
• Ancho de banda. Es la cantidad de bits por segundo que pueden transmitirse. Es el ancho de ruta multiplicado por la
velocidad del reloj.
• Capacidad de conexión: es el número de unidades conectadas al bus.
 Clasificación
Según el modo de transmitir la información
• Bus unidireccional. Es aquel en donde la información va en una sola dirección. Ejemplo: Desde la CPU a la memoria.
• Bus bidireccional. Los datos se mueven en ambas direcciones. Ejemplo: CPU y Chipset, Chipset y memoria.
• Bus serie. La comunicación se efectúa en ambas direcciones, pero con la diferencia de ser bit a bit y se reconstruyen por medio
de registros o rutinas. Está formado por pocos conductores y su ancho de banda depende de la frecuencia. Es usado desde
hace menos de 10 años en buses para discos duros, unidades de estado sólido, tarjetas de expansión y para el bus del
procesador
• Bus paralelo. En este caso, los datos se transmiten a través de varias líneas a la vez. Es un bus en el cual los datos son enviados
por bytes al mismo tiempo, con la ayuda de varias líneas que tienen funciones fijas.
 Clasificación
Según los dispositivos que conecten
• Bus de la CPU o FSB. (FSB front-side bus o "bus de la parte
frontal") Es el que comunica el micro con el chipset norte.
Actualmente empresas fabricantes de chipsets ya han
comenzado a eliminar el uso del FSB sustituyéndolo con la
versión 3.0 de HyperTransport
• Bus de expansión o ampliación. permite a diversos
componentes de la placa madre (USB, puerto serial o paralelo,
tarjetas insertadas en conectores PCI, discos duros, unidades de
CD-ROM y CD-RW, etc.) comunicarse entre sí. Sin embargo,
permite principalmente agregar nuevos dispositivos por medio
de las ranuras de expansión que están a su vez conectadas al bus
de entrada/salida.
• Bus de periféricos. Son los que permiten la comunicación entre
el micro y los distintos periféricos (Scsi, Usb, Firewire).
 Clasificación
Según la función que realizan
• Bus de direcciones. Es el que emplea el micro para seleccionar la
dirección de memoria o el dispositivo de I/O con el que se va a
comunicar. Es del tipo unidireccional.
• Bus de datos. Es por donde el micro intercambia los datos con el
elemento seleccionado por el bus de dirección. Es bidireccional.
• Bus de control. Es por el que circulan las señales auxiliares de
gobierno y sincronización del sistema (señal de reloj, señal de reset,
señales de lectura y escritura en memoria, etc.)
 Interconexión
Maestro-Esclavo
La unidad que inicia y controla la transferencia se conoce como master del bus para
dicha transferencia, y la unidad sobre la que se realiza la transferencia se conoce como
slave. Los papeles de master y slave son dinámicos, de manera que una misma unidad
puede realizar ambas funciones en transferencias diferentes.
• Los buses de información básicos son utilizados por el master para definir los dos elementos
principales de una transferencia, el slave y los datos.
• Buses de Direcciones: Determinan la unidad que hace de slave en la transferencia
• Buses de Datos: Transportan los datos de la transferencia.

• Buses de control: Transmiten las órdenes que determinan la operación de transferencia a

realizar por las líneas de datos y direcciones, y marcan el ordenamiento temporal de las señales
que circulan por el bus. Las más importantes son:
 Escritura en memoria
 Lectura de memoria
 Operación de salida
 Operación de entrada

• Buses de arbitraje: Establecen la prioridad entre diferentes peticiones de acceso al bus. Por
ejemplo:
 Petición del bus
 Cesión del bus
 Ocupación del bus
 Protocolos de transferencia
Síncronos: En los buses síncronos existe un reloj que gobierna todas las actividades del bus, las cuales tienen lugar en un número entero
de ciclos de reloj. Los buses síncronos son rápidos pero no tienen capacidad para conectar unidades con velocidad de transferencia baja
o no conocida a priori.
Lectura Síncrona:
1) El maestro pone en el bus la dirección deseada.
2) Supone que el esclavo pone el dato en el bus en el tiempo T, momento en el que el maestro lo toma.

Escritura Síncrona:
1) El maestro pone en el bus la dirección y el dato.
2) Supone que el esclavo toma la información antes de un tiempo T.

Asíncronos: Un bus asíncrono trabaja igual que un par de máquinas de estados finitos que se comunican de tal forma que uno de los
autómatas no avanza hasta que sabe que el otro autómata ha alcanzado un determinado estado, es decir, los dos autómatas están
coordinados. Los buses asíncronos se escalan mejor con los cambios de tecnología y pueden admitir una mayor variedad de velocidades
de respuesta en los dispositivos.
Lectura asíncrona:
1) El maestro pone la dirección deseada.
2) Espera la confirmación que el esclavo ha puesto el dato (se puede producir señal de error si se sobrepasa el tiempo determinado).
3) Se lee el dato del bus.
Escritura asíncrona.
1) El maestro pone la dirección y el dato.
2) Espera la confirmación de que el esclavo ha leído el dato (se puede producir señal de error.
 Protocolos de arbitraje
Para garantizar que en todo momento sólo una unidad acceda al bus, se utilizan los protocolos de arbitraje. Los
protocolos de arbitraje organizan el uso compartido del bus, estableciendo prioridades cuando más de una
unidad solicita su utilización y garantizando, sobretodo, que el acceso al bus es realizado por un solo master.
Posibles casos de conflicto
• Procesador + controladores DMA
• Procesador + Procesador E/S + Coprocesador matemático
• Sistemas multiprocesadores
Existen dos grupos de protocolos de arbitraje:
• Centralizados: existe una unidad de arbitraje, el árbitro del bus, encargado de gestionar de forma centralizada el uso del
bus. El árbitro puede ser una unidad físicamente independiente o estar integrado en otra unidad, por ejemplo, la CPU.
Tipos de protocolos
• Distribuidos. no existe ninguna unidad especial para la gestión del bus. Esta se realiza de forma distribuida entre las
unidades de acceso.
 Jerarquía de buses
Al aumentar el número de dispositivos o componentes conectados al Bus, el rendimiento del
sistema se deteriora debido a:

• La diferencia de velocidad de los dispositivos afecta negativamente al rendimiento global, ya

que mientras los dispositivos lentos realizan una única transferencia, otro dispositivo más
rápido podría haber realizado muchas más.
• Los buses pueden actuar de cuello de botella a medida que la demanda de transferencia de
datos se aproxima a la capacidad del bus, los dispositivos deberán esperar mucho tiempo
para poder transmitir.
• Existe un mayor retardo de propagación, dado que el bus ha de tener mayor longitud para
poder soportar un mayor número de dispositivos

Para solucionar estos problemas se generar una jerarquía de buses

 Jerarquía de buses
Esta jerarquía de buses ofrece un gran número de ventajas entre
ellas:
• El bus local entre el procesador y la caché aísla el tráfico de E/S del
procesador.
• Se puede transferir información entre la memoria y la E/S sin
interrumpir la actividad del procesador.
• El bus de expansión reduce el tráfico en el bus del sistema.
• La transferencia entre caché y memoria principal se pueden realizar
de forma más eficiente.
• Se pueden realizar una transferencia de memoria caché a memoria
principal al mismo tiempo que el interfaz recibe datos desde un
dispositivo de E/S
• El procesador+caché o el coprocesador tienen la misma prioridad en
el acceso al bus que todos los dispositivos conectados al bus de
expansión de forma conjunta.
• Se elimina el problema de la incompatibilidad.
• El bus local y del sistema suelen ser propietarios (no estándar) y están
optimizados para cada arquitectura particular.
• Los buses de expansión son buses estándares o abiertos (ISA, EISA,
PCI, VME, etc.)
 Buses normalizados.
Un bus debe cumplir las siguientes especificaciones:
• Nivel mecánico, en el que se recoge la forma y tamaño de los conectores, el número de contactos por conector y el número
de dispositivos que soporta el bus.
• Nivel eléctrico, en el que se especifican los valores de tensión de las diferentes señales, polarización, etc.
• Nivel lógico, especifica la función de cada señal del bus: direcciones, datos, control, etc.
• Nivel de temporización o sincronismo, que especifica el protocolo de transferencia empleado
• Nivel de arbitraje, especifica el protocolo de arbitraje que utiliza el bus.
 Buses Actuales
Bus PCI (Peripheral Component Interconnect)
El bus PCIes un bus de ancho de banda elevado e independiente del procesador. El
estándar actual permite el uso de hasta 64 líneas de datos a 66 MHz, para una
velocidad de transferencia de 528 MBytes/s, o 4,224 Gbps. El PCI está diseñado
para permitir una cierta variedad de configuraciones basadas en
microprocesadores, incluyendo sistemas con uno o varios procesadores.
Utiliza temporización semisíncrona y un esquema de arbitraje centralizado.
Es independiente de la CPU y su velocidad no depende de la CPU sino que está
separada de ella por el controlador de bus.
PCI Express
Es el estándar actual y reciente. Transferencia de 250 MB/seg en la versión 1.1 y en
comunicación modo serie. Versiones 2.0 que duplica la velocidad y 3.0 que la
triplica. Permite un ancho de banda desde 1x hasta 32x. Se usa para ampliar
cualquier tarjeta, incluido la tarjeta de video en 3D.Configuración automática de
instalación plug and play. En independiente del micro y requiere bus propio. Son de
color amarillo y miden 12 cm.
Cada ranura PCI Express ha dedicado ancho de banda a memoria PC, contrario al
PCI que comparte el ancho de banda
 Buses Actuales
Bus SATA
Es una interfaz que sirve para sobrepasar los límites de la antigua
interfaz Parallel ATA y es compatible con todos los sistemas operativos
actuales y soporta ambos tipos de interfaces.
El estándar Serial ATA brinda una velocidad de 187,5 MB/s (1,5 Gb/s) y
cada octeto se transmite con un bit de arranque y un bit de parada, con
una velocidad efectiva teórica de 150 MB/s (1,2 Gb/s). El estándar Serial
ATA II debe contribuir a alcanzar 375 MB/s (3 Gb/s), es decir, una
velocidad efectiva teórica de 300 MB/s, y finalmente 750 MB/s (6 Gb/s),
es decir, una velocidad efectiva teórica de 600 MB/s.
Los cables del estándar Serial ATA pueden medir hasta 1 metro de
longitud
A diferencia de los periféricos del estándar ATA, los del Serial ATA se
encuentran solos en cada cable y ya no es necesario diferenciar los
"periféricos maestros" de los "periféricos esclavos".
 Buses Actuales
Bus AGP
El bus AGP Puerto Acelerador) de Gráficos, es una interfaz o canal de alta
velocidad para fijar tarjetas gráficas a la placa madre de una computadora,
especialmente para placas aceleradoras de gráficos en 3D.
AGP fue creado por Intel en 1997 para mejorar los bus PCI. Es un 20% más
rápido que el PCI.
AGP comenzó a ser reemplazado por los PCI Express en 2004.
Bus SCSI (Small Computer System Iterface)
El bus SCSI se utiliza en ordenadores personales y en muchas estaciones de
trabajo. Se trata de una interfaz paralela, con 8, 16 o 32 líneas de datos. Cada
dispositivo SCSI tiene dos conectores, uno de entrada y otro de salida,
conectándose en cadena. Todos los dispositivos funcionan independientemente,
y pueden intercambiar datos entre ellos, igual que con el computador. Por
ejemplo, un disco duro puede guardar su contenido en una cinta sin que tenga
que intervenir el procesador. Los datos se transfieren mediante paquetes, que
componen un mensaje.
 Buses Actuales
Bus USB
El bus AGP Puerto Acelerador) de Gráficos, es una interfaz o canal de alta velocidad
para fijar tarjetas gráficas a la placa madre de una computadora, especialmente para
placas aceleradoras de gráficos en 3D.
AGP fue creado por Intel en 1997 para mejorar los bus PCI. Es un 20% más rápido que
el PCI.
Permite conectar de forma sencilla dispositivos periféricos al computador, sin
necesidad de reiniciarlo ni de configurar el sistema. Se pueden conectar hasta 127
dispositivos, con una longitud máxima de cable de 5 metros para cada uno.