Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Se desea diseña un codificador con prioridad, de 4 a 2 líneas. Las cuatro líneas de entrada
se designan I3, I2, I1, I0, las dos de salida S1, S0, siendo S0 el bit menos significativo.
Se pide:
1) Tabla de verdad, con la siguiente cabecera: I3, I2, I1, I0, S1, S0, N, A Para el circuito de la figura, se pide:
2) Primeras formas canónicas
3) Funciones simplificadas 1) Cronograma cuando la señal de control U es igual a 1 (representar con el siguiente
orden: señal de reloj, señal de control U y las salidas A, B y C).
2) Cronograma cuando la señal de control U es igual a 0 (representar con el siguiente
orden: señal de reloj, señal de control U y las salidas A, B, y C)
3) Diagrama de estado.
I3 I2 I1 I0 S1 S0 N A
0 0 0 0 0 0 1 0
0 0 0 1 0 0 1 0
0 0 1 0 0 0 1 0
0 0 1 1 0 0 1 0
0 1 0 0 0 0 1 0
0 1 0 1 0 0 1 0
0 1 1 0 0 0 1 0
0 1 1 1 0 0 1 0
1 0 0 0 0 1 1 0
1 0 0 1 0 1 1 0
1 0 1 0 0 1 1 0
1 0 1 1 0 1 1 0
1 1 0 0 1 0 1 0
1 1 0 1 1 0 1 0
1 1 1 0 1 1 1 0
1 1 1 1 X X 0 1
𝑁 = 𝑚0 + 𝑚1 + 𝑚2 + 𝑚3 … . . +𝑚14
𝐴 = 𝑚15
Electrónica Industrial – 3º GITI 1er Parcial 2023-24
Examen – Problemas 1 hora
3) Diagrama de estados
Electrónica Industrial – 3º GITI Curso 2023-24. 1er Parcial
Cuestiones 1 hora
Dada la función lógica F = (A+B+A.B)(A+C) averiguar razonadamente cuál de los circuitos +5V
siguientes la realiza:
CLK
+5V
1º) Rellenar la tabla que se acompaña, suponiendo que los biestables se han inicializado
accionando el pulsador S.
Se valorará la exactitud de los resultados y la claridad del ejercicio.
2º) Identificar, mediante un nombre lo más preciso posible, de qué tipo de circuito se trata.
Utilizando el número necesario de circuitos integrados 74151 y el mínimo número de Determinar los márgenes de ruido de los niveles ALTO y BAJO para TTL LS y CMOS 4000,
puertas lógicas auxiliares, implementar la función: utilizando la información de la siguiente tabla:
¿Qué familia de dispositivos, TTL LS o CMOS 4000, debería utilizarse en entornos de alto
ruido?
Responder razonadamente
Nº de Q3 Q2 Q1 Q0
pulso
0 1 1 1 1
1 1 1 1 0
2 1 1 0 1
3 1 1 0 0
4 1 0 1 1
5 1 0 1 0
6 1 0 0 1
7 1 0 0 0
8 0 1 1 1
9 0 1 1 0
10 0 1 0 1
11 0 1 0 0
12 0 0 1 1
13 0 0 1 0
14 0 0 0 1
15 0 0 0 0
16 1 1 1 1
17 1 1 0 1
𝑓 = 𝐴̅𝐵6𝐶̅ 𝐷
8 + 𝐴̅𝐵6𝐶̅ 𝐷 + 𝐴̅𝐵6𝐶𝐷
8 + 𝐴̅𝐵6𝐶𝐷 + 𝐴̅𝐵𝐶̅ 𝐷
8 + 𝐴𝐵6𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷 + 𝐴𝐵𝐶𝐷
8
8
1º) Utilizar por ejemplo ABC para seleccionar los canales D0….D7 y en las entradas del multiplexor podríamos poner un 1, 0, D o 𝐷
dependiendo de los minitérminos de la función lógica. Así, tendríamos la siguiente posible solución:
Otra posible solución sería utilizar dos multiplexores cuyas señales de selección S2, S1 y S0, estuvieran ligadas a las variables
lógicas B, C, D y la señal de E se utilizara para habilitar el MUX1 cuando A=0 y el MUX2 cuando A=1
VNH = V OH –V IH
VNL = V IL– V OL
TTL LS
CMOS 4000
Luego para la familia CMOS 4000 el margen de ruido es 1,49V, que es considerablemente mayor que los 0,3V de la TTL LS. Luego la
familia CMOS 4000 está más indicada que la TTL LS para entornos ruidosos.