INSTITUTO PROFESIONAL AIEP

EVALUACIÓN NACIONAL DE
ESPECIALIDAD (ENE)
CÓDIGO/NOMBRE
2023

DANIEL ZACARIAS FLORES CISTERNAS

Nombre completo de integrantes del grupo:

Estudiante 1: Daniel Flores Cisternas
Estudiante 2: Jorge Godoy Inostroza
Carrera: Ing. Automatización y Control Industrial
Escuela: Ingeniería
Sede: Online
Sección: TCI202-1192-223081-TLP
Docente: Elizabeth Messina A

05-10-2023.
 Instituto Profesional AIEP
Vicerrectoría Académica

TAREA DE EJECUCIÓN.

TAREA N°1.
Con la información presentada en el caso “Circuito And Con Diodos”, realice diseño e implementación
de circuito electrónico análogo, según requerimientos industriales y criterios de seguridad, energía,
eficacia y tecnología optima, a través del desarrollo de las siguientes subtareas.

SITUACIÓN: REAL. FUENTE: Extraído/adaptado de: ME957-ES/D LJ Technical Systems D3000 Fundamentos de la Lógica Digital 1.
Manual de Laboratorio.

SUBTAREAS.

1A) Determine el listado de semiconductores y resistencias que se deben emplear si el Vout o voltaje de salida
es de 2,5V y la resistencia RL es de 5KΩ.

Cantidad Componente
02 Diodo semiconductor 1N4007
02 Resistencia 5K
01 Fuente de poder 5VDC

5∗RL 5∗5 K
R 1= −RL. R 1= −5 K . R 1=5 K
Vout 2 ,5 Volt

1B) Aplicando técnicas de diseño de circuitos electrónicos análogos, de acuerdo con criterios de seguridad,
energía, eficacia y tecnología óptima. Realice el circuito considerando el listado de semiconductores y
resistencias anterior, verifique el voltaje de salida.
 Instituto Profesional AIEP
Vicerrectoría Académica

1C) Implemente una compuerta AND con diodos alimentada por un suministro de +5V a través de una
resistencia de 5kΩ y su salida está conectada a una resistencia de carga de 20KΩ, con todas las entradas
conectadas a +5V, considerando normas de seguridad.

5∗20 K
Vout = Vout =4 Volt
5 K + 20 K

1D) Compruebe el funcionamiento del circuito anterior, según requerimientos de operación y medidas de
seguridad. ¿Cuál es el voltaje de Salida Vout?
 Instituto Profesional AIEP
Vicerrectoría Académica

TAREA DE EJECUCION
TAREA N°2.

Con la información presentada en el caso “Circuito Digital Combinacional”, realice diseño de circuito solicitado
según requerimientos técnicos, eficiencia y ahorro de compuertas lógicas, a través del desarrollo de las
siguientes subtareas.

SUBTAREAS.

2A) Determine cuantas compuertas lógicas debe utilizar para la realización del circuito sin simplificar.

CANTIDAD COMPUERTAS FAMILIA TTL FAMILIA CMOS

02 NOT 7404 4069
02 AND 7408 4081
03 OR 7432 4071

2B) Implemente el circuito sin simplificar.

2C) Realice diseño de circuito lógico combinacional de acuerdo con requerimientos de eficiencia y ahorro. Para
obtener un circuito simplificado y utilizando menos compuertas lógicas.
 Instituto Profesional AIEP
Vicerrectoría Académica

2D) Realiza la simulación de circuito en software simulador.

CONTEXTO DE REFERENCIA

Lea el siguiente problema y luego desarrolle la tarea n.° 3 junto con sus subtareas.
 Instituto Profesional AIEP
Vicerrectoría Académica

“CONTADOR BINARIO”

La siguiente configuración de flip-flops J-K recibe un tren simétrico de pulsos en la terminal

de entrada C del primer flip-flop J-K. Suponiendo que los flip-flops están inicialmente en el
estado Q1Q2Q3=000, constrúyase un diagrama de tiempos y a partir del mismo constrúyase
una tabla de secuencias en el orden Q3Q2Q1.

Figura 3

Por tener "ceros" en sus dos entradas J y K, con un tren simétrico de pulsos en la entrada C
el primer flip-flop cambiará de estado de Q1=0 a Q1=1 y otra vez de Q1=1 a Q1=0 cada vez
que la entrada caiga de "1" a "0". Puesto que la salida de Q1 es a su vez la entrada en la
terminal C del segundo flip-flop, el cual también tiene en sus dos entradas J=0 y K=0, este
cambiará de estado de Q2=0 a Q2=1 y otra vez de Q2=1 a Q2=0 cada vez que la salida de Q1
caiga de "1" a "0". Y una situación similar aplica al tercer flip-flop. Así pues, el diagrama de
tiempos para un tren simétrico de pulsos en la terminal de entrada C empezando con el
estado Q1Q2Q3=000 hasta regresar al mismo estado será como se muestra a continuación:
 Instituto Profesional AIEP
Vicerrectoría Académica

Tomando en cuenta este diagrama de tiempos, la tabla de secuencias correspondiente es

la que se muestra a continuación:

Podemos observar de la tabla de secuencias que la configuración presentada es

básicamente un contador binario. Tenemos así un circuito lógico que va contando hacia
arriba en el sistema de la numeración binaria. Es de esperarse, por lo tanto, que esta
configuración tenga aplicaciones importantes en muchos sistemas digitales (y así es, en
efecto). Nótese que con tres flip-flops J-K se puede contar en sistema binario en una palabra
de tres bits. Por regla general, se puede contar en sistema binario en una palabra de n bits
con n flip-flops J-K.
SITUACIÓN: HIPOTÉTICA.

FUENTE: Extraído/adaptado de: http://logica-digital.blogspot.com/2007/11/6-problemas-

resueltos.html
 Instituto Profesional AIEP
Vicerrectoría Académica

TAREA DE EJECUCIÓN.

TAREA N°3.

Con la información presentada en el problema “Contador Binario” realice diseño de circuito digital
secuencial, según requerimientos técnicos, eficiencia y ahorro de compuertas lógicas, a través del
desarrollo de las siguientes subtareas.

SUBTAREAS

3A) Caracterice los conceptos de flip-flop y latch, considerando diseño de circuitos digitales secuenciales.

 Los flip-flops y lo latches son dispositivos electrónicos digitales de almacenamiento de solo un bit,
pero tienen algunas diferencias entre ellos en relación con la sensibilidad al reloj, algunas
aplicaciones y funcionamiento continuo. Los flip-flop se utilizan comúnmente donde se necesite
sincronización precisa, y los latches en aplicaciones de lógica combinatoria más simples.

3B) Determine al menos 3 problemas puede solucionar con el circuito secuencial presentado en el
problema.

1. Contador (binario, decimal, etc.)

2. Semáforo.
3. Temporizadores.

3C) Realice diseño de circuito lógico secuencial de un contador binario de la figura 3, verifique la tabla de
verdad, de acuerdo con requerimientos de eficiencia y ahorro de compuertas lógicas.

PRESENTE FUTURO
(Qt) (Qt +1)
Q3 Q2 Q1 Q3 Q2 Q1
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
Instituto Profesional AIEP
Vicerrectoría Académica

TABLA VERDAD FF 3
Q3 Q2 Q1 J3 K3
0 0 0 0 X
0 0 1 0 X
0 1 0 0 X
0 1 1 1 X
1 0 0 X 0
1 0 1 X 0
1 1 0 X 0
1 1 1 X 1

J3 K3

J3 = Q1 Q2 K3 = Q2 Q1

TABLA VERDAD FF 2
Q3 Q2 Q1 J2 K2
0 0 0 0 X
0 0 1 1 X
0 1 0 X 0
0 1 1 X 1
1 0 0 0 X
1 0 1 1 X
1 1 0 X 0
1 1 1 X 1

J2 K2

J2 = 1 K2 = 1
 Instituto Profesional AIEP
Vicerrectoría Académica

TABLA VERDAD FF 1
Q3 Q2 Q1 J1 K1
0 0 0 1 X
0 0 1 X 1
0 1 0 1 X
0 1 1 X 1
1 0 0 1 X
1 0 1 X 1
1 1 0 1 X
1 1 1 X 1

J1 K1

J1 = 1 K1 = 1

RESULTADOS:

FF-3
 J3 = Q1 * Q2
 K3 = Q1 * Q2

FF-2
 J2 = Q1
 K2 = Q1

FF-1
 J1 = 1
 K1 = 1

3D) Compruebe el circuito electrónico secuencial mediante software simulador de circuitos digitales, según
requerimientos técnicos.
 Instituto Profesional AIEP
Vicerrectoría Académica

 Esquina superior izquierda: información institucional. Fuente arial. Tamaño de

fuente 10. En mayúsculas.
 Centro: título principal.
Fuente arial. Tamaño de fuente 20. Formato de negrita.
 Esquina inferior derecha: apartado de información. (Nombre estudiante. Carrera. completo
Escuela. Sede. Sección. Docente).
Fuente arial. Tamaño de fuente 10.
 Centro-abajo: fecha de entrega de la evaluación. (Día, mes y año). Fuente arial. Tamaño de
fuente 10.

Contenido.
 Títulos: fuente arial, tamaño de fuente 14, en mayúsculas.
 Subtítulos: fuente arial, tamaño de fuente 10, en mayúsculas.
 Texto: fuente arial, tamaño de fuente 10.
 División sugerida de la actividad:
 Tarea nro. 1 (con o sin desglose de subtareas).
 Tarea nro. X.
 Tarea nro. X.

Normas y estilos de redacción: ☐ Argumentativo. ☐ Descriptivo.

Formato digital de entrega :

 PDF. Informe
 Archivo software Multisim