Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Proceso de fabricación o simplemente proceso, es una medida representativa del tamaño más pequeño de elemento electrónico que es capaz de lograrse en un chip.
14 nm Fotografía a escala de un
transistor triple puerta de 2ª
8 nm
generación de 14nm.
Fotografía de una
superficie de 52nm,
donde se observan las
Tri-gate es el nombre con el que la propia Intel interconexiones entre
denomina una nueva gama de transistores con capas de 14nm.
estructura tridimensional, que mejora notablemente la
eficiencia de sus micros bajo arquitectura Ivy Bridge1.
DIP (DIL), Dual In-line Package: se trata del encapsulado clásico con el que se
empezaron a comercializar los chips, de material plástico o cerámico, con el
patillaje dispuesto a ambos lados de una estructura rectangular. Solo fue
utilizado en los primeros micros, como el 8088.
PGA, Pin Grid Array: matriz de contactos rectangular, donde los pines se
encuentran localizados en la base del procesador que lo hacen más fácil de
instalar. Este encapsulado típico de la época del 386 y 486, se presentaba
con dos variantes básicas: CPGA, para un encapsulado cerámico y PPGA,
cuando se empleaba material plástico para el revestimiento del micro.
Este sistema de encapsulamiento pronto evolucionó hacia un tipo de
inserción en la placa base donde no se requería esfuerzo. De esta manera
queda asociado este tipo de procesadores al zócalo de inserción cero,
denominándose PGA/ZIF Socket, gran avance que suponía salvaguardar la
integridad del patillaje del procesador mientras su manipulación.
LGA, Land Grid Array: un encapsulado en el que se intercambian los papeles, los pines pasan a estar en el zócalo
de la placa base, “abajo” (en tierra – land – ), mientras que en el microprocesador lo que encontramos son
contactos planos. Esto permite mayor densidad de pines y aumento de velocidad del bus (FSB).
(LCC)
Otros formatos menos conocidos son el QFP y el PLCC (donde los contactos están distribuidos en todos los
laterales de un chip cuadrado), y el LCC (contactos laterales dispuestos horizontalmente y plegados).
Por último solo queda nombrar los zócalos de ranura empleados en su momento por el Pentium II y III.
Principales zócalos para microprocesadores (orden cronológico)
Tipo Nº de contactos Micro soportado Comentario
Socket 1 169 pines 486 PGA, para micros a 5V
Socket 7 321 Pentium, Pentium MMX, K5, K6, Cyrix 6x86 ZIF, 2.5 y 3.5V
Super 7 321 AMD K6-2, K6-III ZIF, FSB hasta 100MHz y AGP
Socket 370 370 Pentium III, Celeron, Cyrix III, VIA C3 ZIF
Socket 754 754 Athlon 64, Sempron ZIF, sin Dual Channel
Socket 939 939 Athlon 64/64FX/Sempron/Opteron ZIF, con soporte Dual Channel
LGA 1366 (B) 1366 Core i7, Xeon Nehalem Triple canal DDR3
LGA 1156 (H) 1156 Core i7, i5, i3 Doble canal DDR3
LGA 1150 1150 Core i7, i5, i3 de 4ª y 5ª generación Haswell y Broadwell con GPU
LGA 1151 1151 Core i7, i5, i3 de 6ª generación Shylake, GPU integrada, DDR4
Athlon 64/64FX/64X2, Sempron, Opteron,
Socket AM2 940 ZIF, DDR2
Phenom
Athlon 64/64FX/64X2, Sempron, Opteron, Ahorro energético,
Socket AM2+ 940
Phenom HyperTransport (3.0)
Socket AM3 941 Micros AM3 DDR3
Socket FM1 905 A-Series (A8, A6, A4, E2) AMD – APU; DDR3
Socket FM2+ 904 A-Series (A10, A8, A6, A4) APU (Trinity/Richland); DDR3
Comparativa de Socket actuales
Para AMD A10, A8, A6, A4, y Athlon X2 y X4 Para Intel Core i7, i5, i3 de sexta generación
(ZIF)
AMD INTEL
Zócalo PGA-ZIF FM2 y FM2+ de 904 y 906 Zócalo LGA-ZIF. Versiones H3 de1150 pines y H4
contactos respectivamente. de 1151 contactos. El regulador de tensión se ha
eliminado del procesador y se ha transferido a la placa.
Incompatibilidad entre el
Socket LGA 1151 y el nuevo
LGA 1200. Presenta 49 pines
más, lo que mejora la
entrega de energía.
Microarquitecturas.
En ingeniería de computación, la microarquitectura, también conocida como: “… organización de la
computadora”, es la manera en que una Arquitectura dada, basada en un Conjunto de Instrucciones
( Instruction Set Arquitecture ) es implementada por un procesador. Un determinado Juego de
Instrucción puede estar desarrollado con diferentes microarquitecturas. Las implementaciones
pueden ser varias debido a los diferentes objetivos de un diseño dado o debido a los cambios en la
tecnología. La arquitectura de computadores es la combinación del diseño de una microarquitectura
del momento y de un conjunto de instrucciones.
a) Fase de búsqueda
b) Fase de ejecución
DATOS
DIRECCIÓN
CONTROL
Fase de Búsqueda: (1)
MEMORIA
1º
Dirección de memoria
1. Transferir el contenido del Contador Incremento CP: 3F8h
de Programa (CP) al registro de 4º
Registro Contador de Programa
Direcciones (RD).
Registro de Instrucciones Dato o instrucción
internos del
microprocesador. Señales para carga selectiva de datos
Durante una operación normal, el procesador busca secuencialmente y ejecuta una instrucción tras otra,
hasta que se procesa una instrucción (HALT) de paro. La búsqueda y ejecución de una instrucción constituye
el ciclo de instrucción, que representa a su vez una o más operaciones de acceso a memoria o a dispositivos
de E/S. Cada acceso a memoria requiere un ciclo máquina.
INSTRUCCIÓN E N PROCES O
1 2
BÚSQUEDA EJECUCIÓN
EJECUCIÓ N DE UNA
INST RUCC IÓN COM PLETA
LT
HA
RE
I ÓN
PO
CC
SI C
U
TR
IÓ N
IN S
PARO 3
REPOSICI ÓN
Mapa de memoria de un
sistema de memoria de 8MB.
Bus de Datos
Modos de direccionamiento de la unidad de MEMORIA
Consiste en determinar la forma en la que se va a leer o escribir un dato. La memoria principal es el
dispositivo del ordenador donde se almacenan los datos que se están utilizando en el momento actual;
Modos de direccionamiento:
INMEDIATO; el dato está en la propia instrucción (ejemplo: SUMA 7, 3), en el ejemplo los dos son datos, el
resultado es 10.
dirección
memoria
MEMORIA
DIRECTO; en la instrucción está contenida la dirección de memoria donde se 01h 01 3
encuentra el dato (ejemplo: SUMA 7, 01h), 7 es un dato, 01 es una dirección 02h 02
de memoria donde se encuentra otro dato. En la dirección de memoria 01 03h 03
está contenido el valor 3; el resultado es: [7 + (01=3)] = 10. 04h 04 06
05h
05
06
06h 2
07h
07 4
08
08h
09h
09
10
10h
Nota: en programación, no se pueden mezclar dos datos con direccionamiento directo, es decir: 11
11h
directo-directo. 12
12h
13h
13
RELATIVO A REGISTRO; aclarar primero que existen varios tipos de registros, por lo
que un direccionamiento de esta clase puede referirse a registros diferentes en
líneas de instrucción consecutivas.
Registro de instrucción RI
Registro de memoria RM
Registro de direcciones RD
Contador de programa CP
Como podemos observar, la dirección en la que se encuentra el dato se tiene que calcular. Primero se toma la
dirección del puntero y se le suma el desplazamiento indicado en la propia instrucción, esto nos direcciona a la
posición de memoria donde se encuentra el dato.
INDEXADO o direccionamiento a Registro Base. Un registro índice contiene una dirección de referencia que
actúa como puntero: se emplea para recorrer estructuras de datos tipo vector o tabla. Su valor se modifica
con frecuencia.
Formatos de instrucción:
Formatos de palabra:
Si trabajamos con registros de 16 bits y deseamos mover datos con una longitud
de palabra de 32 bits, tendremos que recurrir a posiciones de memoria contiguas:
Representación de la información en lenguaje de bajo nivel o lenguaje máquina.
El lenguaje máquina está íntimamente ligado a la construcción interna del computador. Los programas
escritos en lenguaje máquina sólo son transportables a otras máquinas de idénticas características.
La unidad de E/S, también llamada unidad de intercambio de información, se encarga de comunicar la CPU con
el mundo exterior. En ellas se distinguen dos elementos:
El controlador, que opera directamente con la mecánica del dispositivo periférico en cuestión. y
La interfaz, que se encarga de gestionar el intercambio de información entre el periférico y la CPU.
Se desprende, que el elemento común de los dispositivos de E/S que se puede tratar de forma genérica para
cualquier computador, es la interfaz. En términos generales, el objetivo fundamental de las operaciones de E/S
es el de transferir bloques de información.
Estas unidades consisten, generalmente, en registros que, accionados por los buses de control y direcciones,
almacena la información suministrada por el bus de datos.
EJERCICIO CON CPU Y UNIDAD DE ENTRADAS Y SALIDAS A NIVEL DE REGISTROS Y FLAGs
Unidad de Entrada/salida. En la CPU, y conectados directamente con el bus del sistema, están contenidos los
siguientes registros:
1. INPR: registro de entrada de 8 bits.
2. OUTR: registro de salida de 8 bits.
3. FGI: flag de entrada de 1bit.
4. FGO: flag de salida de 1bit.
5. IEN: activación de interrupción.
Describir el comportamiento del Sistema (desde el punto de vista de los registros) para que las operaciones de entrada-salida,
con los periféricos conectados al mismo, se hagan de forma correcta: