Tema 2 Combinacionales Memorias

EDyM. Electrónica Digital y Microcontroladores 2.
TEMA 2 :
Circuitos Combinacionales y Memorias
1. Funciones lógicas
Wakerly: 4.1.6
2. Puertas lógicas básicas

Wakerly: pp. 194-195, 199-200, 5.8.1
3. Bloques funcionales combinacionales

Wakerly: 4.1.6, 5.4, 5.4.1, 5.4.2, 5.4.8, 5.7, 5.10, 5.10.1-5.10.3
4. Memorias digitales con semiconductores
Departamento
de Tecnoloxía
Especialista en Electrónica para Componentes de Automoción Electrónica
EDyM. Electrónica Digital y Microcontroladores 2.2
1. Funciones lógicas
• Variables binarias cuyo valor (salida) depende de los de
otras variables binarias (entradas)
• Representación básica: tabla de verdad (ideal, no retardos)
- Debe especificar los valores de la salida para todas las
combinaciones de valores de entrada posibles (2n)
X Y Z F1 F2
- Ejemplo (3 entradas)
0 0 0 0 1
0 0 1 1 1
0 1 0 0 0
0 1 1 0 0
1 0 0 1 0
Funciones lógicas
1 0 1 1 1
1 1 0 0 1
1 1 1 0 1
Especialista en Electrónica para Componentes de Automoción
2. Puertas lógicas básicas

X X’
• Inversor X f=X’
0 1
1 0
• Producto y suma lógicos: AND, OR (NAND, NOR)

X f=X·Y
X Y X·Y (X·Y)’ X+Y (X+Y)’
Y 0 0 0 1 0 1
0 1 0 1 1 0
X f=(X·Y)’
1 0 0 1 1 0
Y 1 1 1 0 1 0
X f=X+Y • O-exclusiva (XOR) X Y X XOR Y

Y
Puertas lógicas básicas
0 0 0
X 0 1 1
X f=(X+Y)’ Y 1 0 1
Y 1 1 0

3. Bloques funcionales combinacionales

• Decodificadores: n entradas, m ≤ 2n salidas
- Cada salida es activada por una única combinación de entrada
- Cada combinación de entrada activa como mucho una salida
- Salidas activas a ‘0’ o a ‘1’
- Entrada(s) de habilitación (G)
Bloques funcionales combinacionales
 Si (cualquiera de ellas) está inactiva, todas las salidas lo están

• Decodificadores para visualizadores de 7 segmentos:
- Cada segmento es un LED
- En función de la conexión de los LEDS:
 Ánodos conectados Ánodo común (‘0’  on, ‘1’  off)
a b c d e f g a
f g b
R R R R R R R e d c
 Cátodo común (‘0’  off, ‘1’  on)

a b c d e f g
ID
R R R R R R R
Resistencias de limitación
VD de corriente
V = I D × R + VD
G I3 I2 I1 I0 g f e d c b a
BCD-to-7
0 X X X X 1 1 1 1 1 1 1
segment
1 0 0 0 0 1 0 0 0 0 0 0
a 1 0 0 0 1 1 1 1 1 0 0 1
I0 b 1 0 0 1 0 0 1 0 0 1 0 0
I1 c 1 0 0 1 1 0 1 1 0 0 0 0
I2 d 1 0 1 0 0 0 0 1 1 0 0 1
I3 e 1 0 1 0 1 0 0 1 0 0 1 0
f 1 0 1 1 0 0 0 0 0 0 1 0
G g 1 0 1 1 1 1 1 1 1 0 0 0
1 1 0 0 0 0 0 0 0 0 0 0
1 1 0 0 1 0 0 1 1 0 0 0
G I3 I2 I1 I0 g f e d c b a
BCD-to-7 0 X X X X 0 0 0 0 0 0 0
segment 1 0 0 0 0 0 1 1 1 1 1 1
a 1 0 0 0 1 0 0 0 0 1 1 0
I0 b 1 0 0 1 0 1 0 1 1 0 1 1
I1 c 1 0 0 1 1 1 0 0 1 1 1 1
I2 d 1 0 1 0 0 1 1 0 0 1 1 0
I3 e 1 0 1 0 1 1 1 0 1 1 0 1
f 1 0 1 1 0 1 1 1 1 1 0 1
G g 1 0 1 1 1 0 0 0 0 1 1 1
1 1 0 0 0 1 1 1 1 1 1 1
1 1 0 0 1 1 1 0 0 1 1 1

• Multiplexores (MUX):
- 2n entradas de dato (m bits), n de selección, 1 salida (m bits)
- Encaminamiento de datos de múltiples orígenes a un destino:
 Las entradas de selección determinan la entrada de dato conectada a la
salida
- MUX 2:1 de 1 bit
 2 entradas de 1 bit (A, B), 1 de selección (S), 1 salida de 1 bit (D)
 S=0  D=A, S=1  D=B

S A B D
0 0 0 0
0 0 1 0
A A 0 0 1 0 1
D D 0 1 1 1
B B 1 1 0 0 0
S
1 0 1 1
1 1 0 0
S 1 1 1 1

- MUX 2:1 de m bits

m
A 0 m Todos los datos de entrada son del mismo tamaño (nº de bits)
m D La salida tiene la misma dimensión que los datos de entrada
B 1
- MUX 2n:1 de 1 bit

X0 0
D
X 2 n −1 2 -1
n
n
S

• Circuitos aritméticos:
- Los circuitos depende del Código de numeración utilizado
- Suma binaria
 Dos números de 1 bit (semisumador)
a b C S 1+1=2 => no puede representarse con un solo bit. Hay
0 0 0 0 que indicarlo => Acarreo (llevada) es necesario indicar
0 1 0 1 a
1 0 0 1 b S=a XOR b
1 1 1 0
a
b C=a·b
 Sumador total
CIN a b COUT S a
0 0 0 0 0 b =1 S= XOR(a, b, CIN)
0 0 1 0 1 CIN
0 1 0 0 1 a &
0 1 1 1 0 b
1 0 0 0 1 a ≥1 COUT= (ab)+(aCIN) )+(aCIN)
&
1 0 1 1 0 CIN
1 1 0 1 0 b
&
1 1 1 1 1 CIN

 Dos números de n bits: a partir de sumadores totales de 1 bit
C3 C2 C1 C0 CIN
A3 A2 A1 A0
B3 B2 B1 B0
COUT S3 S2 S1 S0
- Resta binaria en complemento a 2 (C2)  se realiza con

sumadores
10 – 7 = 3 -> 10 + C2(7) = 3
10 -> 1010
7-> 0111 => C2(7)= 1001

Resultado = 0011 ->3

4. Memorias digitales con semiconductores

• Definición y propiedades básicas:
- Dispositivos electrónicos para el almacenamiento de datos digitales
- Se estructuran en “posiciones” (unidad de información que se puede
almacenar) de un tamaño fijo (nº de bits).
- Capacidad de almacenamiento: nº posiciones x tamaño posición
(bits / dato)
Memorias digitales con semiconductores
 Identificación de posición -> con una direcciones de memoria ->

combinación binarias (bits de dirección) -> Bus de Direcciones (AB)
 n bits de dirección, datos de m bits (m = 8  Byte)  tamaño 2n x m
Si bus de direcciones n = 10 entonces 210 = 1024 ≈ 103  1k
Si bus de direcciones n = 20, 220 ≈ 106  1M(Mega)
Si bus de direcciones n = 30, 230 ≈ 109  1G(Giga)
Si bus de direcciones n = 40, 240 ≈ 1012  1T(Tera)

• Definición y propiedades básicas:

- Jerarquía de memoria en un microcontrolador:
 Tiempo de acceso: Intervalo de tiempo para realizar una operación (escritura o
lectura) sobre la memoria.
 El tiempo de acceso a memoria es determinante en la velocidad de ejecución
de instrucciones.
 Por condicionantes tecnológicos, la velocidad de acceso y el tamaño tienen una
relación inversa.
Memorias con Semiconductores
Registros
Mem. oculta interna
Aumentan el coste, Mem. oculta externa Aumentan la
la velocidad y el densidad y la
consumo de energía Mem. principal (RAM) capacidad
Disco magnético
Cinta, CD-ROM, etc.

• Principales tipos de memorias:
- Según el modo de acceso:
 Acceso aleatorio  se puede acceder a cualquier posición arbitrariamente,
sin más que especificarla mediante su dirección. El tiempo de acceso es el
mismo para cualquier posición de memoria.
 Acceso serie  el acceso a las posiciones sólo se puede realizar en una

cierta secuencia (la dirección no se puede definir externamente de forma
“aleatoria”). El tiempo de acceso depende de la posción.
 Asociativa  el acceso a las posiciones no se realiza mediante una dirección
sino por medio de una parte de la propia información. Se accede por
contenido

- Según las permanencia de la información almacenada:
 Volátil: la información se pierde al desconectar la alimentación
 No volátil: la información se mantiene aunque se desconecte la
alimentación
 Volátil + batería / alimentación secundaria  “no volátil”
- Según el proceso de almacenamiento de la información:

 Activa: proceso de escritura de complejidad y duración similares al
de lectura
 Pasiva: proceso de escritura mucho más complejo y lento que el
de lectura

- ROM (Read-Only Memory):
 No volátil, Pasiva - > su contenido se graba durante el proceso de
fabricación y no es modificable. Contenido totalmente depurado. Grandes
tiradas (coste de fabricación)
 Acceso aleatorio
 Señales de control:
• CS: Chip Select -> Activa el circuito para realizar una operación
• OE: Output Enable -> Pasa de tercer estado a estado activo el DB para realizar
una operación de lectura
AB (“Address Bus”):
Bus de direcciones
DB (“Data Bus”):
Bus de datos
- Otros tipos de memorias no volátiles y pasivas que son evolución de
ROM:
 PROM (Programmable ROM) -> Programable por el usuario (una vez – OTP).
Contenido totalmente depurado. Evaluación de coste respecto a ROM en
función de la tirada. Circuito comercial -> Coste de programación.
• EPROM (Erasable PROM) -> Programable y borrable por el usuario. Borrado
completo con radiación ultravioleta (Ventana en el encapsulado para facilitar
el borrado). Limitación del numero de borrados. Prueba y depuración de
prototipos.
• EEPROM, E2PROM (Electrical Erasable PROM) -> Programable y borrable
por el usuario. Borrado posición a posición con impulsos eléctricos. Limitación
del número de borrados. Almacenar información que no puede perderse al
apagar la alimentación y que puede ser modificada en la vida útil del equipo.
• Flash -> Memoria programable y borrable por el usuario. Borrado eléctrico por
bloques de posiciones. Implementación de memorias de alta capacidad no
volátiles (ejem: Disco de estado solido).

- RAM (Random-Access Memory):
AB (“Address Bus”):
 Volátil Bus de direcciones
 Activa
 Acceso aleatorio
 Señales de control:
• CS: Chip Select
• OE: Output Enable

DB (“Data Bus”):
• WE: Write Enable Bus de datos
te  Tiempo de establecimiento (“setup”)

Tiempo que tiene que estar estable
el Bus de Datos antes de dar la
orden de escritura
tm  Tiempo de mantenimiento (“hold”)

Tiempo que tiene que permanecer
estable el Bus de Datos después del
cambio de la señal de escritura

- Tipos de memorias RAM:
 Memoria Estática (SRAM): más rápida (caché). Sí hay
alimentación la información no se pierde
Línea de bit
B B’
Transistor
de paso
6 transistores por bit 1 transistores por bit
WL
Celda básica de una SRAM Celda básica de una DRAM

 Memoria Dinámica (DRAM): Almacena la información con la carga de un
condensador.
• Más densa (más bit por área de silicio), más lenta por las recarga del condensador
• Realización de memoria principal.
• Para evitar la perdida de información por descarga del condensador, es necesario
realizar su recarga (refresco)
• La recarga hay que hacerla tras una lectura y de forma periódica
• Necesidad de circuito controlador
- Memorias de acceso serie:
 Cola - Tubo (FIFO, First In, First Out)
• Los datos se recuperan en el mismo orden en que hayan
sido escritos.
• Se utilizan en el intercambio de información entre
dispositivos que procesan información a distinta velocidad
(Memoria Temporal)
• Indicación de memoria llena (FF, Full FIFO) y vacía (EF,
Empty FIFO)
• Se puede realizar con una memoria RAM:
– Punteros de lectura y escritura  Realizados con contadores.
– Estructura circular -> los contadores son ascendentes.

FIFO FIFO FIFO
No escrito (libre) P_WR No escrito (libre) P_WR No escrito (libre)
P_WR No escrito (libre) No escrito (libre) No escrito (libre)
WR RD DATO C
No escrito (libre) DATO C P_RD
P_RD DATO B P_RD DATO B DATO B
DATO A DATO A Ya leído (libre)
Ya leído (libre) Ya leído (libre) Ya leído (libre)
Ya leído (libre) Ya leído (libre) Ya leído (libre)
- Memorias de acceso serie:
 Pila (LIFO, Last In First Out, Stack):
• Los datos se recuperan en orden inverso al de escritura
• Desbordamiento ascendente (descendente)  memoria llena (vacía)
• Se puede realizar con memoria RAM:
• Un solo puntero (P)  se trabaja siempre con la posición más “alta” de la pila
• Contador ascendente / descendente
PILA PILA PILA

Operación de Libre Operación de
Libre escritura Lectura Libre
Libre Libre Libre
WR (“Push”) Libre RD (“Pop”) Libre
Libre
Libre Libre Libre
P
Libre DATO C P=P-1 Libre
P P
DATO B P=P+1 DATO B DATO B
DATO A DATO A DATO A
Posición libre  aún no escrita o ya leída

• Implementación de funciones lógicas con memorias:
- Almacenar la(s) tabla(s) de verdad en memoria (Look-Up Table)
- Conectar las variables de entrada a los bits de dirección
- Las funciones lógicas se obtienen en los bits de datos al realizar una
operación de lectura
G1 G0 I1 I0 Y3 Y2 Y1 Y0
2m x n ROM
1 X X X 0 0 0 0
CS
OE X 0 X X 0 0 0 0
A0 D0 0 1 0 0 0 0 0 1
A1 D1 0 1 0 1 0 0 1 0
0 1 1 0 0 1 0 0
Am-1 Dn-1
0 1 1 1 1 0 0 0
Decodificador con 2 señales de Gate
- Con una memoria de m bits en el bus de direcciones y n bits por

posición, se pueden implementar hasta n funciones de hasta m bits
• Ejemplo: funciones aritméticas complejas

Tema 2 Combinacionales Memorias

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 2 Combinacionales Memorias

Cargado por

Copyright:

Formatos disponibles

EDyM. Electrónica Digital y Microcontroladores 2.

2. Puertas lógicas básicas

3. Bloques funcionales combinacionales

4. Memorias digitales con semiconductores

2. Puertas lógicas básicas

• Producto y suma lógicos: AND, OR (NAND, NOR)

X f=X+Y • O-exclusiva (XOR) X Y X XOR Y

Especialista en Electrónica para Componentes de Automoción

3. Bloques funcionales combinacionales

 Si (cualquiera de ellas) está inactiva, todas las salidas lo están

Especialista en Electrónica para Componentes de Automoción

 Cátodo común (‘0’  off, ‘1’  on)

Especialista en Electrónica para Componentes de Automoción

 S=0  D=A, S=1  D=B

Especialista en Electrónica para Componentes de Automoción

- MUX 2:1 de m bits

- MUX 2n:1 de 1 bit

Especialista en Electrónica para Componentes de Automoción

Especialista en Electrónica para Componentes de Automoción

 Dos números de n bits: a partir de sumadores totales de 1 bit

- Resta binaria en complemento a 2 (C2)  se realiza con

7-> 0111 => C2(7)= 1001

Especialista en Electrónica para Componentes de Automoción

4. Memorias digitales con semiconductores

 Identificación de posición -> con una direcciones de memoria ->

Especialista en Electrónica para Componentes de Automoción

• Definición y propiedades básicas:

Memorias con Semiconductores

Especialista en Electrónica para Componentes de Automoción

 Acceso serie  el acceso a las posiciones sólo se puede realizar en una

Especialista en Electrónica para Componentes de Automoción

- Según el proceso de almacenamiento de la información:

Especialista en Electrónica para Componentes de Automoción

Especialista en Electrónica para Componentes de Automoción

• OE: Output Enable

te  Tiempo de establecimiento (“setup”)

tm  Tiempo de mantenimiento (“hold”)

Especialista en Electrónica para Componentes de Automoción

Celda básica de una SRAM Celda básica de una DRAM

– Estructura circular -> los contadores son ascendentes.

• Contador ascendente / descendente

PILA PILA PILA

Especialista en Electrónica para Componentes de Automoción

- Con una memoria de m bits en el bus de direcciones y n bits por

También podría gustarte