Universidad Galileo

FISICC
Electrónica II
Ingeniería en Mecatrónica / Electrónica

Proyecto No. 1
Circuito Lógico Combinacional para sumar y multiplicar números de dos bits

Diego Fernando Iboy Pacheco - 21008498

Brandon Eduardo Mendoza Espinoza - 21007134

Guatemala, 7 de febrero del 2023

Resumen:
En este proyecto se pone en prác ca todo el conocimiento adquirido en clase con relación al diseño
de circuitos lógicos combinacionales visto en clase para diseñar un circuito capaz de tomar dos
números de dos bits, A y B, y sumarlos o mul plicarlos para desplegar el resultado en un display 7
segmentos con ayuda de un decodificador 7447 o un decodificador 7448.

El circuito lógico combinacional para sumar y restar los números A y B se hizo mediante el análisis y
simplificación por método de mapas de Karnaugh, obteniendo primero funciones mediante tablas
de verdad, teniendo 5 entradas: la operación a realizar, sea suma o mul plicación (representada por
Op), los dos bits del número A (representado por las entradas a 1 y a0), y los dos bits del número B
(representado por las entradas b1 y b0); y las salidas dadas por los bits del resultado de la operación,
que son 4 por ser el número de bits del resultado máximo que se puede obtener con las sumas y
mul plicaciones entre las combinaciones de A y B, representando los 4 bits por m3, m2, m1 y m0.

Una vez obtenidas las tablas de verdad, se realizó el análisis y simplificación mediante mapas de
Karnaugh para obtener las funciones simplificadas y el circuito lógico combinacional para cada
salida, y así poder simular el circuito completo y armarlo de manera sica sobre un protoboard y
compuertas lógicas.

Obje vos:
 Aplicar los conocimientos obtenidos en clase respecto al diseño de circuitos lógicos
combinacionales.
 Prac car el armado de circuitos digitales en protoboard.
 Prac car el desarrollo de un proyecto de propósito específico.

Procedimiento de Diseño del Proyecto:

Dados dos números A y B, siendo ambos de dos bits:

𝐴→𝑎 𝑎
𝐵→𝑏 𝑏
Se busca sumar o mul plicar A y B, siendo M el resultado de cualquiera de las dos operaciones tal
que sea un número de 4 bits:

𝑀→𝑚 𝑚 𝑚 𝑚
M es de 4 bits ya que el resultado máximo a obtener está dado por la mul plicación entre A y B
cuando 𝐴 = 11 y 𝐵 = 11 , siendo este resultado 𝑀 = 9 = 1001 . Para escoger la operación a
realizar, se ene un bit extra Op. Si 𝑂𝑝 = 0 , la operación a realizar será suma, mientras que si 𝑂𝑝 =
1 se realizará la mul plicación. De esta manera se definen los inputs y outputs del circuito:

𝑖𝑛𝑝𝑢𝑡𝑠 → 𝑂 𝑎 𝑎 𝑏 𝑏

𝑜𝑢𝑡𝑝𝑢𝑡𝑠 → 𝑚 𝑚 𝑚 𝑚
 Diagrama de entradas y salidas del proyecto.

Teniendo en cuenta los requisitos del proyecto, el proyecto se puede realizar de acuerdo a la solución
mostrada en el siguiente diagrama.

Diagrama de solución de proyecto.

Teoría:
Compuertas Lógicas

Las compuertas lógicas son los bloques básicos de construcción de los circuitos lógicos
combinacionales. Son disposi vos electrónicos que realizan una operación lógica en una o varias
entradas y producen una salida, que puede ser u lizada como entrada para otras compuertas lógicas
o para disposi vos digitales más complejos.

Existen varios pos de compuertas lógicas, pero las más comunes son:

 Compuerta AND: realiza la operación lógica "y" entre dos o más entradas, y su salida será
"1" si todas las entradas son "1", y "0" en cualquier otro caso.

X Y X*Y
0 0 0
0 1 0
1 0 0
1 1 1
Tabla de verdad de la compuerta AND.
  Compuerta OR: realiza la operación lógica "o" entre dos o más entradas, y su salida será "1"
si al menos una de las entradas es "1", y "0" si todas las entradas son "0".

X Y X+Y
0 0 0
0 1 1
1 0 1
1 1 1
Tabla de verdad de la compuerta OR.

 Compuerta NOT: realiza la operación lógica "no" a una única entrada, y su salida será el valor
inverso de la entrada.

X X‘
0 1
1 0
Tabla de verdad de la compuerta NOT.

Además de las compuertas AND, OR y NOT, también existen otras compuertas lógicas, como las
compuertas XOR (o exclusivo), que realizan operaciones lógicas más complejas.

X Y XꚚY
0 0 0
0 1 1
1 0 1
1 1 0
Tabla de verdad de la compuerta XOR.

Circuito Lógico Combinacional

Un circuito lógico combinacional es un po de circuito digital que se u liza para realizar operaciones
lógicas en la que la salida depende únicamente de las entradas presentes en ese momento. En otras
palabras, la salida de un circuito lógico combinacional se calcula de manera inmediata y sin
almacenar información en el circuito.

Este po de circuito está compuesto por puertas lógicas que se interconectan para realizar una
función específica, como sumas y mul plicaciones, entre otros. Cada puerta lógica ene una o varias
entradas y una única salida, y su salida está determinada por la operación lógica que se realiza en
sus entradas.

Técnica de Mapas de Karnaugh

La técnica de mapas de Karnaugh, también conocida como mapa K o mapa de Karnaugh, es una
técnica de simplificación de funciones lógicas booleanas que se u liza para construir circuitos lógicos
combinacionales. Esta técnica se basa en la agrupación de términos de una función booleana en
cuadros de longitudes con dimensiones de potencias de 2, con el obje vo de encontrar patrones
que permitan simplificar la función. Finalmente, se puede u lizar la simplificación obtenida para
diseñar un circuito lógico combinacional u lizando las compuertas lógicas adecuadas, como AND,
OR y NOT, para implementar la función booleana.

Una vez definidos los inputs y outputs de nuestro proyecto, se puede obtener la tabla de verdad del
circuito al hacer las sumas y mul plicaciones entre las combinaciones de A y B posibles.

𝑂 𝑎 𝑎 𝑏 𝑏 𝑚 𝑚 𝑚 𝑚
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 0 1 1 0 0 1 1
0 0 1 0 0 0 0 0 1
0 0 1 0 1 0 0 1 0
0 0 1 1 0 0 0 1 1
0 0 1 1 1 0 1 0 0
0 1 0 0 0 0 0 1 0
0 1 0 0 1 0 0 1 1
0 1 0 1 0 0 1 0 0
0 1 0 1 1 0 1 0 1
0 1 1 0 0 0 0 1 1
0 1 1 0 1 0 1 0 0
0 1 1 1 0 0 1 0 1
0 1 1 1 1 0 1 1 0
1 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 0
1 0 0 1 0 0 0 0 0
1 0 0 1 1 0 0 0 0
1 0 1 0 0 0 0 0 0
1 0 1 0 1 0 0 0 1
1 0 1 1 0 0 0 1 0
1 0 1 1 1 0 0 1 1
1 1 0 0 0 0 0 0 0
1 1 0 0 1 0 0 1 0
1 1 0 1 0 0 1 0 0
1 1 0 1 1 0 1 1 0
1 1 1 0 0 0 0 0 0
1 1 1 0 1 0 0 1 1
1 1 1 1 0 0 1 1 0
1 1 1 1 1 1 0 0 1

Tabla de verdad del circuito.

Dada la tabla de verdad, se aplicó la técnica de simplificación de funciones booleanas por mapas de
Karnaugh en cada uno de los bits del resultado de la operación, es decir, 𝑚 , 𝑚 , 𝑚 , 𝑚 .
Decodificador 7448

El decodificador 7448 es un circuito integrado que se u liza para conver r señales binarias en una
representación decimal para su visualización en un display de 7 segmentos. Es decir, convierte una
entrada de cuatro bits en un número decimal que se puede mostrar en un display de 7 segmentos.

El decodificador 7448 ene cuatro entradas, A, B, C y D, que representan el número binario que se
desea conver r. En el caso del proyecto, las entradas del 7448 estarán dadas por 𝑚 𝑚 𝑚 𝑚 ,
respec vamente.

El circuito u liza la combinación de estas entradas para generar una de las diez salidas
correspondientes a los dígitos decimales de 0 a 9. Además, el circuito incluye una salida de signo
decimal (DOT), que se u liza para ac var el punto decimal en el display de 7 segmentos.

El circuito del decodificador 7448 está diseñado para ser compa ble con una amplia variedad de
displays de 7 segmentos, incluyendo displays comunes catódicos y anódicos. El circuito también
incluye un puerto de habilitación (ENABLE) que se u liza para ac var o desac var la salida de la
unidad.
Para u lizar el decodificador 7448, se debe conectar la entrada binaria de cuatro bits a las entradas
A, B, C y D del circuito, y la salida decimal a los segmentos correspondientes del display de 7
segmentos.

Diagrama esquemá co del 7447 y del display 7 segmentos.

Simulación:
Para comprobar el funcionamiento del diseño se realizó una simulación del circuito en Mul sim. Se
muestran los diagramas de cada salida a con nuación. Notar que algunas operaciones como AND’s
se comparten entre circuitos, con el fin de ahorrar en chip’s a u lizar.

Diagramas esquemá cos de circuitos lógicos combinacionales para m3 y m2.

 Diagramas esquemá cos de circuitos lógicos combinacionales para m1 y m0.

Diagrama esquemá co de circuito combinacional completo.

Notar que para los LED’s del display 7 segmentos se u lizaron resistores de 220Ω, debido a que fue
el valor de resistor comercial más cercano a 340Ω encontrado en las ventas de componentes
electrónicos.
Materiales:
 Cable para protoboard.
 1 dipswitch.
 1 decodificador 7448.
 1 display 7 segmentos de cátodo común.
 4 circuitos integrados 74LS08.
 1 circuito integrado 74LS04.
 2 circuitos integrados 74LS32.
 2 circuitos integrados 74LS86.
 5 resistores de 10kΩ.
 7 resistores de 220Ω.
 3 breadboard.
 Fuente de voltaje.

Procedimiento de armado:
Teniendo ya las funciones simplificadas para cada una de las salidas, se procedió a armar cada una
de las funciones u lizando compuertas lógicas hasta tener las 4 salidas del circuito combinacional
diseñado.

Circuito combinacional armado en protoboard.

Al tener las implementados ya a 𝑚 , 𝑚 , 𝑚 , 𝑦 𝑚 sobre la protoboard, se procedió a conectar
dichos bits al circuito integrado 7448 para generar los valores en el display 7 segmentos de cátodo
común.

Imágenes del circuito funcionando y generando los resultados de las operaciones en el display 7
segmentos.
Recomendaciones:
 Administrar mejor el empo, comenzar a comprar los componentes con an cipación y
resolver cualquier duda lo antes posible, de esta manera podremos terminar cualquier
proyecto.

 Tener cuidado con la configuración del dipswitch, ya que la salida dependerá al estar cerrado
el switch si será uno o cero lógicos.

 Verificar cada una de las conexiones en el protoboard, ya que a veces está algún cable mal
conectado y puede hacer un cortocircuito o dañar los componentes electrónicos.

 U lizar punta lógica para encontrar y verificar que no haya ninguna conexión incorrecta.

 Verificar si cada uno de los bits ene la salida esperada a través de la tabla antes de unirlo
todo al 7448.