Lógica Combinatoria Modular

UNIVERSIDAD DEL VALLE – SEDE ZARZAL
FACULTAD DE INGENIERÍA
ESCUELA DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
Programa Académico de Ingeniería Electrónica
Diseño Lógico Combinacional
Periodo académico: 2023-1
LÓGICA COMBINATORIA MODULAR

COMPARADORES
La función básica de un comparador consiste en comparar las magnitudes de dos cantidades binarias para determinar su
relación. En su forma más sencilla, un circuito comparador determina si dos números son iguales.
Igualdad
Desigualdad
Además de disponer de una salida que indica si los dos números son iguales, muchos circuitos integrados
comparadores tienen salidas adicionales que indican cuál de los dos números que se comparan es el mayor. Esto
significa que existe una salida que indica cuándo el número A es mayor que el número B (A > B) y otra salida que
indica cuándo A es menor que B (A < B), como se muestra en el símbolo lógico del comparador de cuatro bits de
la figura.
EL COMPARADOR DE MAGNITUD DE 4 BITS 74HC85

El 74HC85 es un comparador que también se encuentra disponible en otras familias de circuitos integrados. El
diagrama de pines y el símbolo lógico se muestran en la figura. Observe que este dispositivo tiene todas las
entradas y salidas del comparador visto anteriormente y, además, tiene tres entradas en cascada: A < B, A = B y
A > B. Estas entradas permiten utilizar varios comparadores en cascada para la comparación de cualquier número
binario con más de cuatro bits. Para ampliar el comparador, las salidas A < B, A = B y A > B del comparador de
menor orden se conectan en cascada a las entradas del siguiente comparador de orden inmediatamente superior.
El comparador de menor orden tiene que tener un nivel ALTO en la entrada A = B y un nivel BAJO en las entradas
A < B y A > B. Este dispositivo está disponible en otras familias CMOS y TTL. Consulte el sitio web de Texas
Instruments en www.ti.com.
1
Conexión en cascada para comparar dos números de 8 bits:
CONSEJOS PRÁCTICOS
La mayoría de los dispositivos CMOS contienen circuitería de protección para protegerse frente a daños
generados por altas tensiones estáticas o campos eléctricos. Sin embargo, deben tomarse precauciones para
evitar la aplicación de cualquier tensión mayor que la tensión máxima nominal. Para un funcionamiento
correcto, las tensiones de entrada y salida deberían estar comprendidas entre tierra y VCC. Recuerde
también que las entradas no utilizadas deberán conectarse siempre a un nivel lógico apropiado (tierra o
VCC). Las salidas no utilizadas pueden dejarse en circuito abierto.
2
DECODIFICADORES
La función básica de un decodificador es detectar la presencia de una determinada combinación de bits (código)
en sus entradas y señalar la presencia de este código mediante un cierto nivel de salida. En su forma general, un
decodificador posee n líneas de entrada para gestionar n bits y en una de las 2 n líneas de salida indica la presencia
de una o más combinaciones de n bits. Los principios básicos se pueden extender a otros decodificadores.
El decodificador de 4 bits
Para poder decodificar todas las posibles combinaciones de cuatro bits, se necesitan dieciséis puertas de
decodificación (24=16). Este tipo de decodificador se denomina comúnmente decodificador de 4 líneas a 16 líneas,
ya que existen cuatro entradas y dieciséis salidas, o también se le llama decodificador 1 de 16, ya que, para
cualquier código dado en las entradas, sólo se activa una de las dieciséis posibles salidas. En la Tabla 6.4 se
muestra una lista de los dieciséis códigos binarios y sus correspondientes funciones de decodificación.
La etiqueta BIN/DEC indica que una entrada binaria produce su correspondiente

salida decimal. Las etiquetas 8, 4, 2 y 1 en las entradas representan los pesos
binarios de los bits de entrada (23 22 21 20).
EL DECODIFICADOR 1 DE 16 74HC154
El 74HC154 es un buen ejemplo de un decodificador en

circuito integrado. Su símbolo lógico se muestra en la figura.
En este tipo de dispositivo existe una función de activación
(enable, EN), que se implementa mediante una puerta NOR
utilizada como negativa-AND. En las entradas de selección
del chip, തതതതത
𝐶𝑆1 y തതതതത
𝐶𝑆2 , se requiere un nivel BAJO para obtener
en la salida de la puerta de activación (EN, enable) un nivel
ALTO. La salida de la puerta de activación se conecta a una
entrada de cada puerta NAND del decodificador, por lo que
debe estar a nivel ALTO para que las puertas NAND se
activen. Si la puerta de activación no se activa mediante un
nivel BAJO en ambas entradas, entonces las dieciséis salidas
(Y) del decodificador estarán a nivel ALTO
independientemente del estado de las cuatro variables de
entrada A0, A1, A2 y A3. Este dispositivo puede estar
disponible en otras familias CMOS o TTL. Consulte el sitio
web de Texas Instruments en www.ti.com.
3
Decodificador de 5 bits construido con dos 74HC154
Aplicación
4
El decodificador BCD a decimal

Un decodificador BCD a decimal convierte cada código BCD (código 8421) en uno de los diez posibles dígitos
decimales. Frecuentemente, se le denomina decodificador de 4-líneas a 10-líneas o decodificador 1 de 10.
El decodificador BCD a 7-segmentos

El decodificador BCD a 7-segmentos acepta el código BCD en sus entradas y proporciona salidas capaces de
excitar un display de 7-segmentos para generar un dígito decimal. En la Figura siguiente se muestra el diagrama
lógico de un decodificador básico de 7-segmentos.
EL DECODIFICADOR /CONTROLADOR BCD A 7-SEGMENTOS 74LS47

El 74LS47 es un ejemplo de circuito integrado que decodifica una entrada BCD y controla un display de 7-
segmentos. Además de estas características de decodificación y control, el 74LS47 posee características
adicionales, como las indicadas en el símbolo lógico de la siguiente figura por las funciones തതതത
𝐿𝑇, തതതതത
𝑅𝐵𝐼 , തതത തതതതതത .
𝐵𝐼 /𝑅𝐵𝑂
Como indican los círculos del símbolo lógico, todas las salidas (de a a g) son activas a nivel BAJO, al igual que
lo son (Lamp Test, entrada de comprobación), RBI (Ripple Blanking Input) y (Blanking Input/Ripple Blanking
Output). Las salidas pueden controlar directamente un display de 7-segmentos en ánodo común. Además de
decodificar una entrada BCD y generar las apropiadas salidas para 7-segmentos, el 74LS47 posee las funciones
5
de entra da de comprobación y de supresión de cero. Este dispositivo puede estar disponible en otras familias
CMOS o TTL. Consulte el sitio web de Texas Instruments en www.ti.com.
• Cuando LT en nivel bajo y BI/RBO en nivel alto, se encienden todos los elementos del display (verifica
se algún led está fundido).
• La supresión de ceros es una característica para eliminar los ceros innecesarios. Por ejemplo, en un display
de 6 dígitos, el valor 6.4 aparecerá como 006.400.
• Esta supresión se logra con las funciones RBI y BI/RBO.
• RBI es la entrada del borrado en cascada y RBO es la salida del borrado en cascada.
• BI es la entrada de borrado y comparte el mismo pin de RBO.
• LT (Lamp Test).
• RBI (Ripple Blanking Input).
• BI/RBO (Blanking Input/Ripple Blanking Output).
6
Diagrama que ilustra la supresión de ceros.
CODIFICADORES
Un codificador es un circuito lógico combinacional que, esencialmente, realiza la función “inversa” del
decodificador. Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa un
dígito, como puede ser un dígito decimal u octal, y lo convierte en una salida codificada, como BCD o binario.
Los codificadores se pueden diseñar también para codificar símbolos diversos y caracteres alfabéticos. El proceso
de conversión de símbolos comunes o números a un formato codificado recibe el nombre de codificación.
Codificador decimal para BCD
Circuito lógico combinacional que realiza la

función inversa del codificador. Realiza la
conversión de símbolos comunes o números a
código BCD (codificación).
7
Codificador 74HC147
Es un codificador de prioridad que permite identificar el dígito decimal de mayor orden (activo), ignorando los
dígitos de menor orden (también activos).
Aplicación típica
8
MULTIPLEXORES (SELECTORES DE DATOS)

Un multiplexor (MUX) es un dispositivo que permite dirigir la información digital procedente de diversas fuentes
a una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor básico posee
varias líneas de entrada de datos y una única línea de salida. También posee entradas de selección de datos, que
permiten conmutar los datos digitales provenientes de cualquier entrada hacia la línea de salida. A los
multiplexores también se les conoce como selectores de datos.
EL CUÁDRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS 74HC157

El 74HC157, al igual que su versión LS, está formado por cuatro multiplexores de dos entradas. Cada uno de los
cuatro multiplexores comparten una misma línea de selección de datos y una de habilitación (enable). Ya que sólo
existen dos entradas de datos que puedan ser seleccionadas en cada multiplexor, es suficiente con tener una única
entrada de selección.
Un nivel BAJO en la entrada de habilitación permite al dato de entrada seleccionado pasar a la salida. Un nivel
ALTO en la entrada evita que los datos pasen a la salida, es decir, inhabilita los multiplexores. Este dispositivo
puede estar disponible en otras familias CMOS o TTL. Consulte el sitio web de Texas Instruments en
www.ti.com.
9
EL MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74LS151

El 74LS151 tiene ocho entradas de datos (D0 −D7) y, por tanto, tres líneas de entrada de dirección o de selección
de datos (S0-S2). Se necesitan tres bits para seleccionar cualquiera de las ocho entradas de datos (23 = 8). Un nivel
BAJO en la entrada de habilitación permite que los datos de entrada seleccionados pasen a la salida. Observe que
se encuentran disponibles tanto la salida de datos como su complemento. En la figura se muestra (a) el diagrama
de pines y en la parte (b) el símbolo lógico ANSI/IEEE.
Multiplexores 74LS151 y cualquier otra lógica necesaria para multiplexar 16 líneas de datos en
una única línea de salida de datos.
10
Display multiplexor de 7-segmentos. La figura muestra un método simplificado de multiplexación de números

BCD para un display de 7-segmentos. En este ejemplo, se visualizan en el display de 7-segmentos números de
dos dígitos, mediante el uso de un único decodificador BCD a 7-segmentos. Este método básico de multiplexación
puede ampliarse para visualizar números con cualquier cantidad de dígitos.
Su funcionamiento básico es el siguiente. Se aplican dos dígitos BCD (A3A2A1A0 y B3B2B1B0) a las entradas
de un multiplexor. Se aplica una señal cuadrada a la línea de selección de datos de forma que, cuando está a nivel
BAJO, los bits de A (A3A2A1A0) pasan a las entradas del decodificador BCD a 7-segmentos74LS47. El nivel
BAJO en la entrada de selección de datos genera un nivel BAJO en la entrada A1 del decodificador de 2-líneas a
4-líneas74LS139, activando su salida 0 y habilitando el display del dígito A, al conectar su terminal común a
masa. El dígito A se encuentra ahora encendido, mientras que el B está apagado.
Cuando la línea de selección de datos pasa a nivel ALTO, los bits de B (B3B2B1B0) pasan a las entradas del
decodificador BCD a 7-segmentos. Ahora se activa la salida 1 del decodificador 74LS139, encendiendo el display
del dígito B, que pasa a visualizarse, mientras que el A se encuentra apagado. El ciclo se repite a la frecuencia de
la señal cuadrada que se aplica a la entrada de selección de datos. Esta frecuencia tiene que ser lo suficientemente
alta (unos 30 Hz) para evitar el parpadeo en los displays cuando se multiplexa la presentación de los dígitos.
11
Generador de funciones lógicas.

Una aplicación muy útil de los multiplexores/selectores de datos consiste en la generación de funciones lógicas
combinacionales en forma de suma de productos. Cuando se emplea de esta manera, este dispositivo puede
reemplazar puertas lógicas discretas, puede reducir significativamente el número de circuitos integrados y permite
que los cambios en el diseño sean mucho más sencillos.
Con el fin de ilustrar esto, se ha utilizado un multiplexor/selector de datos de 8 entradas 74LS151, para
implementar cualquier función lógica de 3 variables, conectando las variables a las entradas de selección de datos
y asignando a cada entrada de datos el nivel lógico requerido por la tabla de verdad para dicha función. Por
ejemplo, si la función es 1 cuando la combinación de variables es 𝐴തതത2 തതത
𝐴1 തതത
𝐴0, la entrada 2 (seleccionada por 010)
se conecta a un nivel ALTO. Este nivel ALTO pasa a la salida cuando esta combinación particular de variables
ocurre en las líneas de selección de datos. Un ejemplo nos servirá para clarificar esta aplicación.
Ejemplo:
12
DEMULTIPLEXORES
Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor. Toma datos de una
línea y los distribuye a un determinado número de líneas de salida. Por este motivo, el demultiplexor se conoce
también como distribuidor de datos. Como veremos, los decodificadores pueden utilizarse también como
demultiplexores.
EL DEMULTIPLEXOR 74HC154
13
Ejercicios:
1. Se aplican las formas de onda mostradas en la siguiente figura 6.79 a las entradas del comparador. Determinar
la señal de salida (A=B).
2. Para el comparador de 4 bits de la figura, dibujar cada forma de onda de salida para las entradas que se
muestran. Las salidas son activas a nivel ALTO.
3. Se aplican secuencialmente números BCD al decodificador BCD-decimal de la figura. Dibujar un diagrama

de tiempos que muestre cada salida en relación con el resto de las señales de salida y con las de entrada.
14
4. Un decodificador/excitador de 7-segmentos controla el display de la figura. Si se aplican las formas de onda

de entrada que se muestran, determinar la secuencia de dígitos que aparece en el display.
5. En el demultiplexor de la figura, determinar la salida para los siguientes estados de entrada: D0 = 0, D1= 1,
D2= 1, D3= 0, S0 = 1, S1 = 0. Si las entradas de selección de datos del multiplexor se secuencian tal y como
se muestra en las formas de onda mostradas, determine la forma de onda de salida para los datos de entrada
15

Lógica Combinatoria Modular - Decodificadores - Multiplexores

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Lógica Combinatoria Modular - Decodificadores - Multiplexores

Cargado por

Copyright:

Formatos disponibles

UNIVERSIDAD DEL VALLE – SEDE ZARZAL

EL COMPARADOR DE MAGNITUD DE 4 BITS 74HC85

Conexión en cascada para comparar dos números de 8 bits:

La etiqueta BIN/DEC indica que una entrada binaria produce su correspondiente

El 74HC154 es un buen ejemplo de un decodificador en

Decodificador de 5 bits construido con dos 74HC154

El decodificador BCD a decimal

El decodificador BCD a 7-segmentos

EL DECODIFICADOR /CONTROLADOR BCD A 7-SEGMENTOS 74LS47

Diagrama que ilustra la supresión de ceros.

Codificador decimal para BCD

Circuito lógico combinacional que realiza la

MULTIPLEXORES (SELECTORES DE DATOS)

EL CUÁDRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS 74HC157

EL MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74LS151

Display multiplexor de 7-segmentos. La figura muestra un método simplificado de multiplexación de números

Generador de funciones lógicas.

3. Se aplican secuencialmente números BCD al decodificador BCD-decimal de la figura. Dibujar un diagrama

4. Un decodificador/excitador de 7-segmentos controla el display de la figura. Si se aplican las formas de onda

También podría gustarte