LOS TRANSISTORES DE EFECTO DE CAMPO

En el capítulo anterior hemos visto que en los transistores bipolares una pequeña
corriente de base controla una corriente de colector muy superior. Los transistores de
efecto de campo son dispositivos de tres terminales en los que la corriente principal se
controla mediante una tensión. Las características principales son:
1. La potencia de control es nula, es decir, no se absorbe corriente por el terminal
de control.
2. Una señal muy débil puede controlar el dispositivo.
3. La tensión de control se emplea para crear un campo eléctrico.
Hay dos familias de transistores de efecto de campo: los JFET y los MOSFET. Pese a
que el concepto básico de los FET se conocía ya en 1930, estos dispositivos solo
empezaron a fabricarse comercialmente a partir de la década de los 60. Y a partir de
los 80 los transistores de tipo MOSFET han alcanzado una enorme popularidad.
Comparados con los BJT, los transistores MOS ocupan menos espacio, es decir,
dentro de un circuito integrado puede incorporase un numero mayor. Además su
proceso de fabricación es también más simple. Además, existe un gran número de
funciones lógicas que pueden ser implementadas unicamente con transistores MOS
(sin resistencias ni diodos). Esto ha hecho del transistor MOS el componente estrella
de la electrónica digital.
En este capítulo se explica el principio de funcionamiento de ambos tipos de
dispositivos, así como sus modelos circuitales elementales.

1. TRANSISTOR DE EFECTO DE CAMPO DE UNION (JFET)

Un JFET de canal N se fabrica difundiendo una región de tipo P en un canal de tipo N,
tal y como se muestra en la Figura 1. A ambos lados del canal se conectan los
terminales de fuente (S, Source) y drenaje (D, Drain). El tercer terminal se denomina
puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

1
Los símbolos de este tipo de dispositivos son:

Figura 2: Símbolos de los transistores JFET

Las explicaciones incluidas en este capítulo se refieren fundamentalmente al transistor

NJFET, teniendo en cuenta que el principio de operación del PJFET es análogo.

1.1 PRINCIPIO DE OPERACION DEL NJFET

A continuación se explica como se controla la corriente en un JFET. Al igual que

sucede con los transistores BJT el JFET tiene tres regiones de operación:

• Región de corte

• Región lineal
• Región de saturación
Es preciso hacer notar que en este caso, la saturación alude a un fenómeno
completamente distinto al de los transistores BJT.

1.1.1 Región de corte

Centremos nuestra atención en la Figura 1. La zona de tipo P conectada a la puerta
forma un diodo con el canal, que es de .tipo N. Como se recordara, cuando se forma
una unión PN aparecen en los bordes de la misma una zona de deplección en la que
no hay portadores de carga libres. La anchura de dicha zona depende de la
polarización aplicada. Si esta es inversa, la zona se hace más ancha,
proporcionalmente a la tensión aplicada. Aplicando una tensión VGS negativa
aumentamos la anchura de la zona de deplección, con lo que disminuye la
anchura del canal N de conducción.

Si el valor de VGS se hace lo suficientemente negativo, la región de agotamiento se

extenderá completamente a través del canal, con lo que la resistencia del mismo se
hará infinita y se impedirá el paso de ID (Figura 3). El potencial al que sucede este
fenómeno se denomina potencial de bloqueo (Pinch Voltage, Vp).

2
 Figura 3: Esquema del transistor JFET de canal N polarizado con la tensión de
bloqueo
Por lo tanto, para valores más negativos que VP el transistor NJFET se encuentra
polarizado en la región de corte, y la corriente de drenaje resulta ser nula.

1.1.2 Región lineal

Si en la estructura de la Figura 1 se aplica una tensión VDS mayor que cero, aparecerá
una corriente circulando en el sentido del drenaje a la fuente, corriente que Ilamaremos
lD. El valor de dicha corriente estará limitado por la resistencia del canal N de
conducción. En este caso pueden distinguirse dos situaciones según sea VDS grande o
pequeña en comparación con VGS.

1.1.2.1 Valores pequeños del voltaje drenaje-fuente

La Figura 4 presenta la situación que se obtiene cuando se polariza la unión GS con
una tensión negativa, mientras que se aplica una tensión entre D y S menor.

Por el terminal de puerta (G) no circula más que la corriente de fuga del diodo GS, que
en una primera aproximación podemos considerar despreciable. La corriente ID
presenta una doble dependencia:
• La corriente ID es directamente proporcional al valor de VDS
• La anchura del canal es proporcional a la diferencia entre VGS y VP. Como ID
esta limitada por la resistencia del canal, cuanto mayor sea VGS - Vp, mayor será
la anchura del canal, y mayor la corriente obtenida.
Los dos puntos anteriores se recogen en la siguiente expresión:

i D ≈ (vGS − v P ) * v DS
Por lo tanto, en la región lineal obtenemos una corriente directamente proporcional a
VGS y a VDS.

3
 Figura 4: Esquema del transistor JFET de canal N polarizado con Vps < 0

1.1.2.2 Valores altos del voltaje drenaje-fuente

Para valores de VDS comparables y superiores a VGS Ia situación cambia con respecto al
caso anterior: la resistencia del canal se convierte en no lineal, y el JFET pierde su
comportamiento óhmico. Veamos por que sucede esto.
Cuando se aplica un voltaje VDS al canal de 5 voltios, por ejemplo, este se distribuye a lo
largo del canal, es decir, en las proximidades del terminal D la tensión será de 5 V, pero
a medio camino la corriente circulante habrá reducido su potencial a la mitad (2,5 V), y
en el terminal S el potencial será nulo. Por otra parte, si VGS es negativa (-2 V, por
ejemplo), la tensión se distribuirá uniformemente a lo largo de la zona P, al no existir
ninguna corriente (Figura 5). (NOTA: se desprecia la caída de tensión en las zonas
situadas por debajo de los contactos).

Figura 5: Esquema del transistor JFET de canal N polarizado

4
Sigamos adelante. En las proximidades del terminal S Ia tensión inversa aplicada es de
2 V, que se corresponde con la V GS = -2 V. Sin embargo, conforme nos acercamos a D
esta tensión aumenta: en la mitad del canal es de 4,5 V, y en D alcanza 7 V. La
polarización inversa aplicada al canal no es constante, con lo que la anchura de la
zona de deplección tampoco lo será (Figura 6). Cuando VDS es pequeña, esta
diferencia de anchuras no afecta a la conducción en el canal, pero cuando aumenta, la
variación de la sección de conducción hace que la corriente de drenaje sea una función
no lineal de V DS , y que disminuya con respecto a la obtenida sin tener en cuenta este
efecto.

Figura 6: Esquema del transistor JFET de canal N en la región de conducción no lineal

1.1.3 Región de saturación

Si Vos se incrementa mas, se llegará a un punto donde el espesor del canal en el
extremo del drenaje se acerque a cero. A partir de ese momento, la corriente se
mantiene independiente de VDS, puesto que los incrementos de tensión provocan un
mayor estrechamiento del canal, con lo que la resistencia global aumenta (Figura 7).
La región de saturación se da cuando se estrangula el canal en el drenaje, lo que
sucede cuando la tensión puerta-drenaje es más negativa que Vp, es decir:
VGD < VP => VGS - VDS < VP => VDS > VGS - VP
Para el caso en que VGS = 0,la corriente a la que se produce la saturación es IDSS, el
cual es un parámetro característico de los JFET. Para valores mayores de VGS
(negativos para los NJFET), la corriente a la que se produce la saturación es menor a
IDSS.
Antes de seguir adelante, comparemos las figuras Figura 3 y Figura 7. En el caso del
bloqueo, todo el canal resulta afectado por la zona de deplección, que es constante
porque la tensión VGS se aplica uniformemente a lo largo de la unión. En cambio, en la
región de corriente constante solo parte del canal a llegado al bloqueo (provocado por
VDS, que varia a lo largo del mismo), y es lo que permite la circulación de la corriente.

5
 Figura 7: Esquema del transistor JFET de canal N en la región de corriente
constante

1.2 CARACTERISTICAS DE TRANSFERENCIA DEL JFET

De gran valor en eI diseño con JFET es la característica de transferencia, que es una
gráfica de la corriente de drenaje, i D , como función de la tensión compuerta a fuente,
vGS, por encima del estrangulamiento. Se grafica con V DS igual a una constante,
aunque la característica de transferencia es en esencia independiente de V DS pues,
luego de que el FET llega al estrangulamiento, i D permanece constante para valores
mayores de V DS . Esto se puede ver a partir de las curvas i D -V DS de la figura 8, donde
cada curva se vuelve plana para valores de VDS > Vp. Cada curva tiene un punto de
saturación diferente.
En la figura 8, se muestran las características de transferencia y las características i D -
v GS para un JFET de canal n. Se grafican con el eje i D común. Las características de
transferencia se pueden obtener de una extensión de las curvas i D -V DS . Un método útil
de determinar la característica de transferencia es con ayuda de la siguiente relación
(ecuación de Shockley):
2
iD ⎛ v ⎞
≈ ⎜1 − GS ⎟ (1)
I DSS ⎜ Vp ⎟
⎝ ⎠

Por tanto, solo se necesita conocer I DSS y VP, y toda la característica queda deter-
minada. Las hojas de datos de los fabricantes a menudo dan estos dos parámetros, por
lo que se puede construir la característica de transferencia o utilizar la ecuación (1)
directamente. Nótese que i D se satura (es decir, se vuelve constante) conforme V DS
excede la tensión necesaria para que el canal se estrangule. Esto se puede expresar
como una ecuación para vDS(sat) para cada curva, como sigue:

v DS ( sat ) = vGS − V p

Conforme vGS se vuelve más negativo, el estrangulamiento se produce a menores

valores de vDS y la corriente de saturación se vuelve más pequeña. La región útil para
6
operación lineal es por arriba del estrangulamiento y por debajo de la tensión de
ruptura. En esta región, iD está saturada y su valor depende de vGS, de acuerdo con la
ecuación (1) o con la característica de transferencia.
Las curvas características de transferencia e iD-v DS para el JFET, que se muestran en
la figura 8, son diferentes de las curvas similares para el BJT: el FET es un dispositivo
controlado por tensión, mientras que el BJT se controla por corriente. El parámetro de
control para el FET es la tensión compuerta-fuente en lugar de la corriente de base,
como en el BJT.
Existen otras dos diferencias entre el FET y el BJT. Primero, el espaciamiento vertical
entre pares de curvas paramétricas para el FET no está relacionado de manera lineal
con el valor del parámetro de control. Así por ejemplo, en la figura 8 la distancia entre la
curva con vGS = 0 V y la curva con vGS = - 1 V no es la misma que entre la curva con
vGS = - 1 V y la curva con vGS = -2 V. Esto contrasta con las curvas para el BJT, donde
existe una relación más lineal.

Figura 8: Característica de transferencia en un NJFET

La segunda diferencia se relaciona con el tamaño y la forma de la región óhmica de las
curvas características. Recuérdese que al utilizar BJT se evita la operación no lineal
pues no se utiliza el transistor por debajo del 5% de los valores de vCE , que se
denomina región de saturación. Se observa que el ancho de la región óhmica para el
FET es función de la tensión compuerta a fuente. Conforme disminuye la magnitud de la
tensión compuerta a fuente, aumenta el ancho de la región óhmica. Se observa también
en la figura 8 que la tensión de ruptura es función de la tensión compuerta a fuente. De
hecho, para obtener una amplificación de señal razonablemente lineal, se debe utilizar
solo un segmento relativamente pequeño de estas curvas: el área de operación lineal
se encuentra en la región activa.
Nótese, de la figura 8, que conforme V D S aumenta desde cero, se alcanza un punto de
ruptura en cada curva, mas allá del cual la corriente de drenaje se incrementa muy poco
a medida que V D S continúa aumentando. El estrangulamiento se produce en este valor
de la tensión drenaje a fuente. Los valores de estrangulamiento de la figura 8 están
conectados con una curva punteada que separa la región óhmica de la región activa.
Conforme V D S continúa aumentando mas allá del punto de estrangulamiento, se

7
alcanza un punto donde la tensión entre drenaje y fuente se vuelve tan grande que se
produce ruptura por avalancha. (Este fenómeno también se produce en diodos y en
BJT.) En el punto de ruptura, i D aumenta lo suficiente, con incrementos insignificantes
en V D S . Esta ruptura se produce en la terminal de drenaje de la unión compuerta-
canal. Por tanto, se produce avalancha cuando la tensión drenaje-compuerta, V D G ,
excede la tensión de ruptura, B V G D S (para vGS = 0 V), para la unión pn. En este punto,
la característica i D -V D S exhibe la peculiar forma mostrada en la parte derecha de la
figura 8.
La región entre el estrangulamiento y la ruptura por avalancha se denomina región
activa, región de operación del amplificador, región de saturación o región de
estrangulamiento, como se muestra en la figura 8. La región óhmica (antes del
estrangulamiento) a veces se denomina región controlada por tensión. El FET opera en
esta región cuando se desea un resistor variable y en aplicaciones de conmutación.
La tensión de ruptura es función de V G S axial como de vDS. Conforme aumenta la
magnitud de la tensión entre compuerta y fuente (más negativa para el canal n y más
positiva para el canal p), disminuye la tensión de ruptura. Con V GS = VP la corriente de
drenaje es cero (excepto por una pequeña corriente de fuga), y con V GS = 0, la
corriente de drenaje se satura a un valor

i D = I DSS

donde I D S S es la corriente de saturación drenaje a fuente.

Entre el estrangulamiento y la ruptura, la corriente de drenaje está saturada y no cambia
significativamente como función de V D S . Después de que el FET pasa el punto de
operación de estrangulamiento, el valor de i D se puede obtener de las curvas:
características o de la ecuación (1), la cual se repite aquí para referencia.
2
iD ⎛ v ⎞
≈ ⎜1 − GS ⎟
I DSS ⎜ Vp ⎟
⎝ ⎠

La corriente de saturación drenaje a fuente, IDSS, es función de la temperatura al igual

que la tensión de estrangulamiento Vp.

1.2.1 Circuito equivalente, gm y rDS

Para obtener una medida de la amplificación posible con un JFET, se introduce el
parámetro gm, que es la transconductancia en directo. Este parámetro es similar a la
ganancia de corriente (o hie) para un BJT. El valor de gm, que se mide en siemens (S),
es una medida del cambio en la corriente de drenaje para un cambio en la tensión
compuerta-fuente. Esto se puede expresar como

∂i D Δi D
gm = ≈ (2)
∂vGS ΔvGS VDS = constante

La transconductancia, gm, no permanece constante si cambia el punto Q. Esto se

puede ver por la determinación geométrica de gm a partir de las curvas de transferencia
características. Conforme cambia i D, varía la pendiente de la curva de transferencia

8
característica de la figura 8, cambiando por tanto, gm.
Se puede encontrar la transconductancia diferenciando la ecuación (1), lo que da como
resultado

2 I DSS ⎛⎜ vGS ⎞
⎟
gm = * 1−
− V p ⎜⎝ Vp ⎟
⎠

Se define

2 I DSS
g m0 =
−Vp

que es la transconductancia en vGS = 0. Utilizando esta ecuación, la transconduc-tancia

esta dada por

⎛ v ⎞
g m = g m 0 * ⎜1 − GS ⎟
⎜ Vp ⎟
⎝ ⎠

La resistencia dinámica en inverso, rDS, se define como el inverso de la pendiente de la

curva i D .-V DS en la región de saturación:

1 ∂i Δi D
= D ≈
rDS ∂v DS Δv DS Δv = constante
GS

Como la pendiente de esta curva es muy pequeña en la región activa, r DS es grande.

Se desarrolla un circuito equivalente en corriente alterna para un FET del mismo modo que
para el BJT, con la expresión

∂i D ∂i
Δi D = * ΔvGS + D * Δv DS (3)
∂vGS ∂v DS

La ecuación (3) se puede escribir de nuevo como sigue:

1
Δi D = g m * ΔvGS + * Δv DS (4)
rDS

lo cual conduce al circuito equivalente mostrado en la figura 9(a). Debido a que r DS es muy
grande, por lo general se puede utilizar el circuito equivalente simplificado de la figura 9(b)
para determinar el desempeño en la región activa de un FET. La ecuación (4) se reduce
entonces a

Δi D = g m * ΔvGS

9
 Figura 9: Circuito equivalente para un NJFET

El desempeño de un FET está especificado por los valores de gm y r DS . Estos parámetros

se determinan ahora para un FET de canal n utilizando la curva característica de la figura 10.
Se selecciona una región de operación que esté aproximadamente en medio de las curvas,
esto es, entre vGS = -0.8 V y vGS = -1.2 V, e iD = 8.5 mA e i D = 5.5 mA. De la ecuación (2), se
encuentra

Δi D (5.5 − 8.5)mA
gm ≈ = = 7.5mS
ΔvGS VDS = constante (−1.2 + 0.8)V

Figura 10: Curva característica de un NJFET

Si las curvas características para el FET no están disponibles, gm y vGS se pueden obtener
matemáticamente, siempre que. se conozcan I DSS y V p . Por lo general, estos dos
parámetros se incluyen en las especificaciones del fabricante. Se puede seleccionar una
corriente de drenaje estática, IDQ, que se halle entre 0.3 y 0.7 veces IDSS, lo cual ubica el
punto Q en la región más lineal de las curvas características. Repitiendo la ecuación (1), se
obtiene
2
⎛ v ⎞
i D ≈ I DSS * ⎜1 − GS ⎟ ,
⎜ Vp ⎟
⎝ ⎠

10
y en el punto de operación,

⎛ vGSQ ⎞
g m = g m 0 * ⎜1 − ⎟
⎜ Vp ⎟
⎝ ⎠

La relación entre i D y VGS se puede graficar en un plano sin dimensiones (es decir, una
curva normalizada), como se muestra en la figura 11. El eje vertical de este plano es
iD/IDSS, mientras que el eje horizontal es vGS/Vp. La pendiente de la curva es g m .
Un procedimiento razonable para localizar el valor estático cercano al centro de la región
de operación lineal es como sigue:
1. Selecciónese I DQ = I DSS /2 y, de la curva, VGSQ = 0.3 Vp. Nótese, de la figura 10, que
esto se halla cerca del punto medio de la curva.
2. Selecciónese VDSQ = V DD /2.
La tranconductancia será para este punto:

0.91 * I DSS I
gm = = 1.42 * DSS = −0.71 * g m 0
0.64 * VP VP

Figura 11: Curva característica normalizada

1.3 DISENO DE UN AMPLIFICADOR FC

En esta sección se muestra el procedimiento de diseño de un amplificador FC. Se

presenta el diseño del amplificador JFET y el del MOSFET de empobrecimiento como
un procedimiento paso a paso. El lector debe estar seguro de que entiende el origen de
cada paso, ya que pueden requerirse diversas variaciones subsecuentes.
Los amplificadores se diseñan para cumplir requerimientos de ganancia si las
especificaciones deseadas están dentro de la categoría del transistor. Por lo general,
se especifican la fuente de tensión, la resistencia de carga, la ganancia de tensión y Ia
resistencia de entrada (o ganancia de corriente). El problema aquí es seleccionar los
valores de las resistencias R1, R2, RD y RS. Remítase a la figura 12 conforme se sigan

11
los pasos del procedimiento. Este procedimiento supone que se ha seleccionado un
dispositivo y que sus características son conocidas, al menos VP e IDSS.

Figura 12: (a) Diagrama de amplificador FC; (b) Circuito equivalenle de amplificador
FC; (c) Circuito incremental de amplificador FC

Paso 1: Selecciónese un punto Q en la porción más lineal de las curvas características

del FET. Remítase a la figura 10 como ejemplo. Esto identifica VDSQ, VGSQ, IDQ y gm. Si
no se dispone de una curva característica iD — vG S , utilícese la curva adimensional de
la figura 11, con IDSS y V P dados por el tipo de transistor que se va a utilizar.

Paso 2: Escríbase la ecuación en cd de la ecuación de salida alrededor del lazo

drenaje-fuente,
V DD = VDSQ + (RS + RD ) * I DQ

Resolviendo para la suma de Ios dos resistores, se obtiene

(VDD − VDSQ )
(R S + R D ) = =K (1)
I DQ

La ecuación (1) representa una ecuación con dos incógnitas, RS y RD.

Paso 3: Utilícense las ecuaciones de ganancia de tensión para obtener una segunda
ecuación en RS y RD. Se puede sustituir la ecuación (1) en la ecuación de ganancia, de
modo que,

− ( R L // R D ) − ( R L // R D )
AV = = (2)
(R S + 1 / g m ) (K − R D + 1 / g m )
12
La resistencia, R D, es la única incógnita de esta ecuación. AI despejar RD se obtiene
una ecuación cuadrática con dos soluciones, una negativa y una positiva. Si la solución
positiva provoca que R D > K, esto implica una resistencia RS negativa y se debe
seleccionar un nuevo punto Q (es decir, regresar al primer paso de diseño). Si la solución
positiva da RD < K, se continúa con el paso 4.

Paso 4: Despéjese Rs utilizando la ecuación (1), que es la ecuación del lazo drenaje -
fuente desarrollada en el paso 2.
Con RD y R S conocidas, solo se necesita encontrar R1 y R2.

Paso 5: Escríbase la ecuación para el lazo compuerta-fuente :

VGG = VGSQ + I DQ * RS (3)

La tensión V GS Q es de polaridad opuesta a V DD. Por tanto, el segundo término debe ser
de mayor magnitud que V G S Q . De otra forma, VGG tendrá polaridad opuesta a la de V DD,
lo que no es posible si la misma es obtenida a partir de un divisor resistivo en VDD.

Paso 6: Se despejan ahora R 1 y R 2 suponiendo que la VGG encontrada en el paso 5

tiene la misma polaridad que V DD. Estos valores para los resistores se seleccionan
encontrando el valor de R G de la ecuación de ganancia de corriente o de la resistencia
de entrada.

RG RG * VDD
R1 = R2 =
(1 − VGG / V DD ) VGG

Paso 7: Si VGG tiene la polaridad opuesta a VDD, no es posible depejar R 1 y R 2. La

forma práctica de proceder es hacer VGG = 0 V. Entonces, R2 tiene valor infinito. Como
VGG está especificada por la ecuación (3), ahora el valor previamente calculado de Rs
necesita modificarse. En la figura 13, donde se utiliza un capacitor para poner en
cortocircuito una parte de Rs, se desarrolla un nuevo valor de Rs como sigue:
VGG = VGSQ + I DQ * RScd = 0
Por lo tanto, despejando Rscd se obtiene

− VGSQ
RScd =
I DQ

El valor de Rscd es (Rsl + Rs2) y el valor de Rsca es Rs 1.

Ahora que se tiene una nueva Rscd, se deben repetir varios pasos.

13
 Figura 13: Rediseño de un amplificador FC con RS1 y RS2

Paso 8: Determinese RD utilizando la ecuación para el lazo drenaje-fuente (repitase el

paso 2):

R D = K − RScd

El problema de diseño reside ahora en calcular tanto Rs1 como Rs2 en lugar de encontrar
un solo resistor de fuente.
Con el nuevo valor para RD de K — Rscd, se pasa a la expresión de la ganancia de
tensión de la ecuación (2), utilizando Rs1, en vez de Rs para esta ecuación de ca.
Se deben incluir los siguientes pasos adicionales en el procedimiento de diseño.
Paso 9: Se encuentra Rsca, (que es simplemente Rs 1 ) de la ecuación de ganancia de
tensión,
− ( RL // RD )
AV =
(RSca + 1 / g m )
Rsca es la única incognita de esta ecuación.

Supóngase ahora que se encuentra que Rsca es positiva pero menor que Rscd .
Esta es la condición deseable pues

RScd = RSca + RS 2

Entonces el diseno esta completo y

R1 = Ren = RG

Paso 10: Supóngase que Rsca es positiva pero mayor que R s c d . El amplificador no
puede diseñarse con la ganancia de tensión y el punto Q seleccionados. Se debe
elegir un nuevo punto Q y regresar al paso 1. Si la ganancia de tensión es muy alta,
quizá no sea posible efectuar el diseño con ningún punto Q. Puede necesitarse un
transistor diferente o dos etapas separadas.

Para el diseño de un amplificador DC (Drenaje común) se utulizan los mismos pasos

que para un FC, debiéndose tener en cuenta las particularidades del amplificador.

14
1.2.2 Selección de Componentes

Un diseño no esta completo aún cuando los diferentes valores de componentes ya

están especificados. Es todavía necesario seleccionar los componentes reales por
utilizar (por ejemplo, elegir los números de partes en el catálogo de un fabricante). Por
tanto, cuando el diseño requiere el valor de un resistor, por ejemplo de 102.5 Ω, el
diseñador no será capaz de encontrar este resistor en un catálogo de partes estandar.
El valor nominal de los componentes disponibles depende de las tolerancias. Como
ejemplo, un resistor de 100 Ω con 5% de tolerancia puede tener cualquier valor entre
95 Ω y 105 Ω. No tendría mucho sentido para el fabricante ofrecer otro resistor fuera
de producción con un valor nominal de 101 Ω, puesto que ese resistor tendría un valor
aproximado entre 96 Ω y 106 Ω. Así la distancia entre valores nominales adyacentes
de los componentes esta relacionada con la tolerancia, disminuyendo dicha distancia
conforme se reduce la tolerancia (es decir, componentes de mayor precisión).

Como los valores de los componentes no estan disponibles al instante para cualquier
grado de resolución, no tiene sentido llevar a cabo cálculos de diseño hasta un
número con un tamaño irracional de dígitos significativos.

En los ejemplos de diseño, aquí presentados se especifican los valores hasta tres
dígitos significativos. Es importante asegurarse de que aún se mantiene la exactitud.

1.3 TRANSISTOR MOSFET

Las prestaciones del transistor MOSFET son similares a las del JFET, aunque su
principio de operación y su estructura interna son diferentes. Existen cuatro tipo de
transistores MOS:
• Enriquecimiento de canal N
• Enriquecimiento de canal P
• Empobrecimiento de canal N
• Empobrecimiento de canal P
La característica constructiva común a todos los tipos de transistor MOS es que el
terminal de puerta (G) esta formado por una estructura de tipo
Metal/Oxido/Semiconductor. El oxido es aislante, con lo que la corriente de puerta es
prácticamente nula, mucho menor que en los JFET. Por ello, los MOS se emplean para
tratar señales de muy baja potencia.

Los símbolos se muestran en la Figura 7.11 .

7.3.1 Principio de Operación

De entre todos los tipos de transistores MOS existentes se va a analizar el principio de
funcionamiento de dos de ellos: los NMOS de enriquecimiento y empobrecimiento.
7.3.1.1 NMOS de Enriquecimiento
En la Figura 14 se presenta el esquema de un MOS de canal N de enriquecimiento.

15
 Figura 14: Esquema del transistor NMOS de enriquecimiento

Supongamos que se aplica una tensión VDS mayor que cero mientras que VGS se
mantiene en cero. Al aplicar una tensión positiva a la zona N del drenaje, el diodo que
forma este con el sustrato P se polarizará en inversa, con lo que no se permitirá el
paso de corriente: el MOS estará en corte.
Sigamos suponiendo, y pensemos ahora que aplicamos un potencial VGS positivo,
mientras mantenemos la VDS positiva también. La capa de aislante de la puerta es muy
delgada, tanto que permite al potencial positivo aplicado repeler a los huecos y atraer a
los electrones del material P. A mayor potencial aplicado, mayor número de electrones
será atraído, y mayor numero de huecos repelido. La consecuencia de este
movimiento de cargas es que debajo del terminal G se crea un canal negativo, de tipo
N, que pone en contacto el drenaje con la fuente. Por este canal puede circular una
corriente. Recapitulando, por encima de un valor positivo VGS = VTH se posibilita la
circulación de corriente ID (Figura 15). Nos encontramos ante una región de
conducción lineal.

Figura 15: Esquema del transistor NMOS de enriquecimiento en conducción

16
Si el valor de VDS aumenta, la tensión efectiva sobre el canal en las proximidades del
drenaje (VGS - VDS) va disminuyendo, con lo que el canal se estrecha en dicha zona, y
se pierde la linealidad en la relación I D - VDS. Finalmente se llega a una situación de
saturación similar a la que se obtiene en el caso del JFET.

1.3.1.2 NMOS de empobrecimiento

En la Figura 16 se presenta el esquema de un MOS de canal N de empobrecimiento.

F igura 16: Esquema del transistor NMOS de empobrecimiento

En este caso el canal ya esta creado. Por lo tanto, si con V GS = 0 aplicamos una
tensión VDS aparecerá una corriente de drenaje ID. Para que el transistor pase al
estado de corte será necesario aplicar una tensión VGS menor que cero, que expulse a
los electrones del canal (figura 17).

17
 Figura 17: Esquema del transistor NMOS de empobrecimiento en corte

También en este caso, la aplicación de una VDS mucho mayor que VGS provoca una
situación de corriente independendiente de VDS.

1.3.2 Curvas Características

Con los transistores MOS se manejan dos tipos de graficas: Ia característica VGS - ID,
con VDS constante, y la VDS - ID con VGS constante.

1.3.2.1 Transistor NMOS de enriquecimiento

En la Figura 18 se pone de manifiesto como la intensidad ID aumenta bruscamente
cuando se supera la tensión umbral VTH (Threshold Voltage) y se crea el canal. Es un
componente idóneo para conmutación, puesto que pasa de un estado de corte a uno
de conducción a partir de un valor de la señal de control. En los dispositivos con el
terminal de puerta de aluminio y el aislante de oxido de silicio, la tensión umbral esta
en torno a los cinco voltios.

La característica VDS - ID del transistor NMOS de enriquecimiento es muy similar a la

del JFET, pero los valores de VGS cambian: en este caso la conducción se da para
voltajes positivos por encima del umbral.

18
Figura 18: Característica VGS - ID y VDS - ID del NMOS de Enriquecimiento

En el transistor NMOS de enriquecimiento las regiones de funcionamiento

son:

1. Region de corte

Condición VGS< V TH

Intensidad ID= 0

2. Region lineal.
Condiciones: V G S >V T H

VG D < VT H VG S < VT H +VD S

⎛ V ⎞
Intensidad: i D = K * ⎜ vGS − VTH − DS ⎟ * VDS
⎝ 2 ⎠

Donde K es una constante que depende del material y de las dimensiones del
transistor. Un valor típico para K es 0.3 mA/V2.

3. Region de saturación
Condiciones: V GS > V TH

VG D > V T H VG S < VT H +VD S

i D = K * (vGS − VTH )
2
Intensidad:
19
1.3.2.2 Transistor NMOS de empobrecimiento

Figura 19: Característica VGS - ID y VDS - ID del NMOS de empobrecimiento

El NMOS de empobrecimiento puede funcionar también como transistor de
enriquecimiento. Si la tensión VGS se hace positiva se atraerán electrones al canal.
Además, a diferencia de los JFET, la impedancia de entrada continua siendo muy
elevada.
Nótese que el MOSFET de empobrecimiento puede operar tanto para valores positivos
como negativos de V GS. Se puede utilizar la misma ecuación de Shockley (Ec. (1)) a fin
de aproximar las curvas para valores negativos de V GS . Obsérvese sin embargo, que la
característica de transferencia continua para valores positives de V GS . Como la
compuerta esta aislada del canal, la corriente de compuerta es sumamente pequeña y
V GS puede ser de cualquier polaridad.

1.4 APLICACIONES DE LOS TRANSISTORES DE EFECTO DE CAMPO

Las aplicaciones generales de todos los FET son:

1.4.1 Electrónica Analógica

Para estas aplicaciones se emplean transistores preparados para conducir grandes
corrientes y soportar elevadas tensiones en estado de corte.
• Resistencias variables de valor gobernable por tensión (variando la anchura
del canal).
• Amplificadores de tensión, especialmente en la amplificación inicial de
señales de muy baja potencia.
• Control de potencia eléctrica entregada a una carga.
En el caso de la amplificación los circuitos se diseñan para que el punto de operación
DC del MOS se encuentre en la región de saturación. De este modo se logra una

20
corriente de drenaje dependiente solo de la tensión VGS.

1.4.2 Electrónica Digital

Los MOS se emplean a menudo en electrónica digital, debido a la capacidad de
trabajar entre dos estados diferenciados (corte y conducción) y a su bajo consumo
de potencia de control. Para esta aplicación se emplean dispositivos de muy baja
resistencia, de modo que idealmente pueda considerarse que:

• La caída de tensión en conducción es muy pequeña.

• La transición entre el estado de corte y el de conducción es instantánea.

21