Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema 10
CONVERSIÓN DIGITAL/ANALÓGICO
Universidad de Burgos. Area de Tecnología Electrónica
Ignacio Moreno Velasco
Versión 5.8
Ignacio Moreno Velasco Area de Tecnología Electrónica. Universidad de Burgos
INDICE
DAC 3 bits Ent. Digital Salida analógica unipolar Ejemplo Rango 0-10V (FS =10)
Valor mínimo: 000 0/8 · FS 0V
Valor mitad: 100 4/8 · FS 5’00 V
Valor máximo: 111 7/8 · FS 8’75 V
DAC 3 bits Ent. Digital Salida analógica bipolar Ej.: Rango ± 5V (Intervalo = 10 V)
Valor mínimo: 000 - 4/8 · Intervalo -5V
Valor mitad: 100 0/8 · Intervalo 0V
Valor máximo: 111 3/8 · Intervalo 3’75 V
1.2.1.- RESOLUCIÓN
Es el cambio más pequeño que puede obtenerse a la salida como consecuencia de un cambio en la
combinación de entrada.
• Lógicamente, este cambio se producirá en el bit menos significativo también llamado LSB.
• Se expresa de varias formas:
⇒ Valor de 1LSB.
⇒ Porcentaje respecto al intervalo.
⇒ Directamente en el nº de bits del convertidor.
RESOLUCIÓN EN LSB
Intervalo
LSB =
2nº de bits
RESOLUCIÓN EN PORCENTAJE
Si queremos expresar la resolución en porcentaje, debemos referirla al fondo de escala
LSB
Resolución(%) = ⋅ 100
Intervalo
Intervalo
nº de bits 1
Teniendo en cuenta la expresión del LSB: Resolución(%) = 2 = Nº de bits
⋅ 100
Intervalo 2
Como los convertidores no son ideales, aparecen unos parámetros que definen sus limitaciónes, estos
errores tambíen se miden en LSB o en % del fondo de escala (Intervalo):
1.2.2.- OFFSET
# Propuesto 10.1: ¿Cuál sería el error del DAC de la figura si tuviera una resolución de 8 bits en un
intervalo de 10 V?.
1.2.4.- ALINEALIDAD
(DNL: Differential Non-Linearity): Se define error de linealidad diferencial como la variación del valor
entre salidas analógicas adyacentes respecto al valor ideal que debería ser 1 LSB siempre.
MONOTONICIDAD
Se dice que un DAC es no monotono cuando la pendiente de su función de transferencia cambia de
signo.
En la imagen la pendiente es positiva excepto entre los códigos 011 y 100, donde un incremento en el
código de entrada produce un decremento en la salida analógica.
# Propuesto 10.2: ¿Cuál sería el error del DAC de la figura si tuviera una resolución de 10 bits en
un rango de 5 V?.
Tiempo (ts) que tarda la salida en alcanzar la precisión requerida (Habitualmente ½ LSB). Este
parámetro limita la frecuencia máxima que puede generarse.
• Normalmente se especifica para el mayor de los cambios posibles, es decir desde la combinación
0...000 hasta la 1...111. P. ej. si deseamos generar una señal cuadrada de máxima amplitud.
Slew rate: Máxima velocidad de cambio que puede producir el DAC en la señal de salida.
Por lo tanto para generar señales de alta frecuencia es necesario un pequeño tiempo de
establecimiento y un gran slew rate.
12
Lógica BITS Conector
de E/S
12
Control
BITS
Esquema típico de una tarjeta DAQ con dos canales de salidas analógicas de 12 bits
• Los interruptores digitales que dictan el valor de la salida analógica no conmutan en el mismo
instante de tiempo; siempre habrá una diferencia por pequeña que sea.
⇒ Esto provoca que durante la transición de una combinación a la siguiente se den combinaciones no
deseadas que producen picos en la salida analógica.
⇒ El peor caso se dará cuando todos los bits deban cambiar, por ejemplo entre la combinación
0...000 y la 1...111, ó entre 101010 y la 010101.
Este problema reafirma la necesidad de añadir un filtro paso bajo a la salida del DAC que
elimine estos picos llamados “glitches”.
R R 2R
A B C D -
Vo
+ AO
Iout
2R 2R 2R 2R
X0 LSB X1 X2 MSB
Vref
Iref
Î
Thevenin en C
V ref
La corriente Iref que luego llamaremos corriente de referencia, vale: I ref =
3R
V ref / 2 V ref I
Y la corriente I1 vale: I1 = = = ref
3R 6R 2
Análisis para X1 en Vref: y el resto de interruptores a masa, es decir, la combinación 010.
Î Î
Thevenin Thevenin
en B en C
V ref
Se sigue cumpliendo que I ref =
3R
Y la expresión de la corriente I2 queda:
V ref / 4 V ref I
I2 = = = ref
3R 12R 4
Análisis para X0 en Vref y el resto de interruptores a masa, o sea, combinación 001 (LSB = 1).
Este análisis donde el bit de menor peso, (LSB = X0 = 1) sería análogo:
V ref
I ref =
3R
Luego la expresión será:
V ref / 8 V ref I
I3 = = = ref
3R 24R 8
Análisis del conjunto: Podemos observar, que la influencia de cada
interruptor sobre la corriente Iout es la mitad que el anterior según disminuye su peso.
Aplicando superposición, obtendríamos una corriente total Iout:
Iout = I1 + I2 +I3
⎡Vref ⎛ X 2 X 1 X 0 ⎞⎤
Vo = − R1 ⋅ ⎢ ⎜ 1 + 2 + 3 ⎟⎥
⎣ 3R ⎝ 2 2 2 ⎠⎦
o también
⎛X X X ⎞
Vo = − R1 ⋅ I ref ⋅ ⎜ 12 + 21 + 30 ⎟
⎝2 2 2 ⎠
Multiplicando el paréntesis por 23 para llegar a una expresión en función de la palabra binaria [X]
[X] = X0 · 20 + X1 · 21 + X2 · 22:
Vo = − R1 ⋅
Vref
(X ⋅ 2 2 + X 1 ⋅ 21 + X 0 ⋅ 2 0 )
3R ⋅ 2 3 2
Vref
Vo = − R1 ⋅ ⋅ [X ]
3R ⋅ 2 3
Generalizando para N bits:
Vref I ref
Vo = − R1 ⋅ ⋅ [X ] ó Vo = − R1 ⋅ ⋅ [X ]
3R ⋅ 2 N 2N
Iref
⎛B B B ⎞
Iout = Iref ⋅ ⎜ 11 + 22 + .... 88 ⎟
⎝2 2 2 ⎠
⎛B B B ⎞
Iout = Iref ⋅ ⎜⎜ 11 + 22 + .... 88 ⎟⎟
⎝2 2 2 ⎠
Observar que, sería más congruente haber numerado los bits de B0 a B7 y no de B1 a B8.
⎛ 1 1 1 ⎞ Iref ⎛ 28 28 28 ⎞
Iout = Iref ⋅ ⎜ 1 + 2 + .... 8 ⎟ Î Iout = ⋅ ⎜ + + .... ⎟ operando
⎝2 2 2 ⎠ 28 ⎜⎝ 21 22 28 ⎟⎠
Iout =
Iref
8
(
⋅ 27 + 26 + ....20 ) Î
⎛ 255 ⎞
I out = I ref ⋅ ⎜ ⎟ y I out = 0
2 ⎝ 256 ⎠
⎛ 255 ⎞
Cumpliéndose para cualquier combinación de entrada: I out + I out = I ref ⋅ ⎜ ⎟
⎝ 256 ⎠
La fuente de 10 V, junto con la resistencia de 4’5k establecen una corriente de referencia de 2 mA,
que se ajusta mediante el potenciometro de 50k. Cuando la caida de tensión en el potenciómetro
(patilla 15 y masa) es de 1 V, la caida de tensión en bornes de la resistencia de 4’5k es de 10-1 = 9V, lo
que hace que la corriente Iref sea de 9/4’5 = 2 mA.
Según esto, la corriente a fondo de escala será:
⎛ 255 ⎞
I out = I ref ⋅ ⎜ ⎟
⎝ 256 ⎠
⎛ 255 ⎞
I out = 2 mA ⋅ ⎜ ⎟
⎝ 256 ⎠
I out = 1'992 mA
En las resistencias de salida de 5 k tendremos: E o = −1'992 mA ⋅ 5 KΩ = −9'96V
Podemos establecer la siguiente tabla: