Está en la página 1de 6

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR

Conversores Digital-Analgico (DAC)


Gonzalo Marn (e-mail: gonzamf@gmail.com) Luis Rodrguez (e-mail: luchor1985@gmail.com) Tutor: Andrs Cardozo (e-mail: acardozo@fing.edu.uy)
Resumen En esta monografa se presenta una introduccin a los Conversores Digital-Analgico (D/A o DAC: Digital-to-Analog Converter). Se explicar su utilidad y se har nfasis en distintas formas de implementarlos. Tambin se analizar una aplicacin en particular: un reproductor de msica digital. Palabras Clave DAC, D/A, Conversor Digital-Analgico, resistores de ponderacin binaria, escaleras R-2R.

I. INTRODUCCIN

Fig. 1. Diagrama genrico de un Conversor D/A. [1]

DAC es un dispositivo capaz de convertir un cdigo digital (generalmente binario) en una seal analgica (tensin, corriente o carga elctrica). La operacin inversa (analgico-digital) es realizada por un conversor analgicodigital (D/A o ADC: analog-to-digital converter). Casi todas las seales fsicas, como las que se obtienen en las salidas de los transductores, tienen forma analgica. Posteriormente, estas seales pueden ser procesadas por un dispositivo electrnico que trabaje con medios analgicos. Por ejemplo, cuando se cambia de canal en un televisor analgico, se utiliza un filtro para seleccionar la frecuencia de la portadora de la seal de entrada y luego con la informacin obtenida formar la imagen y el sonido. Otra opcin es convertir la seal a su forma digital y luego, utilizando circuitos integrados convenientes (los cuales son ms econmicos, de alta fiabilidad, precisin y gran potencia de clculo) realizar el procesamiento digital de la seal. Una vez que se ha efectuado este procesamiento, puede ser suficiente mostrar el resultado directamente, o puede ser til obtener nuevamente una seal analgica para entregar a la salida. ste es el caso tpico de anlisis de una seal de audio digital, la cual se querr volver a su forma analgica para que pueda ser escuchada, por ejemplo, a travs de los parlantes de un equipo de audio. Tanto los DAC como los ADC son los circuitos que ofician de interfaz entre el mundo analgico y el mundo digital. Cada vez que una seal es convertida de una forma a la otra, existe prdida de informacin. Dependiendo del tipo de aplicacin que estemos desarrollando, puede llegar a ser importante tener un DAC de buena calidad cuando se realizan este tipo de conversiones. Lo mismo ocurre para la operacin inversa, utilizando un ADC. En la Fig. 1 se puede apreciar un diagrama de bloques genrico para un DAC.
N

Las muestras de salida del DAC suelen alimentarse a un circuito de muestreo y almacenamiento. En la salida del muestreador se obtiene una onda en forma de escalera, que puede suavizarse con el uso de un filtro pasabajos (Fig. 2). De esta manera se reconstruye una seal de salida analgica.

Fig. 2. Salida del D/A. La seal de trazo continuo es la obtenida luego de filtrar con un filtro pasabajos. [2]

II. CIRCUITOS CONVERTIDORES D/A A. Circuito bsico con resistores de ponderacin binaria [3]-[4] Uno de los DAC ms simple es el de ponderacin binaria. El circuito (Fig. 3) consta de un voltaje de referencia VREF, N resistores de ponderacin binaria de valores R, 2R, 4R,, 2N1 R, N interruptores de un polo y doble tiro S1, S2, S3,SN, y un AO inversor de resistencia de realimentacin de valor Rf = R/2.

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR

B. Escaleras R-2R [3]-[4]-[5] En la Fig. 4 se observa el diseo de un DAC implementado con Escaleras R-2R. Como indica su nombre, este diseo utiliza resistencias de valores R y 2R, por lo que su implementacin no presenta los inconvenientes presentados en el de ponderacin binaria.

Fig. 3. Conversor D/A de N bits utilizando un circuito con resistores de ponderacin binaria. [3]

Los interruptores son controlados por una palabra digital D de N bits,


D b1 2 1 b 2 2 2 b 3 2 3 ... b N 2 N

(1)

donde b1, b2, b3, , bN {0, 1}. De esta forma, el valor b1 controlar al interruptor 1, b2 al interruptor 2 y as sucesivamente. Si bi vale 0, el interruptor Si estar en la posicin 1, mientras que si vale 1, el interruptor estar en la posicin 2. Observar que los valores de las corrientes que pasan por cada una de las ramas se mantienen constantes, ya que la posicin 1 de cada uno de los interruptores est a tierra, y la posicin 2 estar a tierra virtual. De esta manera, los interruptores controlarn el camino a recorrer por las corrientes: o se descargan a tierra, o siguen su camino hacia el AO. As, podemos escribir el valor de la corriente que pasa por el Amplificador como
V V V V i 0 REF b1 REF b2 REF b3 ... NREF bN R 2R 4R 2 1 R 2VREF b 1 2 1 b 2 2 2 b 3 2 3 ... b N 2 N R La cual resulta, utilizando (1),

Fig. 4. Conversor D/A de N bits utilizando una red de escaleras R-2R. [3]

Analizando el circuito de derecha a izquierda, es fcil ver que el valor de la corriente que atraviesa las resistencias de valor R es igual al doble de las corrientes que salen del nudo de la derecha (observar como ejemplo el nodo X). Sigue entonces la siguiente relacin para las corrientes que atraviesan a los resistores de valor 2R,
I1 2I 2 4I 3 ... 2 N 1 I N .

(4)

(2)

El valor de la corriente i0 se obtiene sumando las contribuciones de cada rama, segn sea la posicin de cada interruptor. Nuevamente, la corriente de salida tendr una ponderacin binaria
i0 VREF V V V b1 REF b2 ... REF bN REF D . 1 2 N R 2 R 2 R 2 R

(5)

2VREF D R Por tanto, el voltaje a la salida del circuito resulta i0

v 0 i0 R f VREF D

(3)

Como era de esperarse, se obtuvo una salida proporcional a la palabra digital D. Este circuito, cuyo diseo es muy simple, tiene desventajas al momento de ser implementado. Principalmente se presenta una gran disparidad en los valores de las resistencias a medida que aumentamos la resolucin, es decir, a medida que aumentamos el valor de N. Por ejemplo, si buscamos un DAC de 12 bits de resolucin, los valores de los resistores sern: R, 2R, 4R,,2048R Esto hace difcil el apareamiento trmico de las resistencias en el circuito integrado, y por lo tanto, difcil de implementar. Como contraparte a esto, tenemos que es un circuito muy econmico, ya que utiliza 1 sola resistencia por bit. Un circuito que mejora esta situacin es el de Escaleras R2R.

Eligiendo la resistencia del AO inversor igual a R, obtenemos a la salida el mismo valor de tensin que en el modelo de ponderacin binaria (3). Con este tipo de red sumadora se configuran una amplia gama de conversores D/A integrados, de alta precisin, ya que es posible conseguir gran precisin en la red de resistencias y en la tensin de referencia. Ello permite asegurar una fuerte linealidad en la conversin. Los conversores D/A ms comunes de este tipo son de 8 y de 12 bits. Como contrapartida tenemos que para implementar un conversor de N bits, se necesitarn 2N resistencias (el doble que para la implementacin anterior). Observar tambin que la eficacia de este circuito depende enormemente de la exactitud de los valores de las resistencias. Pequeas imperfecciones en los resistores correspondientes a los bits ms significativos repercuten de forma significativa en los bits menos significativos.

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR III. ESPECIFICACIONES [2] Segn la aplicacin, el comportamiento de los DACs puede ser muy importante para la performance del sistema. Las especificaciones ms significativas de estos dispositivos son: A. Resolucin Est dada por los niveles de salida que el DAC puede reproducir. Generalmente se presenta como el nmero de bits que utiliza, el cual corresponde con el logaritmo en base 2 del nmero de niveles. Por ejemplo, un DAC de 8 bits est diseado para reproducir 256 niveles (log2 256 = 8) de salida. Por lo tanto, tendremos una resolucin de (1/256)100 = 0.39% de la tensin de salida mxima. B. Frecuencia mxima de muestreo Representa la velocidad mxima a la cual el circuito DAC puede operar presentando una salida correcta. Segn el teorema de Nyquist-Shannon, dada una seal de frecuencia f, se puede obtener una representacin fiel de la misma slo si esta fue muestreada a una velocidad de al menos el doble de dicha frecuencia. Por ejemplo, para reproducir seales de audio, las cuales incluyen frecuencias de hasta 20 kHz, es necesario utilizar DACs que operen hasta al menos 40 kHz. Los CDs de audio muestrean la seal a una velocidad de 44.1 kHz, de este modo, DACs de esta frecuencia son frecuentemente utilizados. C. Monotona Se refiere a la capacidad del DAC de mostrar a la salida un valor de tensin analgica que se mueva en la misma direccin que la seal digital de la entrada (si la entrada crece, la salida acompaa esta evolucin). D. THD+N (Total Harmonic Distortion + Noise) Es una medida de la distorsin y el ruido que el DAC introduce a seal. Esta caracterstica ser importante en DACs que trabajen con seales pequeas. E. Rango dinmico Es una medida de la diferencia entre la menor y mayor seal que el DAC es capaz de reproducir. Se expresa en dB. F. Tiempo de establecimiento Es una medida del tiempo que demora el conversor en reflejar a la salida el valor correcto correspondiente a un cambio de cdigo en la entrada. El tiempo de establecimiento se divide en tres componentes: el Delay (o dead) time, que es un pequeo intervalo de tiempo en el que no se reflejan cambios a la salida, el slew time, en el cual la salida del conversor se mueve a su mxima velocidad hacia el valor final y el Ring time o Recovery time que define la regin de tiempo donde el conversor se recupera del cambio brusco de la etapa anterior [10]. En la Fig. 5 se observa un DAC de 24 bits del fabricante Cirrus Logic utilizado en una tarjeta de sonido. La Tabla I muestra los valores para algunas de las especificaciones antes detalladas.

Fig. 5. Conversor D/A de 24 bits Cirrus Logic CS4382. [2] TABLA I [6] CIRRUS LOGIC CS4382 SPECIFICATIONS Part Channels Resolution (bits) Dynamic Range (dB) THD+N (dB) Sample Rate (kHz)) Analog Outputs Power Supply (V) CS4362A/82A 6/8 24 114 -100 192 Differential VA = 5; VD = 2.5; VL = 1.8 TO 5

IV. ERRORES [7]-[8]-[9] En esta seccin se har mencin de alguno de los errores que los DACs presentan, los cuales brindan una relacin entre la medida obtenida y la que se obtendra si se estuviese usando un conversor digital-analgico ideal. Algunos de estos son: A. Error de Offset (o error de cero) Es la diferencia entre la salida real del conversor digitalanalgico real y la salida ideal para el cdigo 0000. Este tipo de error es susceptible a subsanarse, es decir, un D/A se puede ajustar de tal manera que este error desaparezca. Para ello se coloca a la salida un sumador que aada, con signo contrario, el error de cero detectado. Algunos D/A disponen de una entrada de ajuste para tal fin. Este error puede cambiar con el tiempo y con la temperatura, ya que su salida V0 depender de VRef, por ello se debe ajustar el D/A en cada ocasin. En la Fig. 6 se muestra un ejemplo de este tipo de error.

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR

existe la posibilidad que la transferencia del conversor sea no montona.

Fig. 6. Error de offset para un cdigo binario de 3 bits. El error es especificado para la entrada 000. [9] Fig. 8. No linealidad diferencial para un DAC. [9]

B. Error de ganancia (Error de fondo de escala) Es la diferencia entre la salida real y la salida ideal para el cdigo de entrada 11111 cuando ya se ha compensado el error de offset. Tambin es un error cancelable, se consigue variando la pendiente de la lnea, lo cual se logra cambiando la ganancia del circuito. Para ello se aade un AO sumador inversor diseado con un potencimetro, de tal manera que primero se ajuste el error de cero y luego la ganancia del circuito, variando el valor del potencimetro. En la Fig. 7 se puede observar un ejemplo de este tipo de error.

D. No linealidad integral (INL) Corresponde con la mxima desviacin entre la funcin de transferencia real del DAC y una lnea recta. Esta lnea recta puede corresponder con la que mejor ajuste a los valores reales o la correspondiente a la transferencia de un DAC ideal, una vez eliminados los errores de offset y ganancia. Usualmente se utiliza esta ltima, ya que es la que puede ser verificada de forma ms directa. Un ejemplo puede ser observado en la Fig. 9.

Fig. 7. Error de ganancia para un cdigo binario de 3 bits. El error es especificado para la entrada 111. [9]

Fig. 9. Error de No linealidad integral para un cdigo de 3 bits. El error se especificar como el mximo valor obtenido de todos los pasos (en el ejemplo, LSB). [9]

C. No linealidad diferencial (DNL) Es la mxima diferencia entre la salida real y la salida ideal de dos cdigos sucesivos. En un DAC ideal, esta diferencia sera exactamente de un LSB. De esta forma, tenemos que la DNL = 0. Si tenemos una especificacin de DNL 1 LSB

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR

E. Sobrepico y Glitch El sobrepico es el resultado de una respuesta subamortiguada en el amplificador. El Glitch es el error debido a que las llaves no conmutan instantneamente ni simultneamente. Generalmente se mide en nano volt por segundo y corresponde con el rea debajo de la curva tensin contra tiempo (Fig. 10). El Glitch puede eliminarse con un Deglitcher que consiste esencialmente en un Sample & Hold que valida el dato convertido recin un tiempo despus del cambio.

frecuencia de muestreo causa que las diferencias de amplitud entre muestras sucesivas sean pequeas, permitiendo utilizar un conversor de 1 bit. Finalmente se puede utilizar un filtro pasabajos analgico Butterworth para completar el proceso de reconstruccin [13]. En la Fig. 11 se muestra un diagrama de bloques para este proceso.

Fig. 11. Proceso de conversin digital-analgico utilizando un conversor sigma-delta de 1 bit. Los valores son los usados en la reproduccin de CDs.

Fig. 10. Error de Glitch para un DAC R-2R. Este tipo de arquitectura produce dos regiones de error. En este caso se resta el Glitch negativo (G1) del Glitch positivo (G2). [11]

F. Desviaciones trmicas por envejecimiento La mayora de las caractersticas mostradas son susceptibles a verse afectadas con el paso del tiempo y los cambios de temperatura. Las desviaciones trmicas por envejecimiento se especifican en % del fondo de escala nominal por C. V. APLICACIN Una de las principales aplicaciones que tienen este tipo de dispositivos es en la reproduccin de msica y video. En el paper A Low Power Full Accuracy MPEG1 Audio Layer III (MP3) Decoder with On-chip Data Converters [12] se presenta la implementacin de un dispositivo reproductor de MP3 de gran precisin y bajo consumo. El circuito est compuesto por un bloque digital que implementa la decodificacin MP3, un algoritmo de compresin/descompresin de voz, un conversor A/D de 12 bit y un conversor D/A de 1-bit. El diseo de dispositivos del tipo ha tenido gran aplicacin en lo que respecta a equipos de audio y video en los ltimos aos, ya que son mucho ms pequeos y de menor costo que los tradicionales. Teniendo en cuenta los tipos de arquitecturas presentados en la seccin II, el costo de implementar conversores de 16 bits de datos (audio) o 32 bits (video), se torna bastante elevado (se necesitaran 30 y 64 resistencias utilizando escaleras R-2R, respectivamente). Los conversores se basan en la modulacin sigma-delta para el procesamiento de seales. Primero que nada se realiza un sobremuestreo de la seal (fs = Nfs, para el caso de un CD, se pasa de 44.1 kHz a 11.3 MHz). Este gran incremento en la

Fig. 12. Configuracin del reproductor MP3.

En la Fig. 12 se puede observar la implementacin del reproductor. El decodificador MP3 recibe la cadena de datos desde la memoria Flash y a travs del MCU (Micro Controller Unit). Esta seal digital es convertida a analgica a travs del DAC presente en el chip, finalmente la msica llega a los auriculares luego de pasar por un amplificador de audio analgico. Tambin es posible almacenar datos provenientes desde el micrfono. La seal analgica es capturada y convertida a digital a travs del ADC presente en el chip. La unidad micro controladora administra todas las operaciones del sistema, tales como el status del teclado, enviar instrucciones o informacin al controlador LCD, administrar el almacenamiento de datos, etc. La pantalla LCD y el teclado son las interfaces con el usuario. La memoria flash es la unidad de almacenamiento de datos. El puerto paralelo es utilizado para subir datos al dispositivo desde una PC. Una caracterstica interesante de este diseo, es la implementacin de cuatro estados de administracin de energa: RUN, WAIT, SLEEP y PWRDOWN. Cuando el dispositivo trabaja en el estado RUN, el decodificador est funcionando a su mximo potencial, decodificando la seal de MP3 o de voz. En el estado PWRDOWN, todos los bloques del decodificador se apagan. Los estados WAIT y SLEEP son estados intermedios (esperan la interaccin del usuario). El chip fue construido utilizando tecnologa CMOS con un tamao de 6.4 x 6.7 mm2. El consumo del dispositivo es de 165 mW conectado a una fuente de 2.7 V.

Medidas Elctricas 2011 Instituto de Ingeniera Elctrica (IIE) Facultad de Ingeniera UdelaR VI. CONCLUSIONES Fueron presentados los conversores Digital-Analgico. Se mostraron dos implementaciones distintas: utilizando resistores de ponderacin binaria y escaleras R-2R. Se hizo un resumen de sus ventajas y desventajas. Se explic los distintos tipos de especificaciones que los fabricantes indican en sus hojas de datos, como as tambin una introduccin a los errores tpicos presentes en la conversin digital-analgica. Como aplicacin directa, se analiz la implementacin de un reproductor de msica digital de alta precisin y bajo consumo. REFERENCIAS
[1] [2] [3] [4] Rficdesign.com Digital-Analog Conversion [en lnea]. http://www.rficdesign.com/data-converter Wikipedia.org Digital-to-analog converter [en lnea]. http://en.wikipedia.org/wiki/Digital-to-analog_converter A.S. Sedra y K.C. Smith, Microelectronic Circuits, 5ta Edicin. Oxford University Press 2004, pp. 922-927. J.J. Gonzles de la Rosa Conversin Digital/Analgica [en lnea]. http://www2.uca.es/grupinvest/instrument_electro/ppjjgdr/Electronics_Instrum/Electronics_Instr um_Files/temas/T10_CDA.pdf Wikipedia.org Resistor Ladder [en lnea]. http://en.wikipedia.org/wiki/Resistor_ladder Cirrus.com CS4362A/82A D/A Converter [en lnea]. http://www.cirrus.com/en/products/cs4362a-82a.html J.I. Escudero, M. Parada y F. Simn Convertidores D/A [en lnea]. http://www.dte.us.es/ing_inf/ins_elec/temario/Tema 7. Convertidores DA.pdf F. Miyara Conversores D/A y A/D [en lnea]. http://www.fceia.unr.edu.ar/enica3/da-ad.pdf Ti.com Understanding Data Converters Application Report [en lnea]. http://focus.ti.com/lit/an/slaa013/slaa013.pdf Jim Williams. Component and measurement advances ensure 16-bit DAC settling time [en lnea]. [Milpitas, CA: Linear Technology Corp], AN 74: Julio 1998. <http://cds.linear.com/docs/Application%20Note/an74f.pdf> B. Baker Whats a little glitch among friends? [en lnea]. http://www.edn.com/article/461083What_s_a_little_glitch_among_friends_.php S. Hong, B. Park, D. Kim y M. Song. A Low Power Full Accuracy MPEG1 Audio Layer III (MP3) Decoder with On-chip Data Converters [en lnea]. [Los Angeles, CA: IEEE Transactions on Consumer Electronics], Agosto 2000. <http://ieeexplore.ieee.org/iel5/30/19114/00883470.pdf?arnumber=883 470> A.B. Carlson, P.B. Crilly y J.C. Rutledge, Communication Systems, An Introduction to Signals and Noise in Electrical Communication, 4ta. Edicin. Mc. Graw-Hill 2002, pp.525-526.

Gonzalo Marn naci en Montevideo el primero de julio de 1985. Curs sus estudios primarios y secundarios en el Colegio Nacional Jos Pedro Varela. Actualmente se encuentra cursando el sptimo semestre de la carrera Ingeniera Elctrica en la Facultad de Ingeniera de la Universidad de la Repblica. Luis Rodrguez naci en Montevideo el tres de abril de 1985. Curs sus estudios primarios y secundarios en el Colegio y Liceo Sagrada Familia. Actualmente se encuentra cursando el sptimo semestre de la carrera Ingeniera Elctrica en la Facultad de Ingeniera de la Universidad de la Repblica.

[5] [6] [7]

[8] [9] [10]

[11]

[12]

[13]