Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Tema 9
CONVERSIÓN ANALÓGICO/DIGITAL
Universidad de Burgos. Area de Tecnología Electrónica.
Ignacio Moreno Velasco
Versión 6.3
Ignacio Moreno Velasco Área de Tecnología Electrónica. Universidad de Burgos
INDICE
1.- INTRODUCCIÓN ____________________________________________________________________________ 4
4.- MUESTREO________________________________________________________________________________ 12
1.- Introducción
En capítulos anteriores hemos tratado los primeros bloques del diagrama que acondicionan la señal,
en el ejemplo amplificación y filtrado. En este capítulo trataremos los siguientes bloques anteriores al
procesado digital de señal, es decir, Sample & Hold y conversión A/D.
Observar como la
máxima tensión de
entrada medible es
7/8 FS y no FS.
(FS: Fondo de escala).
2.1.1.- RESOLUCIÓN
La resolución viene dada por el peso del bit menos significativos (LSB), que corresponde al cambio de
señal analógica que se produce entre dos códigos adyacentes:
PROPUESTO 9.1: Realizar una tabla análoga para una resolución de 8 bits.
Resolución en PORCENTAJE:
LSB
Resolución(%) 100
Intervalo
Teniendo en cuenta la expresión del LSB
Intervalo
nº de bits 1
Resolución(%) 2 100
Intervalo 2Nº de bits
P. ej. Para un ADC de 16 bits obtendríamos: (1/65536) · 100 = 0,0015 %
2.2.- CUANTIFICACIÓN
Cuando la tensión analógica a convertir no se corresponde exactamente con los valores de los códigos
disponibles, se debe decidir por aproximar al valor más cercano. Esa diferencia recibe el nombre de
error de cuantificación.
1
LSB
vP 1LSB
ruido
V rms 2 0,289 LSB (Ec. 9.2)
3 3 12
Supongamos que el ADC del ejemplo es de 12 bits con un intervalo de 2,5 V. El error de offset
sería 1,25 * (2,5 V/4096) = 763 μV. Que expresado en porcentaje es 100 · (1,25/4096) = 0,03 %
3.3.- ALINEALIDAD
De forma intuitiva podemos decir que la anchura de los “escalones” difiere de la ideal.
Códigos perdidos
4.- Muestreo
El resultado del muestreo es un tren de pulsos cuya amplitud está modulada por la señal de entrada y
que representan la amplitud de la señal de entrada en los instantes de muestreo.
Dominio de la frecuencia:
Teorema de Nyquist
Establece que para poder reconstruir una señal muestreada la velocidad de muestreo fs debe ser al
menos el doble de la mayor de las componentes de la señal muestreada:
fs 2 * fmax (Ec. 9.3)
En la práctica se toma al menos entre 3 y 5 veces mayor que la frecuencia máxima. Como
explicaremos en el próximo punto, esto evita que las frecuencias superiores cercanas a la máxima
produzcan aliasing.
Aliasing (solapamiento)
.
Señal muestreada a frecuencia inferior a la de Nyquist, aparece el aliasing: Al reconstruir la señal se obtiene otra de
frecuencia inferior.
PROPUESTO 9.3: En la imagen anterior, si la señal original fuera de 3 KHz, ¿Qué frecuencia
observaríamos tras reconstruir la señal muestreada?
EN EL DOMINIO DE LA FRECUENCIA:
Supongamos una señal de interés cuyo espectro está centrado en f1 y otra interferente cuyo espectro
Como puede apreciarse en la siguiente figura, cuando una señal cuyo espectro está centrado en fx se
muestrea a una velocidad fs, su espectro aparece reflejado en fx-fs/2
Solapamient
En este caso, al muestrear la señal centrada en f1, el espectro reflejado f1-(fs/2) queda a la izquierda
del origen de frecuencias, por lo que no hay problema. Sin embargo al muestrear la señal centrada en
f2 su espectro reflejado f2-(fs/2), se solapa con f1 confundiéndose con él. De esta forma, la señal f2
interfiere con la señal útil f1.
El filtrado debe ser previo al muestreo (i.e. filtrado analógico). Después del muestreo, el aliasing
no puede eliminarse; la señal alias no puede separarse de la señal útil mediante ningún tipo de
filtro, pués cae en su ancho de banda.
∆V m = ∆V/Ts
t
TS
VFS
Recordando la ec. 9.1, el LSB viene definido por LSB
2n
VFS
luego para ½ LSB tenemos que V
2 2n
Para averiguar la máxima frecuencia de señal admisible sin caer en ese error partiremos de nuestra
señal patrón, es decir una sinusoide: f(t) = VFS sen ωt
Si queremos que el error sea menor de ½ LSB, esta variación de la señal debe cumplir:
V
VFS
Ts
Como esa variación debe ser menor que ½ LSB podemos establecer
VFS 1 V
VFS n
ya que V LSB FSn
Ts 2 2 2 22
VFS 1
2 f VFS f
Ts 2 2 n 2 n 2 TS
En conclusión:
fs
f máx . n 2 (Ec. 9.4)
2
fs 500000Hz
f máx . n 2
155 Hz
2 28 2
Observar la gráfica del tiempo de adquisición en función del condensador externo y de la precisión
deseada: Se puede conseguir un mínimo de 6 us con una precisión del 0’01%, o de 3 us (1%). Para ello,
el condensador será de 1 nF.
4.4.- SUBMUESTREO
Esta técnica es utilizada en osciloscopios digitales para aumentar el ancho de banda de sus canales,
aunque solo es válida si las señales son repetitivas.
El funcionamiento es similar al utilizado en los osciloscopios convencionales, donde solo pueden verse
señales repetitivas (periódicas). La forma de onda es redibujada en cada barrido, de forma que si su
frecuencia es suficiente se forma una imagen estable al ojo. En el submuestreo, se toman múltiples
muestras y se solapan para formar una imagen.
Restricciones:
A la hora de evaluar las prestaciones de un osciloscopio digital, hay que tener cuidado ya que
el fabricante resalta una frecuencia máxima permitida que se alcanza mediante submuestreo.
A la hora de capturar señales no repetitivas (Transitorios, espureos, picos, etc) la especificación
válida es la frecuencia de muestreo real.
2N
1LSB
señal vP 2 2 N 1 1LSB
El valor eficaz será entonces: V rms
2 2 2
2N
1LSB
2
V rms
señal 2
Dividiendo amba expresiones:
V ruido
20 log 6,02 N 1,76 dB
rms dB 1LSB
12
log an = n · log a
(S/N)máx = (6,02 · nº de bits) + 1’76 dB (Ec. 9.3)
Esca ecuación nos da el valor ideal de la relación S/N en un convertidor A/D de n bits y nos indica
que cada bit de más que tenga nuestro A/D mejorará unos 6 dB la relación S/N.
En el ejemplo del ADC de 12 bits cuya S/N obtenida de forma experimental era de 68 dBc obtenemos:
ENOB = (68 dBc – 1,76 dB) / 6,02 = 11 bits.
o La precisión máxima ideal sería (1/212) ·100 = 0,024 %
o La precisión máxima real sería (1/211) ·100 = 0,049 %
5.3.- SINAD
En la relación S/N, además del ruido, es conveniente tener en cuenta los armónicos que aparecen en
el espectro y que no se corresponden con la señal inyectada al ADC (i.e. distorsión). Esto da lugar a
una variante denominada S/(N+D) o SINAD, donde la “D” representa “Distortion”.
Es inmediato suponer que la relación S/N será mayor que la relación S/(N+D).
Una vez considerado el efecto de la distorsión, podemos expresar la ec. 9.4 en función del SINAD:
Si las especificaciones de un ADC vienen dadas para una señal de frecuencia inferior a la que
nuestra aplicación requiere, es de esperar que la SINAD que nos afecta sea peor.
Observar que cada bit de resolución añade 6 dB (teóricos) al rango dinámico (20 log10 2 = 6)
Nº de bits Nº de divisiones Resolución en %,(100/2N) Rango dinámico en dB [20·log(2n)]
8 256 0,4 48
10 1024 0,1 60
12 4096 0,025 72
14 16384 0,006 84
16 65536 0,0015 96
Ejemplo de SFDR:
ADC ADS7805 de 16
bits: En la imagen
puede observarse un
tono de 20 kHz
muestreado a 100
kSPS. Los 0 dB se
refieren al fondo de
escala que es ±10 V
Para que nuestra señal pueda distinguirse del resto, debe superar en magnitud a la mayor de las
presentes entre el ruido, es decir, la que está situada por encima de los 37,5 kHz, de amplitud
aproximada –95 dB (El fabricante indica 94 dBFS en la tabla de especificaciones).
20 log (Vx /20 Vpp) = -94 dB log(Vx / 20) = -94/20 (Vx / 20) = 10-94/20
Vx = 20 • 10-4,7 = 399, 05 μVpp
Observar que el THD se especifica para los primeros 5 armónicos. Esta es una forma habitual de
calcular el THD de la hoja de especificaciones, despreciando el escaso efecto del resto de armónicos.
En otras ocasiones, el THD se calcula con los armónicos presentes en el ancho de banda (fs/2)que no
tienen por que ser cinco.
Observar:
La poca diferencia entre el SNR y el SINAD, debido a la escasa contribución de los armónicos
presentes en el ancho de banda respecto al valor RMS del ruido.
Para hallar el ENOB, el fabricante ha utilizado el SNR en vez del SINAD. De esta forma obtiene
una cifra más generosa.
V0 Comparador 0
0
Salida binaria
Compa rado re s
La corriente de referencia Iref es constante, pues los comparadores ideales no absorben corriente:
R R R
V 2 I ref 2R V 1 I ref R
V 0 I ref
2 2 2
V 5R 5 V 3R 3 V ref R 1
V 2 ref V ref V 1 ref V ref V0 V ref
3R 2 6 3R 2 6 3R 2 6
RESOLUCIÓN:
Como se vió al principio del capítulo, podemos observar que la resolución no equivale a la tensión
2
umbral de la combinacón 01: Resolución V 2 V1 V1 V o Vref Vo
6
PROPUESTO 9.7: Realizar el mismo ejemplo con 3 bits.
6.2.1.- FUNCIONAMIENTO
Realiza una búsqueda binomial, de forma similar al algoritmo que usamos en el juego de acertar un
número dentro de un rango: Primero intentamos con el valor ½ del rango. Si nos contestan que es
menor, lo intentamos con el valor ¼ del rango; y así sucesivamente vamos acotando el número hasta
acertar.
1.- El contador comienza generando la combinación intermedia, es decir MSB = 1 y el resto de bits son
0. En nuestro ejemplo “1000”
1.1.- El convertidor DAC genera la tensión correspondiente a dicha combinación (1/2 FS).
1.2.- A continuación se realiza la comparación entre esta tensión y la de entrada (Vinput):
Si la entrada es mayor significa que el MSB debe permanecer a 1, en caso contrario se pone
a 0. En nuestro ejemplo MSB permanecería a 1.
2.- El contador genera una combinación que mantiene el MSB al valor hallado anteriormente y con el
siguiente bit a 1. En el ejemplo “1100”
2.1- El convertidor genera la tensión analógica correspondiente a dicha combinación. Se vuelve a
realizar la comparación. En el ejemplo el resultado es que la tensión de entrada es menor que
la tensión probada (i.e. 1011 < 1100), por lo que el 2º bit queda fijado a “0”.
Debe esperarse entre cada paso hasta que el DAC genere la combinación y ésta se estabilice.
6.2.2.- CARACTERÍSTICAS
Es más lento que el convertidor flash, pero es habitual conseguir velocidades superiores a 200
kS/s.
Es relativamente barato para implementar sistemas de 12-16 bits y es usado habitualmente en
sistemas DAQ basados en PC.
Resolución 8 bits
Error total ± 1 ⁄4 LSB, ± 1 ⁄2 LSB y ±1 LSB para el 0801, 0802, y el 0803 respectivamente.
¡Ojo!, Estas especificaciones son estáticas y, por tanto, aplicables a señales DC o muy baja frecuencia.
Tiempo de conversion 100 µs
Tensión de entrada analógica diferencial
Generador de reloj incluido
No requiere ajuste del cero
El rango de entrada puede ser función de la señal de entrada, ser fijo de 5 VDC , 2’5 VDC, o ajustarse
mediante una tensión de referencia. P. ej. Rango de entrada de 0V a 5V con una fuente única de 5V
De cara a su conexión con un microprocesador, este A/D aparece como una posición de memoria o
un puerto I/O. Por lo que no requiere circuito de interfaz.
Ventajas
Reduce el ruido recogido de la linea eléctrica si tomamos un tiempo de integración múltiplo del
periodo de la red: Ti = n · 20 ms (20 ms = 1/50 Hz). Esto hace que se utilice en multímetros
digitales de precisión.
Son comunes resoluciones de 20 bits
Coste relativamente bajo pues no requiere de componentes adicionales como un DAC o un VCO
(Voltage Control Oscilator, Oscilador Controlado por Tensión).
Desventajas
Tiempo de conversión lento (máximo entorno a 60 Hz. Más lento si se integra sobre varios ciclos de
linea).
La tensión de entrada es convertida a frecuencia, es decir, se genera un tren de pulsos cuya frecuencia
es proporcional a la tensión de entrada Vin.
El bloque Pulse counter cuenta los pulsos sobre un intervalo fijo de tiempo.
Se deduce la tensión de salida a partir de una relación conocida
6.4.1.- CARACTERÍSTICAS
Alto rechazo de ruido ya que la tensión de entrada es integrada sobre el intervalo de conteo.
Indicado para señales lentas y ruidosas.
6.5.1.- APLICACIONES
Ejemplo: ADC MAX186: 12 bit, 8 canales (4 en modo diferencial), salida de datos en serie (Bus SPI).
Ejemplo: ADC Texas Instruments ADS5122 (8 Canales diferenciales, 10 bit, 65 MSPS, 1.8V)
PROPUESTO 9.9: Según el cronograma anterior, ¿Cuál sería la frecuencia de la señal de reloj?