Dpto. Ingeniería Electrónica E.T.S.I. Telecomunicación. U.P.M.

27 Enero 2005
EXAMEN DE
DISEÑO DE CIRCUITOS Y SISTEMAS ELECTRÓNICOS (Plan 94)

APELLIDOS: __________________________________________________________
NOMBRE: ________________________________ D.N.I./Pass: _________________

DURACION: 3 horas

PROBLEMA 1 (20 puntos)

Se desea diseñar un bloque combinacional que realice la siguiente operación:

Z=7*A+5*B
Siendo A y B números enteros positivos de 4 bits.

(a) Determine los valores máximos y mínimos de la salida Z. ¿Cuántos bits son
necesarios para representarla?

(b) Utilizando sumadores completos de 1 bit, construya el bloque combinacional

siguiendo la estructura de un multiplicador CARRY-SAVE.

Página 1 de 10
(c) Considerando que todas las entradas y salidas del bloque anterior están registradas,
convierta la estructura en un pipeline que pueda trabajar a una frecuencia de reloj de
200 MHz.
Datos:
Sumador 1bit: Tiempo de acarreo 2 ns
Tiempo de suma 2 ns
Registros tipo D: Tiempo de propagación 0’5 ns
Tiempo de setup 0’5 ns
Tiempo de hold 0’5 ns

Página 2 de 10
PROBLEMA 2 (30 puntos)

Se desea diseñar un contador circular up / down de 2 bits con indicador de desbor-

damiento. Para ello, se dispone de los siguientes elementos:

CLK C ÁreasTiemposSumadores 1 bit1tprop = 0.5

nsMultiplexores0.5tprop = 0.2 nsPuertas lógicas0.2tprop =
0.2 nsBiestables (tipo D)0.5 tprop = 0.2 ns
OVFL CONTADOR tsetup = 0.2 ns
UP / DOWN thold = 0 ns

S1 S0

Las señales de salida, S1 y S0, representan sus valores en complemento a dos. La señal C
proviene de un registro del bloque de control que selecciona el modo de funcionamiento
del contador. Si C = 0, cada pulso de reloj incrementa el valor que indican las señales de
salida. Si C = 1, decrementa su valor.

(a) Diseñe el contador utilizando exclusivamente multiplexores, biestables y sumadores

de 1 bit. Determine el área total requerida por esta implementación.

(b) Para una frecuencia de reloj fCLK, calcule los valores máximo y mínimo permisibles
del skew de reloj dentro del bloque contador.

Página 3 de 10
(c) Obtenga y simplifique las expresiones de las señales de salida y de acarreo de salida
de todos los sumadores de 1 bit.

(d) Realice de nuevo el diseño del contador utilizando exclusivamente multiplexores,

biestables y puertas lógicas. Determine también el área total requerida por esta
implementación.

(e) Justifique si se producen glitches en la parte combinacional del circuito realizado en

el apartado anterior, y en qué casos. Indique qué cambios serían necesarios para
eliminarlos.

Página 4 de 10
PROBLEMA 3 (25 puntos)

En la siguiente figura se muestra un amplificador de instrumentación formado por tres

AOs alimentados entre ±15V. En este ejercicio se va a realizar un análisis del efecto de
las no idealidades: corrientes y tensiones de polarización. Los AOs presentan las
siguientes características:

AO1 y AO2: IBIAS = 50 nA, IOFFSET = 5 nA y VOFFSET = 3 mV.

AO3: IBIAS = 5 A, IOFFSET = 1 A y VOFFSET = 5 mV.

Recuerde:

Rx
Vo1 R1 R2
AO1
V1
R3=1k

Rg=1k AO3 Vo

R3=1k R1 R2
Rx AO2

Vo2
V2

(a) Calcule el efecto sobre la tensión de salida Vo de las corrientes y tensiones de

polarización del AO3. Obtenga los resultados en función de R1 y R2.

Página 5 de 10
(b) Calcule la expresión de Vo en función de V1 y V2. A continuación, obtenga los
valores de R1 y R2 para que el efecto conjunto de las no idealidades calculadas
anteriormente sea 0, y además, la ganancia total del amplificador de instrumentación
sea A = 30.

(c) Considerando únicamente las no idealidades de tensión de los amplificadores AO1 y

AO2, analice el efecto sobre la salida.

Página 6 de 10
(d) Considerando únicamente las no idealidades de corriente de los amplificadores AO1
y AO2, calcule la tensión de error a la salida Vo. Obtenga el valor de Rx que minimiza
dicho error.

(e) Suponga que el AO3 tiene un Slew Rate = 1V/S y puede ofrecer una corriente
máxima de 20 mA. Calcule la máxima señal que se puede obtener a la salida cuando se
conecta una resistencia de carga RL= 200 Ω. Las señales de entrada son:
V1 = 1V sen(2πft) con f = 100KHz
V2 = 0,8V sen(2πft) con f = 100KHz
Considere VSATH = 14V y VSATL = -13V.

Página 7 de 10
PROBLEMA 4 (25 puntos)

Considere el siguiente circuito, el cual se utiliza como un generador de onda. Asuma en

todos los apartados que los amplificadores operacionales son ideales, que V S es una
tensión constante, y que los diodos Zener tienen tensiones de caída en directa y en
inversa VD y Vz, respectivamente.

(a) Considerando únicamente la segunda etapa del circuito, obtenga la expresión de VB

en función de VA asumiendo Vs = 0.

(b) Determine los valores que puede tener VA. ¿Cuál es la función de los diodos Zener?,
¿y de R3?

Página 8 de 10
(c) Considerando ahora únicamente la primera etapa del circuito, determine y dibuje la
función de transferencia de VB a VA.

(d) Asumiendo Vs = 0, el condensador C inicialmente descargado y VB(t=0) = 0, obtenga

la expresión de VB en función del tiempo y determine su frecuencia de oscilación y ciclo
de trabajo. Por último, dibuje la forma de onda de VB.

Página 9 de 10
(e) Asumiendo ahora que Vs > 0, Vs <|VA|, el condensador C inicialmente descargado y
VB(t=0) = 0, obtenga la expresión de V B en función del tiempo y determine su
frecuencia de oscilación y ciclo de trabajo. Dibuje de nuevo la forma de onda de V B.
¿Para qué se puede utilizar Vs en este circuito?

Página 10 de 10