UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

INFORME N°2
Caracterización de NMOS y PMOS en Cdesigner
Jordan Aguilar (137703) David Molina (204426)
Fecha: 2021-03-16
Objetivos

• Obtener las curvas características de entrada para los transistores NFET y PFET.
• Obtener las curvas características de salida para los transistores NFET y PFET.
• Obtener las características para una modulación del channel length
• Obtener las características del Body Effect.

Introducción:

Los transistores MOSFET son comúnmente utilizados para la amplificación o conmutación de

señales electrónicas y su utilidad es tanto para circuitos digitales, así como para circuitos
analógicos. La implementación de estos dispositivos en microprocesadores es casi del 100%
desplazando así a los transistores BJT del mercado debido a las características que este
dispositivo posee.

Este tipo de dispositivos se encuentran divididos en dos familias que son: NFET y PFE, Los
MOSFET son elementos que contienen 4 terminales que son el Gate, Source, Drain y Bulk con
lo cual se pueden generar 3 tipos de configuraciones en un circuito que son: Gate Common,
Source Common y Drain Common. De este tipo de configuraciones la más utilizada es la de
Source common.

Estos dispositivos básicamente tienen 3 tipos de regiones que son:

Región de corte. Esta región se da cuando: 𝑉𝐺𝑆 < 𝑉𝑡ℎ

Región óhmica o lineal. Esta región se da cuando: VGS > Vth y VDS < (VGS − Vth )

Regio activa o de saturación. Esta región se da cuando: 𝑉𝐺𝑆 > 𝑉𝑡ℎ y 𝑉𝐷𝑆 > (𝑉𝐺𝑆 − 𝑉𝑡ℎ )

Las principales ventajas de la implementación de este tipo de dispositivos frente a los BJT en
los circuitos es que el consumo energético en modo estático es bastante bajo, es de menor
 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

tamaño, son dispositivos controlados por voltaje con lo que tienen una impedancia de entrada
bastante alta, etc.

Desarrollo
Caracterización del Transistor NFET

Figura 1: Circuito N°1 NMOS.

Figura 2: Curva característica de salida de NMOS (Id vs. Vds).

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 3: Curva característica de salida de NMOS (Id vs. Vgs).

Figura 4: Curvas característica de salida de NMOS.

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 5: Curvas característica de salida de NMOS con L modificado.

Figura 6: Curvas característica de salida de NMOS con W modificado.

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 7: Curvas característica de salida de NMOS con W/L modificado.

Figura 8: Circuito N°2 NMOS.

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 9: Curvas característica de entrada de NMOS con varios voltajes de Bulk.

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Caracterización del Transistor PFET

Figura 10. circuito PFET

Figura 11. Característica de entrada Id vs Vgd

Figura 12. Figura 12: Características de salida (Id vs. Vds)

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 13. Características de salida múltiples

Figura 14. Características de salida múltiples modulando la longitud del canal

Figura 15. Características de salida múltiple cambiando W

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Figura 16. Características de salida múltiples cambiando w/l con lp constante

Para realizar un barrido con el fin de tener 1 step entre cada wp/lp se usan los datos presentados
a continuación.

Tabla 1. Datos para Data Driven

A continuación, se presenta el barrido de con los datos anteriormente mencionados.

Figura 17. Características múltiples de salida cambiando w/l

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

A continuación, se presenta el circuito PFET para el Body Effect

Figura 18. PFET, Body Effect

Figura 19. Características de entrada para varios voltajes de bulto

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Cálculos de gm, gmb y r0

NMOS

Se pueden aplicar las siguientes ecuaciones para realizar los respectivos cálculos de
transconductancia, transconductancia de cuerpo y resistencia de salida.

Cálculo de gm, se encuentra su respectiva pendiente en la fig. 3

Cálculo de gmb, se encuentra su respectiva pendiente en la fig. 9

400 𝑢𝐴 − 60𝑢𝐴 𝒎𝑨
𝒈𝒎𝒃 = = 𝟎. 𝟐𝟐𝟔
2𝑉 − 0.5𝑉 𝑽

Cálculo de r0, se encuentra su respectiva pendiente en la fig. 5

49.8𝑢𝐴 − 45.8𝑢𝐴 −1
𝒓𝟎 = ( ) = 𝟐𝟓𝟎𝒌𝛀
1.5𝑉 − 0.5𝑉

PMOS

Los cálculos para PMOS se hace básicamente lo mismo tomando en cuenta que los
signos de los voltajes van a ser al revés.

Cálculo de gm, se encuentra su respectiva pendiente en la fig. 11

Cálculo de gmb, se encuentra su respectiva pendiente en la fig. 17

 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

Cálculo de r0, se encuentra su respectiva pendiente en la fig. 14

Resumen
La práctica realizada con los transistores de tipo NMOS y PMOS demostró el
comportamiento de estos a diferentes mediciones y condiciones en el cual se apreció
claramente las curvas de salida y de entrada que son características de estos y que se basan en
la teoría aplicada en el curso, Además, se realizó las simulaciones respectivas cambiando
parámetros como W y L y los dos a la vez que representa el channel length modulation y por
último se simuló el comportamiento de los transistores cambiando el voltaje del Bulk. Para
terminar, en base a la curvas características se realizaron diferentes mediciones como la
transconductancia, transconductancia de cuerpo y resistencia de salida.

Conclusiones

La caracterización de los transistores tanto NFET, así como del PFET se lo ha realizado de
manera satisfactoria para el input y para el output, obteniendo de esta manera las curvas
características pertenecientes a cada configuración del circuito.

Mediante la variación del Length y Width se puede observar que la corriente varia de tal forma
que cuando se genera un aumento en Length y se disminuye el Width se puede observar que la
corriente en las curvas características disminuye.

Jordan Aguilar

Se observo el comportamiento tanto del NMOS y PMOS mediante el cual se pudo comparar
que la teoría y la práctica van de la mano lo cual es importante para la adquisición del
conocimiento. Se obtuvo lo esperado que fueron las curvas a diferentes puntos de operación y
apreciar en estas las diferentes regiones de comportamiento. Además, de como se comportan
los transistores cuando se cambian factores de diseño de estos como pueden ser el W y L y por
 UNIVERSIDAD SAN FRANCISCO DE QUITO

DEPARTAMENTO DE INGENIERÍA ELÉCTRICA/ELECTRÓNICA

LABORATORIO DE ELECTRÓNICA 2

ultimo el comportamiento del voltaje de threshold el cual aumenta a medida que cambia el
voltaje de bulk que es lo que se espera por el body effect.

David Molina

Recomendaciones
Al momento de crear los circuitos hacerlos en cell views diferentes para evitar confusiones o
que datos de anteriores circuitos generen errores de simulación o a su vez genere una
simulación errónea.

Tener claro la teoría para poder determinar si las curvas obtenidas son aquellas que se desea,
caso contrario se podría estar tomando curvas características erradas sin darse cuenta.

En ocasiones cuando se presenta errores en el schematic una solución podría ser salir software
y volver a entrar para ver si de esta forma deja de presentar dicho error.

Jordan Aguilar

Es importante tener en cuenta para la simulación los nodos con los cuales se va a realizar está,
ya que puedes obtener miles de curvas que no son las que se esperan. Así como, declarar bien
las variables y generar una simulación con rangos adecuados para que esta se aprecie de manera
clara.

Verificar que todos los instrumentos de simulación tengan check y que todas las conexiones
del esquemático estén bien realizadas, ya que también pueden generar un error y guardar
siempre antes de pasar al perfil de simulación.
David Molina

Bibliografía

Chenming, H. (2009). MOS Transistor. Cap. 6. Modern Semiconductor Devices for

Integrated Circuits. Prentice Hall. (Pp. 195 – 257).
Smith, S. (2015). Microelectronic Circuits. New York: Oxford University Press.