Tarea 4

Circuitos secuenciales

Estudiante
Yuly Maribel Figueredo Cardenas

Grupo: 243004_32

Número de identificación: 1049650212

Universidad Nacional Abierta y a Distancia - UNAD

Escuela de Ciencias Básicas, Tecnología e Ingeniería

Electrónica Digital
07-11-2021
 Introducción

Un circuito secuencial es un tipo de circuito lógico. Envía una salida que depende
de la entrada actual, además de la historia de la entrada. La lógica secuencial
se basa en el estado de las entradas, así como en los datos almacenados en la
memoria del circuito, Uno de los aspectos más importantes de la lógica
secuencial es el concepto de "flip-flops".
 Objetivos

Objetivos General
• Adquirir los conocimientos sobre circuitos secuenciales se caracterizan
porque no almacenan información y sus salidas Envía una salida que
depende de la entrada actual.

Objetivos Específicos
• Comprender los conceptos de análisis, diseño, estructura y
comportamiento referentes a los circuitos secuenciales.

• Familiarizarse con las señales digitales y niveles lógicos.

• adquirir los conceptos básicos de los Fundamentos de los circuitos

combinacionales
 Actividad 1.

1. Diseñe un flip-flop tipo D, con reset activo en alto y enable activo en alto.
a. ¿Qué es un flip-flop?
Los Flip-Flops son circuitos secuenciales son aquellos en los cuales su salida
depende de la entrada presente y pasada. Dentro de estos circuitos se tienen a
los Flip-Flops.
Los Flip-Flops son los dispositivos con memoria más comúnmente utilizados. Sus
características principales son:
• Asumen solamente uno de dos posibles estados de salida.
• Tienen un par de salidas que son complemento una de la otra.
• Tienen una o más entradas que pueden causar que el estado del Flip-Flop
cambie.

b. Un diagrama de bloques y colocar la tabla de verdad.

• diagrama de bloques flip-flop tipo D.

flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten

poner a la salida Q del flip-flop, una salida deseada sin importar la entrada D
y el estado del reloj. Estas entradas son:
PRESET (poner) y CLEAR (Borrar).
Es importante notar que estas son entradas activas en nivel bajo (ver la bolita
o burbuja en la entrada). Ser activo en nivel bajo significa que:
• Para poner un “1” en la salida Q se debe poner un “0” en la entrada PRESET
• Para poner un “0” en la salida Q se debe poner un “0” en la entrada CLEAR
 Tabla de verdad

• Tabla de verdad

• En si la Tabla de verdad
c. Una impresión de pantalla con la descripción en VHDL
La descripción e VHDL, iniciamos tomando los archivos de cada estructura como
es el de estructura general luego empezamos a realizar los pequeños ajustes en
el archivo de eda-playground. Luego colocamos todas las salidas de nuestro
circuito:
d. Una impresión de pantalla con la simulación generada en EDA
PLAYGROUND.
Donde podemos visualizar que nuestra simulación es correcta.
 Actividad 2.

2. Diseñe un registro de 8 bits con reset activo en alto.

a. ¿Qué es un registro?
Los registros de desplazamiento son circuitos secuenciales formados por
biestables o flip-flops generalmente de tipo D conectados en serie y una
circuitería adicional que controlará la manera de cargar y acceder a los datos
que se almacenan. En los de desplazamiento se transfiere información de un
flip-flop hacia el adyacente, dentro del mismo registro o a la entrada o salida del
mismo.

b. Un diagrama de bloques, colocar la tabla de verdad.

• Diagrama de bloques registro de 8 bits.

La capacidad de almacenamiento de un registro es el número total de bits que

puede contener.
El funcionamiento se realiza de manera síncrona con la señal de reloj. Gran parte
de los registros de desplazamiento reales incluyen una señal RESET o CLEAR
asíncrona, que permite poner simultáneamente todas las salidas en "0" o estado
bajo, sin necesidad de introducir ceros seguidos. Esto permite limpiar
rápidamente el registro de desplazamiento lo cual es muy importante a nivel
práctico.
 Tabla de verdad

• Tabla de verdad

C. Una impresión de pantalla con la descripción en VHDL

La descripción e VHDL, iniciamos tomando los archivos de cada estructura como
es el de estructura general luego empezamos a realizar los pequeños ajustes en
el archivo de eda-playground. Luego colocamos todas las salidas de nuestro
circuito:
• En la parte de testerch.vhd, Estamos realizado las entradas de nuestro
circuito.

• En la parte de testerch.vhd, Estamos realizado las entradas de nuestro

circuito, con nuestra tala de verdad que realizamos.
d. Una impresión de pantalla con la simulación generada en EDA
PLAYGROUND.
• Acá podemos evidenciar el correcto funcionamiento de nuestra simulación
del circuito con 8 bits.
 Actividad 3.

3. Diseñe un contador ascendente módulo N, donde N corresponde a su

edad.

a. Un diagrama de bloques diseñado por el estudiante.

Diagrama Contador Ascendente

El contador en VHDL- Parte de un Registro y tiene su entrada D y sus salidas

Q y su señal de Reloj y su Reset, Su proceso es lo que está en la entrada pasa
a la salida cada vez que tengamos un ciclo de Reloj y su contador u sumador
que es +1 y tendríamos un 1 y luego el siguiente ciclo hay otro 1 y luego nuestros
24 bits.
b. Una impresión de pantalla con la descripción en VHDL.
• La creación del circuito de contador ascendente partimos de la parte de
registro.

• Acá realizamos los cambios de las entradas que son D <= Q + 1; y

borramos las entradas y de esta mañera realizamos el circuito.
c. Una impresión de pantalla con la simulación, en el cual se evidencie el correcto
funcionamiento del diseño.

• Evidenciamos el funcionamiento del circuito y esta corriendo con 500ns.

 Actividad 4.

4. Diseñe un contador descendente módulo M, donde M es su edad. El diseño

debe incluir:

a. Un diagrama de bloques diseñado por el estudiante.

Diagrama Contador Descendente

Parte de un registro (n=bits) que es (n=24), y tenemos un Multiplexor en el que

generalmente pasa en este proceso es que se resta con (-1), para que eso sea
descendente.
Reset cambia de llevar un valor cero (0), va a cambiar a llevar a un valor inicial
y a partir de ese valor va a estar descendiente uno a uno.
Cuando la entrada llegue a cero, es lo que se quiere llegar inicialmente esta e -
24, 23, 22 hasta llegar a cero y cuando llegue a cero se activa y os lleve al
modulo n y empieza de nuevo a contar en 24.
b. Una impresión de pantalla con la descripción en VHDL
c. Una impresión de pantalla con la simulación, en el cual se evidencie el correcto
funcionamiento del diseño.