Documentos de Académico
Documentos de Profesional
Documentos de Cultura
2016
DISEÑO DE UN CIRCUITO FLIP FLOP RS CON COMPUERTAS LÓGICAS Y TEMPORIZADOR 555
Objetivos:
Diseñar y comprobar el funcionamiento de un Latch SR activo en nivel alto y activo en nivel bajo
Material utilizado
Marco teórico
Para comenzar con el marco teórico definiremos Latch: Dispositivo lógico biestable o
multivibrador.
h) Los latches funcionan gracias a que las puertas lógicas tienen retardos en la propagación de las
señales.
Básicamente, los latches son similares a los flip-flops, ya que también son dispositivos de dos
estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de
retroalimentación, lo que consiste en conectar cada una de sus salidas a la entrada opuesta.
La diferencia principal entre ambos tipos de dispositivos está en el método empleado para
cambiar de estado.
El latch S-R
Un latch es un tipo de multivibrador biestable. Un latch S-R (Set-Reset) con entrada activa a nivel
alto se compone de dos puertas NOR acopladas tal como se muestra en la figura 1; un latch S-R
con entrada activa a nivel bajo está formado por dos puertas NAND conectadas.
Símbolo lógico
Símbolo lógico
FLIP FLOPS
Estos circuitos son celdas binarias capaces de almacenar un bit de información. un circuito F-F
tiene dos entradas, una para el valor normal y otro para el valor complemento del bit almacenado
en él. Un circuito flip flop puede mantener un estado binario indefinidamente (siempre en cuando
se esté suministrando potencia al circuito) hasta que se cambien por una señal de entrada para
cambiar estados.
La principal diferencia entre varios tipos de flip-flops es el número de entradas que poseen y la
manera en la cual las entradas afectan el estado binario.
Flip-Flop RS Temporizado
El flip-flop básico por sí solo es un circuito secuencial asincrónico. Agregando compuertas a las
entradas del circuito básico, puede hacerse que el flip-flop responda a los niveles de entrada
durante la ocurrencia del pulso del reloj. El flip-flop RS temporizado consiste en un flip-flop básico
NOR y dos compuertas AND. Las salidas de dos compuertas AND permanecen en cero mientras el
pulso del reloj sea 0, independientemente de los valores de entrada de S y R. Cuando el pulso del
reloj vaya a 1, la información de las entradas S y R se permite llegar al flip-flop básico. El estado de
puesta a uno se logra con S = 1, R=0 y CP=1. Para cambiar el estado de puesta a cero (o borrado)
las entradas deben ser S=0, R=I y CP= 1. Con S = 1 y R = I, la ocurrencia de los pulsos de reloj
causará que ambas salidas vayan momentáneamente a 0.