Universidad Mayor de San Simón

Facultad de Ciencias y Tecnología

FLIP– FLOPS

Nombre: Rodrigo Flores Mamani

Carrera: Ing. Informática

Materia: Arquitectura de Computadoras

Docente: Acha Pérez Samuel

Gestión: 2/2023
INTRODUCCION

La clasificación de los circuitos secuenciales se fundamenta en la naturaleza temporal de sus

señales. Los sistemas sincrónicos, definidos por su comportamiento en instantes discretos,
contrastan con los asincrónicos, cuyo funcionamiento depende del orden de cambio de las
señales. Los circuitos asincrónicos a menudo emplean mecanismos retardadores de tiempo,
como las compuertas lógicas con retardo de propagación, para lograr la memoria necesaria.
Sin embargo, esta realimentación puede provocar inestabilidades. En contraste, los sistemas
sincrónicos utilizan pulsos de reloj para sincronizar la memoria, evitando problemas de
inestabilidad. La sincronización se logra mediante un generador maestro de tiempo que
distribuye pulsos de reloj a través del sistema. Los circuitos secuenciales temporizados,
preferidos en la práctica, se centran en este enfoque sincrónico, garantizando una operación
confiable y permitiendo la división discreta del tiempo. Los flip-flops son elementos de
memoria esenciales en los circuitos secuenciales temporizados. Estos componentes, también
conocidos como celdas binarias, desempeñan la función fundamental de almacenar un bit de
información, ya sea en su forma normal o complementaria. Un circuito flip-flop cuenta con dos
entradas principales: una para el valor estándar (normal) y otra para el valor complementario
del bit almacenado en él.

FLIP – FLOPS

Un circuito flip-flop es capaz de retener un estado binario de forma indefinida, siempre y

cuando se suministre potencia al circuito, hasta que se modifique mediante una señal de
entrada. La diferencia principal entre los diversos tipos de flip-flops radica en el número de
entradas que poseen y en la forma en que estas afectan el estado binario.

El flip-flop básico puede construirse utilizando compuertas NAND o NOR, con una conexión de
realimentación que lo clasifica como un circuito secuencial asincrónico. Este tipo de flip-flop,
conocido como flip-flop RS o bloqueador SR, cuenta con dos salidas (Q y Q') y dos entradas (S
para set y R para reset).

En la operación normal, las entradas permanecen en estado 0 a menos que el flip-flop cambie
de estado. La aplicación momentánea de un 1 en la entrada de puesta a uno lleva al flip-flop al
estado correspondiente, mientras que un 1 en la entrada de puesta a cero lo lleva al estado de
borrado. La condición de ambas entradas en 1 es evitada, ya que induce un estado indefinido.
El flip-flop, dependiendo de cuál entrada permanezca en 1 por más tiempo antes de cambiar a
0, determina el estado final en esta situación.

El flip-flop básico construido con compuertas NAND opera con ambas entradas normalmente
en 1, a menos que se requiera un cambio de estado. Un 0 momentáneo en la entrada de
puesta a uno lleva el flip-flop al estado de puesta a uno, mientras que un 0 momentáneo en la
entrada de puesta a cero provoca la transición al estado de borrado. La condición de ambas
entradas en 0 se evita en la operación normal del flip-flop.

Flip – Flop RS temporizado

Es una extensión del flip-flop básico, que, por sí solo, es un circuito secuencial asincrónico. Al
agregar compuertas a las entradas del circuito básico, se logra que el flip-flop responda a los
niveles de entrada durante la ocurrencia del pulso del reloj. En el flip-flop RS temporizado, se
utilizan un flip-flop básico NOR y dos compuertas AND. Durante la presencia de un pulso del
reloj, las entradas S y R afectan al flip-flop básico, permitiendo así la transición entre los
estados de puesta a uno y puesta a cero.

El símbolo gráfico del flip-flop RS sincronizado tiene tres entradas: S, R y CP (reconocida por un
triángulo que indica el indicador dinámico). Las salidas del flip-flop se designan como Q y Q'. La
operación del flip-flop se resume en una tabla característica, donde se muestra el estado
binario presente (Q), los posibles valores de las entradas (S y R), y el estado del flip-flop
después del pulso del reloj.

La ecuación característica del flip-flop RS temporizado se deriva de un mapa que representa el

valor del siguiente estado en función del estado presente y las entradas. Esta ecuación es una
expresión algebraica que describe la información binaria de la tabla característica, incluyendo
la condición SR = 0 para indicar que S y R no pueden ser simultáneamente iguales a 1.

Flip – Flop D

Es un tipo de circuito de almacenamiento de información en electrónica digital. La "D"

proviene de "datos". Este flip-flop es una variante del flip-flop RS sincronizado y se utiliza para
almacenar un solo bit de información binaria. La principal característica del flip-flop D es su
capacidad para transmitir datos. Está compuesto por compuertas NAND, donde una de las
entradas (llamada D) está directamente conectada a la entrada de establecimiento (S) y la
entrada complementaria está conectada a la entrada de reinicio (R) a través de un inversor.

Durante un pulso de reloj, el flip-flop D evalúa el valor de la entrada D. Si la entrada es 1,

cambia su estado interno a "1" (puesta a uno), y si es 0, cambia a "0" (borrado). La entrada de
reinicio (R) se utiliza para borrar el estado del flip-flop, mientras que la entrada de
establecimiento (S) se utiliza para establecerlo. La capacidad de transmitir datos hace que el
flip-flop D sea útil en aplicaciones donde se necesita retener y transmitir información en
dispositivos digitales, como en registros de desplazamiento y en la implementación de
memorias temporales.

Flip – Flop JK

Es una mejora del flip-flop RS, diseñado para abordar el estado indeterminado presente en el
tipo RS. Este tipo de flip-flop tiene dos entradas principales, J y K, que cumplen funciones
similares a las entradas S y R del flip-flop RS, respectivamente (notando que la letra J se refiere
a la entrada de puesta a uno, y la letra K se refiere a la entrada de puesta a cero). Cuando
ambas entradas J y K se aplican simultáneamente, el flip-flop JK cambia a su estado
complementario, es decir, si Q es 1, cambia a 0, y viceversa.

En un flip-flop JK sincronizado, las salidas Q y Q' se controlan mediante compuertas AND, que
evalúan las entradas J, K y el pulso de reloj (CP). El comportamiento general es similar al flip-
flop RS, excepto cuando J y K son ambos 1. En este caso, el flip-flop JK se comporta de manera
diferente, complementando su estado actual.

La tabla característica muestra cómo el flip-flop JK responde a las diferentes combinaciones de

entradas. Por ejemplo, cuando J = 1 y K = 0, el flip-flop se pone a uno durante un pulso de reloj,
y cuando J = 0 y K = 1, se pone a cero. Cuando ambas entradas son 0, el estado actual se
mantiene.
El símbolo gráfico del flip-flop JK incluye las marcas J y K debajo de las salidas Q y Q',
respectivamente. La ecuación característica se deduce del mapa de la tabla característica y
describe la relación entre el estado actual, las entradas J y K, y el próximo estado del flip-flop.

Es importante tener en cuenta que, debido a la conexión de realimentación en el flip-flop JK,

es necesario controlar la duración de los pulsos de reloj para evitar transiciones continuas e
indeseables de las salidas. Esto a menudo se aborda mediante técnicas de diseño específicas,
como el uso de maestro-esclavo o construcciones activadas por flanco.

Flip – Flop T

Es una variante de una sola entrada del flip-flop JK. En esencia, el flip-flop T se deriva del flip-
flop JK conectando ambas entradas J y K para formar una única entrada T. El nombre "T"
proviene de la capacidad del flip-flop para cambiar o alternar su estado. Independientemente
del estado actual del flip-flop, este cambia a su estado complementario cuando se presenta un
pulso de reloj y la entrada T está en lógica 1.

La tabla característica del flip-flop T muestra que, cuando la entrada T es 1 y ocurre un pulso
de reloj, el flip-flop cambia a su estado complementario, sin importar el estado actual. En otras
palabras, el flip-flop T "toggla" su estado cada vez que se presenta un pulso de reloj y la
entrada T es 1.

Es importante destacar que los flip-flops introducidos en esta sección son los tipos más
comunes comercialmente. Los procedimientos de análisis y diseño desarrollados en este
capítulo son aplicables a cualquier flip-flop sincronizado una vez que se haya definido su tabla
característica.

REFERENCIAS

Mano, M. M. (1979). Lógica Digital y Diseño de Computadores. Prentice Hall.

Ingmecafenix. (s.f.). Flip-flop. Información sobre electrónica y componentes.

https://www.ingmecafenix.com/electronica/componentes/flipflop/

Centro de Investigación en Computación (s.f.). Flip-flops. En Mapa conceptual de la asignatura

"Laboratorio de Circuitos Digitales". Universidad Autónoma del Estado de Hidalgo.
http://cidecame.uaeh.edu.mx/lcc/mapa/proyecto/libro16/44_flipflops.html

Cátedra de Ingeniería en Electrónica (2003). Apuntes sobre Flip-Flops. Universidad Nacional de

La Plata. https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/apuntes/flipflops2003.pdf

Cursos Clavijero (sin año). Tema 4.3: Flip-Flops. Recuperado de

https://cursos.clavijero.edu.mx/cursos/038_sgl/modulo4/contenidos/tema4.3.html