ESCUELA SUPERIOR POLITÉCNICA DE CHIMBORAZO

FACULTAD: MECÁNICA
CARRERA: INGENIERÍA DE MANTENIMIENTO INDUSTRIAL

GUÍA DE LABORATORIO DE ELECTRÓNICA DE POTENCIA

PRÁCTICA No. 3

TEMA: POLARIZACIÓN DEL JFET

DATOS GENERALES:

NOMBRE: CÓDIGO

DIEGO HERNAN BARAHONA DEFAZ 2519

DIANA DOMINING GONZALEZ RIOFRIO 2544

LADY CAROLINA GUANUCHE CHACON 2521

EDWIN DANIEL MOLINA JIMENEZ 2222

GRUPO: SALA 1

FECHA DE REALIZACIÓN: FECHA DE ENTREGA:

2021/06/25 2021/07/02

OBJETIVO GENERAL:

Analizar el funcionamiento del transistor JFET ante la corriente directa mediante el

análisis matemático y realizando en el simulador Proteus.

OBJETIVOS ESPECIFICOS:

• Utilizar el software Proteus para realizar el circuito.

• Analizar la polarización del JFET

INSTRUCCIONES:

4.1 Visualizar la información emitida por la página web

https://lizarragablog.wordpress.com/2014/06/17/practica-10-polarizacion-de-jfet/

4.2 Realizar la simulación de la fuente de voltaje Simétrica

MATERIALES:

1. Software Proteus

2. 2 capacitores Electrolíticos

3. Fuentes de Voltaje de CD

4. Resistencias

5. Transistor JFET 2N5454

6. Amperímetro

7. Multímetro

8. Puesta a tierra

MARCO TEÓRICO:

El JFET (transistor de efecto de campo de juntura o unión) es un dispositivo de 3

terminales que se utiliza para aplicaciones diversas que se asemejan en una gran
proporción a los del BJT.

La diferencia básica entre los 2 tipos de transistores es el hecho de que el transistor BJT
es un dispositivo controlado por corriente, mientras que el transistor FET es un dispositivo
controlado por voltaje.
Ilustración 1: Transistor JFET

Autor: (Lizárraga, 2014)

En otras palabras, la corriente Ic está en función directa del nivel de IB. Para el FET la
corriente ID está en función del voltaje VGS aplicado a la entrada.

De la misma manera que existen transistores bipolares npn y pnp, hay transistores de
efecto de campo de canal-n y capal-p. sin embargo el transistor BJT es un dispositivo
bipolar; el prefijo bi indica que el nivel de conducción es una función de 2 portadores de
carga, los electrones y los huecos.

El término “efecto de campo” se debe a que para el FET un campo eléctrico se establece
mediante las cargas presentes que controlaran la trayectoria de conducción del circuito de
salida, sin la necesidad de un contacto directo entre las cantidades controladoras (VGS)
y controladas (ID)

Características de los JFET.

JFET canal-n.

Es un dispositivo de 3 terminales, con una terminal capaz de controlar la corriente (G) de

las otras 3 terminales (D y S). La construcción básica del JFET canal-n se muestra en la
siguiente figura. la mayor parte de la estructura es de material tipo n que forma el canal
entre las capas interiores del material tipo p.
Ilustración 2: JFET canal-n

Fuente: (Lizárraga, 2014)

La parte superior (Drenaje) e inferior (Source) del canal tipo n se encuentra conectada
por medio de un contacto tipo óhmico. Los 2 materiales de tipo p se encuentran
conectados entre sí y también a una terminal de compuerta (Gate). Por tanto, el drenaje y
la fuente se hallan conectadas a los extremos del canal tipo n y la entrada a las 2 capas de
material tipo p.
cuando no hay aplicación de voltaje en las terminales el JFET tiene 2 uniones p-n bajo
condiciones sin polarización. El resultado es una región de agotamiento en cada unión la
cual se asemeja a la región de un diodo sin polarización.

El voltaje de la compuerta VGS es el voltaje que controla al JFET. Así como se

establecieron varias curvas para IC en función de VCE para diferentes niveles de IB para
el transistor BJT, se pueden desarrollar curvas de ID en función de VDS para varios
niveles de VGS para el JFET. Para el dispositivo de canal-n el voltaje de control VGS se
hace más y más negativo a partir de su nivel VGS=0
Ilustración 3: Intensidad de corriente de un
JFET

Fuente: (Lizárraga, 2014)

El efecto VGS aplicado de polaridad negativa es el de establecer regiones de agotamiento

similares a las que se obtuvieron con VGS=0, pero a niveles menores de VDS.

Símbolos.

Los símbolos gráficos para el JFET de canal-n y de canal-p se presentan en la siguiente

figura: Ilustración 4: Símbolos del JFET

Fuente: (Lizárraga, 2014)

La flecha se encuentra apuntando hacia adentro para el dispositivo de canal-n, con objeto
de representar la dirección con a cuál fluiría el ID. La única diferencia en el símbolo es a
dirección de la fleca para el dispositivo de canal-p.

Características de transferencia.

Para el transistor BJT la corriente de salida IC y la corriente de control. IB fueron

relacionadas por β considerada como constante para el análisis que fue desarrollado. Para
el JFET la relación lineal no existe entre las cantidades de salida (ID) y entrada (VGS).
Ilustración 5: Características de transferencia del JFET

Fuente: (Lizárraga, 2014)

La siguiente configuración es una de las pocas configuraciones JFET que pueden

resolverse directamente tanto por un método matemático como uno gráfico. Incluye
niveles de ac de Vi y Vo y los capacitores de acoplamiento C1 y C2. Como ya se vio
antes, IG=0, por tanto, VRG=IGRG=(0A) RG=0V. Por tanto, la resistencia se está
comportando como un corto circuito ya que no hay caída de voltaje.

El hecho de que la terminal negativa de la batería esté conectada en forma directa al

potencial positivo definido VGS refleja que la polarización de VGS está colocada de
manera opuesta y directamente a la VGG.

VGG + VGS = 0 ∴ VGS= -VGG

El voltaje drenaje fuente de la sección de salida puede calcularse aplicando LVK:

-VDD +VRD + VDS =0

VDS= VDD – IDRD

O también:

VDS=VD – VS

En donde VS=0, por tanto, VDS=VD y además:

VGS=VG-Vs

VGS= VG – 0 ∴ VGS=VG.

PROCEDIMIENTO

CIRCUITO 1

1. Visualizar el Circuito en la página Web

Ilustración 6: Circuito 1 de la página web.

Fuente: Autor

2. Abrir un nuevo proyecto en el Software Proteus.

Ilustración 7: Nuevo Proyecto en Proteus

Fuente: Autor
3. Selección de los elementos a utilizar para el circuito 1
Ilustración 8: Elementos implementados en el circuito

Fuente: Autor

4. Montaje del circuito 1

En este caso realizamos el circuito añadiendo los complementos.

Ilustración 9: Montaje del Circuito

Fuente: Autor

5. Calcular VGSQ, IDQ, VDS, VD, VG, y VS por el método matemático.

Datos:
Canal -n
IDSS=10mA
VP= -8V
• Para calcular VGSQ
VGS= -VGG
VGS= -1.26V
• Para calcular IDQ
IDQ=IDSS (1 – VGS/VP) ^2
IDQ=10mA (1- (-1.26V/-8V)) ^2
IDQ= 7.09mA
• Para calcular VDS
VDS=VDD-ID*RD
VDS=16V-(7.09mA) (2.2KΩ)
VDS=0.402V
• Para calcular VD
VD=VDS
VD=0.402
• Para calcular VG
VG=VGS
VG=-1.26
• Para calcular VS
VS=0
6. Obtener los parámetros seleccionados mediante la simulación.

Ilustración 10: Valor VGS

Fuente: Autor
Ilustración 11: Valor de IDQ

Fuente: Autor

Ilustración 12: Valor de VDS

Fuente: Autor
Ilustración 13: Valor de Vs

Fuente: Autor

CIRCUITO 2
Ilustración 14: Circuito 2

Fuente: Autor

7. Montaje del Circuito 2

 Ilustración 15: Circuito 2 en el Simulador Proteus

Fuente: Autor

8. Calcular VGSQ, IDQ, VDS, VD, VG, y VS por el método matemático.

IDSS=10mA
VP= -8V

• Para calcular VGSQ

VGS= -VGG
VGS= -4V

• Para calcular ID

IDQ=IDSS (1 – VGS/VP) ^2
IDQ=10mA (1- (-4V/-8V)) ^2
IDQ= 2.5Ma

• Para calcular VDS

VDS=VDD-ID*RD
VDS=20V-(2.5mA) (4KΩ)
VDS=10V

• Para calcular VD

VD=VDS
VD=10 V

• Para calcular VG

VG=VGS
VG=-4V
• Para calcular VS

VS=0

9. Obtener los parámetros seleccionados mediante la simulación.

Ilustración 16: Valor para VGS

Fuente: Autor
Ilustración 17: Valor para ID

Fuente: Autor
Ilustración 18: Valor para VDS

Fuente: Autor

Ilustración 19: Valor para VD

Fuente: Autor
 Ilustración 20: Valor para VG

Fuente: Autor

Ilustración 21: Valor para Vs

Fuente: Autor
Conclusiones

✓ La característica principal del transistor JFET es controlar la corriente que va desde

el drenador al source mediante señales de voltaje negativo, esto quiere decir que
cuando el voltaje VGS sea igual a cero, el IDS será máximo.
✓ El VGSoff viene determinado en el data sheet del transistor y es a partir del cual el
transistor JFET se encuentra bloqueando totalmente el paso de la IDS.
✓ El transistor JFET presenta tres regiones de trabajo: La región de corte, la región de
saturación y la región activa, en la región de corte la corriente en el drenaje es
aproximadamente cero, si el VGS = VGS (corte), en la región de saturación la
corriente en el drenaje es la máxima.

Recomendaciones

• Revisar la polarización de cada uno de los componentes que se encuentran en el

circuito antes de energizarlo, como también la conexión del multímetro y
amperímetro puesto que dependiendo de la dirección del ingreso de la corriente y
voltaje nos emitirá los valores deseados.
• Hay que tener en cuenta que los transistores de canal n se polarizan aplicando una
tensión positiva entre drenador y fuente (VDS) y una tensión negativa entre puerta y
fuente (VGS). De esta forma, la corriente circulará en el sentido de drenador a fuente.
En el caso del JFET de canal p la tensión VDS a aplicar debe ser negativa y la tensión
VGS positiva, de esta forma la corriente fluirá en el sentido de la fuente hacia el
drenador.

Bibliografía

Lizárraga, F. (17 de Junio de 2014). Mi blog de prácticas de Electrónica. Obtenido de

Mi blog de prácticas de Electrónica:

https://lizarragablog.wordpress.com/2014/06/17/practica-10-polarizacion-de-jfet/
----------------------------------------------

Ing. MSc. Julio Eduardo Cajamarca

DOCENTE DE LA ASIGNATURA