PRIMERA TUTOR

Blanco Ignacio

Realizado por:

ENTREGA Pachón Cortes Diego Alejandro Cd:1911027919

Pérez Hernández Álvaro Cd:1911026835
Robles Pacheco Octavio David Cd:100209703
Moreno Rico Carol Dayana Cd:1821024766
Sistemas digitales y ensambladores
Politécnico grancolombiano
Facultad de ingeniería y ciencias básicas
2021-1
 1

Diseño de una memoria RAM, primera entrega

3 semana (Marzo de 2020)

 2. Un circuito de control con tres entradas y dos salidas a.

Resumen – En esta primera entrega de la semana 3 se diseñará
3 circuitos los cuales servirán de base para crear una memoria
RAM de 32 filas X 32 columnas, donde cada dato es de 4 bits,
esto servirá para adquirir conocimiento en sistemas digitales y
cómo funcionan algunos sistemas de control.
I. INTRODUCCION
E ste documento se desarrollará tres circuitos digitales el
Entrada chip select (CS) funciona como la habilitación de la
memoria RAM. b. Entrada write enable (WE) para activar la
escritura en la memoria. c. Entrada output enable (OE) para
activar el envío de datos por el bus. Cuando CS y WE están
activados, la salida E (escritura) debe activarse. Si WE está
activado, la salida L (lectura) debe permanecer inactiva. Si CS
y OE están activados, la salida L (lectura) debe activarse.
3. Un circuito conversor para un display de siete segmentos,
que se utilizará para visualizar posteriormente el dato
disponible en la memoria RAM.

primero de ellos es un decodificador que convierte una señal

de 5 bits a un único dato (entre 0 y31) para la selección de una III. SOLUCIÓN DEL TRABAJO
memoria RAM, y para el control de lectura, el segundo
circuito lógico es un circuito de control con tres entradas y dos
salidas tiene que tener las siguientes condiciones, a. Entrada 1. Un decodificador que convierte una señal de 5 bits a un
chip select (CS) funciona como la habilitación de la memoria único dato (entre 0 y 31) para la selección de filas y columnas
RAM.b. Entrada write enable (WE) para activar la escritura en de una memoria RAM, y para el control de lectura/escritura
la memoria.c. Entrada output enable (OE) para activar el envío de la misma.
de datos por el bus.Cuando CS y WE están activados, la salida
E (escritura) debe activarse. Si WE está activado, la salida L
1.Con la matriz de 32 celdas de 5 bits, se obtiene a
(lectura) debe permanecer inactiva. Si CS y OE están
activados, la salida L (lectura) debe activarse, y el tercer continuación una tabla desde 25 al 20. Teniendo solo la
circuito es un conversor para un display de siete segmentos, posibilidad binaria 0 y 1.
que se utilizará para visualizar posteriormente el dato
disponible en la memoria RAM, para desarrollar el trabajo se
25 24 23 22 21 20
requirió utilizar herramientas como logisim que permite
realizar el diseño y simulación del circuito lógico, para cada 32 16 8 4 2 1
uno de los circuitos se aplicó cada uno de los conocimientos
vistos en los módulos de las semanas 1, 2 y 3.
2.Decodificador sin datos registrados de forma gráfica. En el
apartado A está la entrada y en el apartado D la salida, en la
parte inferior está sel (select) dónde está la memoria de los
II. PRIMERA ENTREGA datos.
Se desea diseñar el sistema de control de lectura y escritura de
una memoria RAM de 32 filas x 32 columnas, donde cada
dato es de 4 bits. Para la primera entrega deberá presentar una
propuesta de diseño de tres circuitos combinables en Logisim:

1. Un decodificador que convierte una señal de 5 bits a un

único dato (entre 0 y 31) para la selección de filas y columnas
de una memoria RAM, y para el control de lectura/ escritura 3.tabla de verdad, memoria de 0 a 32 espacios
de la misma.
/ A B C D E
0 0 0 0 0 0
 2

1 0 0 0 0 1
2 0 0 0 1 0
3 0 0 0 1 1
4 0 0 1 0 0
5 0 0 1 0 1
6 0 0 1 1 0
7 0 0 1 1 1
8 0 1 0 0 0
9 0 1 0 0 1 2. Un circuito de control con tres entradas y dos salidas
10 0 1 0 1 0 a. Entrada chip select (CS) funciona como la habilitación de
0 1 0 1 1 la memoria RAM.
11
12 0 1 1 0 0 b. Entrada write enable (WE) para activar la escritura en la
memoria.
13 0 1 1 0 1
c. Entrada output enable (OE) para activar el envío de datos
14 0 1 1 1 0 por el bus.
15 1 1 1 1 1
16 1 0 0 0 0
Cuando CS y WE están activados, la salida E (escritura) debe
17 1 0 0 0 1 activarse. Si WE está activado, la salida L (lectura) debe
18 1 0 0 1 0 permanecer inactiva. Si CS y OE están activados, la salida L
(lectura) debe activarse
19 1 0 0 1 1
1.Circuito de control con tres entradas y dos salidas.
20 1 0 1 0 0
21 1 0 1 0 1
22 1 0 1 1 0
23 1 0 1 1 1
24 1 1 0 0 0
25 1 1 0 0 1
26 1 1 0 1 0
27 1 1 0 1 1
28 1 1 1 0 0
29 1 1 1 0 1
30 1 1 1 1 0
31 1 1 1 1 1

4.Simulador del decodificador conectado con los datos 00011,

resaltando la posición del N° 7; dando como resultado el
número 0111. 2.Cuando CS y WE están activados, la salida E (escritura)
debe activarse.

5.Simulador del decodificador conectado con los datos 00100,

resaltando la posición del N° 8; dando como resultado el
número 1000.
 3

3.Si WE está activado, la salida L (lectura) debe permanecer

inactiva.

3. Un circuito conversor para un display de siete segmentos,

que se utilizará para visualizar posteriormente el dato
disponible en la memoria RAM.

Para este punto se desarrolló una investigación del

componente electrónico display y posterior se procedió a
armar las tablas de la verdad, resolver mapas de karnaugh para
proceder a armar y hallar el circuito digital.

4.Si CS y OE están activados, la salida L (lectura) debe ¿Qué es un display 7 segmentos?

activarse. Un display es un dispositivo electrónico que visualiza
información en este caso números.

Referencia imagen: https://www.hwlibre.com/display-7-

segmentos/

Tipos de display
ÁNODO Y CÁTODO COMÚN

El display 7 Segmentos es un dispositivo opto-electrónico que

5.Tabla de la verdad. permite visualizar números del 0 al 9. Existen dos tipos de
display, de cátodo común y de ánodo común. Este tipo de
elemento de salida digital o display, se utilizabá en los
 4

primeros dispositivos electrónicos de la década de los 70’s y

80’s. Hoy en día es muy utilizadon en proyectos educativos o
en sistemas vintage. También debido a su facilidad de uso,
mantenimiento y costo, son utilizados en relojes gigantes o
incluso como marcadores en algunos tipos de canchas
deportivas.

Referencia imagen: https://www.hwlibre.com/display-7-

segmentos/

3.Luego tenemos los siguientes resultados tenemos 4 entradas

para 7 salidas, aunque podrían ser mas, pero no se alcanzarían
a visualizar en el display 7 segmentos:

Referencia imagen:
https://markobonilla.wordpress.com/2014/11/18/practica-7-
sumador-y-decodificador-bcd-a-7-segmentos/

1.Creación de tablas de verdad:

Para poder visualizar los números del 0 al 9 se tiene que
realizar una tabla de la verdad, se escriben los números en
binario del 0 al 9.

4.Se configura cada una de sus salidas dependiendo de su

estado si es 1 o 0, de cada letra de los segmentos del display,
mediante mapas de Karnaugh.

Segmento a

2.Luego se hayan los numeros en el dispay 7 segmentos

deacorde la configuracion, es decir si se requiere visualizar el
numero 1 tiene que haber un byte en los segmentos b y c,
(a,b,c,d,e,f,g) se representa (0110000) a si sucesivamente con
todos los numeros que se quieran visualizar.
 5

a=B'D'+BD+C+A c=C'+D+B

Segmento b Segmento d

b=C'D'+CD+B'
d=BC'D+B'D'+B'C+CD'
Segmento c

Segmento d
 6

g=A'BC'+B'C+CD'+AB'
e=B'D'+CD'
5.Resolviendo los mapas de Karnaugh se tienen las
Segmento f siguientes ecuaciones las cuales sirven para hallar el circuito
lógico.

a=B'D'+BD+C+A

b=C'D'+CD+B'

c=C'+D+B

d=BC'D+B'D'+B'C+CD'

e=B'D'+CD'

f=C'D'+BC'+BD'+A

g=A'BC'+B'C+CD'+AB'

f=C'D'+BC'+BD'+A

Segmento g

Simulación en logisim
 7

IV. CONCLUSIÓN

Al transcurso del trabajo se observó la importancia de los

sistemas digitales en la tecnología y como lo podemos aplicar.
.

V. REFERENCIAS
[1] Blog Marco boilla
https://markobonilla.wordpress.com/2014/11/18/practica-7-sumador-y-
decodificador-bcd-a-7-segmentos/ (Consultado el dia 28 de marzo2021 )

[2] HETPRO https://hetpro-store.com/TUTORIALES/display-7-segmentos-

anodo-catodo-comun/ (Consultado el dia 28 de marzo 2021 )