Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Resumen – Este documento se presenta como parte elaboración de una memoria RAM, el trabajo se
del trabajo de la tercera entrega del módulo divide en tres partes y en esta tercera entrega se
Sistemas digitales y ensambladores, donde se realizara el diseño de los elementos de control
desarrolla el procedimiento de análisis, diseño y secuencial de una memoria RAM.
I. INTRODUCCION
Se desea diseñar el sistema de control secuencial
de una memoria RAM, para la tercera entrega se III. DESARROLLO
deberá presentar una propuesta de diseño del 1. En esta entrega se colocaron en el
control secuencial que se implementara a los programa Logisim dos memorias RAM de 32 bits
circuitos de la primera entrega usando circuitos cada una, con una entrada de 5 bits y salida de 4
combinables en Logisim. Debido a la dificultad de bits, con los 5 bits de entrada seleccionamos la
las conexiones para la memoria RAM de 32x32 posición en la memoria que se desea escribir o
(son 1024 celdas de 4 bits), se desea trabajar leer, esto depende de los estados de entrada de la
entonces con el elemento de memoria RAM memoria, para la escritura o lectura de datos
provisto por Logisim. En este sentido, deberá necesitamos que la entrada de reloj este en 1 o
crear una memoria con las características del alta, en la selección debe estar en 1 alta para el
problema (32 x 32 x 4). funcionamiento general de la memoria, en la
entrada clr (clear) debe estar en 0 (si se pone en 1
II. PASOS borra todos los datos almacenados en memoria
1. Montar una memoria RAM de Logisim con las convirtiendo todas las posiciones de la memoria
características del problema. en 0) y finalmente la entrada out decide en
entrada 1 lee los datos y en 0 escribe el dato. En la
2. Adaptar los elementos de control diseñados, a salida D o dato nos muestra con los 4 bits en
la memoria RAM de Logisim. formato binario el dato hexadecimal de la posición
que tengamos seleccionada en la memoria RAM.
3. Utilizar el decodificador de binario a 7
segmentos diseñado en la entrega uno para
visualizar los datos de la memoria.
REFERENCIAS
TABLA DE ESTADOS
ENTRADA ESTADO I ENCENDIDO ESTADO * LECTURA SELECCIÓN SALIDA
0 HM 0 HM 0 0 0
0 L 0 L 0 0 0
0 E 0 E 0 0 0
0 S 0 S 0 0 0
1 HM 1 L 1 0 M1
1 L 1 S 1 1 M2
1 E 1 E 0 0 X
1 S 1 HM 0 1 X