UNIVERSIDAD NACIONAL PEDRO RUIZ GALLO

FACULTAD DE CIENCIAS FÍSICAS Y MATEMÁTICAS

Curso:
MICROELECTRÓNICA
Docente:
Mg. Ing. Oscar Ucchelly Romero Cortez
Semestre 2020 – I
 INTRODUCCIÓN

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
Los PLD son dispositivos digitales que se pueden configurar por el usuario
para implementar una amplia variedad de funciones lógicas en sistemas.
Estos dispositivos tiene pines de entrada, un arreglo lógico programable y
pines de entrada o salida.

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
VENTAJAS
Reemplazan a varios componentes:
- Reducción de número de circuitos integrados.
- Reducción de espacio, conexiones, consumo, etc.
- Reducción de coste.
- Aumento de fiabilidad.

Tienen la posibilidad de ser reprogramados:

- Eliminación de errores de programación.
- Gran flexibilidad.
Su diseño es sencillo:
- Programación a nivel intermedio.
- Posibilidad de simulación.

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
ELEMENTOS NECESARIOS PARA SU PROGRAMACIÓN

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
PROCESO DE DISEÑO

JEDEC  *.JED

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
ESTRUCTURA GENERAL DE UN PLD

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
CLASIFICACIÓN DE LOS PLD
PROM (Programmable Read Only Memory)
 Matriz AND fija – Matriz OR programable
PAL (Programmable Array Logic)
 Matriz AND programable – Matriz OR fija
FPLA (Field Programmable Logic Array)
 Matriz AND programable – Matriz OR programable
GAL (Generic Array Logic)
 Matriz AND reprogramable – Matriz OR fija
 Lógica de salida programable (combinacional - secuencial)

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
CLASIFICACIÓN DE LOS PLD
Arquitectura de una PROM:

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
CLASIFICACIÓN DE LOS PLD
Arquitectura de una PAL:

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
CLASIFICACIÓN DE LOS PLD
Arquitectura de una FPLA:

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
CLASIFICACIÓN DE LOS PLD
Diagrama de bloques de una GAL:

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
ESTRUCTURA TÍPICA DE UN GAL

Macrocelda (OLMC)

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
EJEMPLO:
Realizar las siguientes funciones lógicas con PROM, PAL Y FPLA.

• F1 = A
• F2 = A.B
• F3 = A + B
• F4 = A.B + A.B

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
SOLUCIÓN:

PROM

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
SOLUCIÓN:

PAL

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
SOLUCIÓN:

FPLA

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
SOLUCIÓN:

GAL

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
NOMENCLATURA DE UNA PAL
Los líderes en fabricación de PLDs, Texas Instruments y AMD, tienen una notación
para identificar los dispositivos. Por ejemplo, la estructura en PLD AMD es:

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
ESTRUCTURA DE SALIDA

Microelectrónica UNPRG 2020 - I

 DISPOSITIVOS LOGICOS PROGRAMABLES
GAL COMERCIALES

Microelectrónica UNPRG 2020 - I