ESTUDIO E INTERPRETACION DEL LENGUAJE
VHDL”ARQUITECTURAS” EN EJECUCION CON EL SOFTWARE ISE
(XILINX) PRACTICA 5 DE DISEÑO DIGITAL
Jennyfer Mariana Alba Suarez* COD: 1090145, Diego Jair Ortega Sandoval ** COD: 1090166
FACULTAD DE INGENERIA, INGENIERÍA ELECTROMECÁNICA
UNIVERISDAD FRANCISCO DE PAULA SANTANDER
San José de Cúcuta 1 de Mayo del 2011
RESUMEN
En este laboratorio se presenta un procedimiento práctico
para el diseño lógico de una fábrica de muebles a través de la
descripción funcional usando lenguaje descriptor de
hardware (VHDL) así como también la herramienta de
programación Xilinx ISE 9.2i. quien es el software para la
programación de la misma y su relación e importancia en la
simulación, sin dejar a un lado el proceso por el que se debe
realizar dicha ejecución para que nuestro propósito u objetivo
a la hora de diseñar nos facilite la visualización de errores y
los diferentes parámetros de nuestro diseño como tal tenga
soporte de calidad, Este trabajo propone un diseño que usa
los beneficios que presenta la programación VHDL, su
característica de modularidad, y la estrategia de seccionar el
diseño en componentes menos complejos para facilitar el
proceso. Además, se detalla la metodología del diseño con el
fin de que el lector de este paper tenga una idea plena del
comportamiento del proyecto y la solución del mismo. Lo
anterior siempre describiendo una secuencia lógica, los
cuales serán de fácil interpretación e implemento en la tarjeta
pegasus.
Palabras clave: Arquitecturas, ISE, leds, VHDL, JTAG
FLASH, Mapas de karnauth.
ADSTRAC:
In this laboratory one presents a practical procedure for the
logical design of a furniture factory across the functional
description using language describer of hardware (VHDL) as
well as also the tool of programming Xilinx ISE 9.2i. The
one who is the software for the programming of the same one
and his relation and importance in the simulation, without
leaving aside the process for which it is necessary to to
realize the above mentioned execution in order that our
intention or aim at the moment of designing facilitates to us
the visualization of mistakes and the different parameters of
our design as such has qualit support, East work proposes a
design that uses the benefits that there presents the
programming VHDL, His characteristic of modularidad, and
the strategy of cutting the design in less complex components
to facilitate the process. In addition, there is detailed the
methodology of the design in order which the reader of this
paper has a full idea of the behavior of the project and the
solution of the same one. The previous thing always
describing a logical sequence, which will be of easy
interpretation and implement in the card pegasus.
keywords: Architectures, ISE, leds, VHDL, JTAG, FLASH,
jumpers.
INTRODUCCION
En la actualidad se evidencia una creciente tendencia hacia el
uso de dispositivos de lógica reconfigurable a alta escala de
integración en función de los beneficios que esta tecnología
ofrece a los diseñadores de sistemas digitales, estos
dispositivos programables a través de un lenguaje de
descripción de hardware (VHDL, por sus siglas en inglés),
los cuales permiten configurar sistemas digitales según las
especificaciones demandadas por los usuarios, ajustar
cambios en la programación, optimizar los diseños
tratándolos en forma modular. En este estudio se introduce el
tema del lenguaje descriptor de hardware (estandarizado)
VHDL, el cual tiene entre sus características el hecho de ser
estructural, lo que permite manejar los aspectos de la
programación por módulos, e incluso podemos desarrollar
distintos niveles de abstracción dentro de la programación de
los dispositivos lógicos programables. En este orden de ideas,
es fundamental avanzar en dirección al diseño de hardware
con programación VHDL, por contar con una normalización
IEEE y tener características de modularidad, adquiriendo
experiencia en el desarrollo de sistemas de comunicaciones.
Por lo anterior expuesto, se estableció como propósito de este
proyecto realizar un diseño de ello para la tarjeta pegasus del
laboratorio sacamos las respectivas conclusiones de ello.
MATERIALES Y METODOS
En la siguiente prueba de laboratorio se debe usar la tarjeta
digital pegasus y así se crea la necesidad de poseer un manual
de lenguaje VHDL, y un software muy bien dotado para un
completo análisis de los parámetros garantizando así que lo
que se pretendan ejecutar de la tarjeta (ver figura) me
satisfaga lo planteado por los ejemplos. Por tal motivo existe
que lo desarrollado en el aula de clase se quiera llevar al
laboratorio permitiendo que el estudiante identifique las
razones previas a la hora de ejecutar un diseño cualesquiera.
Figura 1. Tarjeta pegasus y simulador ISE
DESARROLLO TEÓRICO Y EXPERIMENTAL
Lo primero que se realizo fue conocer la herramienta de S1 S2 S3 S4 M1 M2 M3 M4
simulación que se pretende utilizar para ello se requiere la 0 0 0 0 0 0 0 0
colaboración de un manual que exprese los pasos básicos a la 0 0 0 1 0 0 0 1
hora de ejecutarlo. Después de haber comprendido lo 0 0 1 0 0 0 1 0
manifestado por los manuales se procede a realizar un 0 0 1 1 0 0 0 0
ejemplo claro de ello, observe el diagrama de bloques de la 0 1 0 0 0 0 0 0
figura 2, el sistema utiliza cuatro interruptores manuales 0 1 0 1 0 0 0 0
on/off, un bloque de lógica de control y una interfaz de 0 1 1 0 0 0 1 0
excitación de los motores para controlar el motor de la 0 1 1 1 0 0 0 0
bomba de lubricación de la cinta transportadora, el motor de
1 0 0 0 0 0 0 0
la cinta transportadora, el motor de la sierra de corte y el
1 0 0 1 0 0 0 1
motor de la sierra de cinta. Esta aplicación está enfocada a la
fase de la lógica de control del sistema. 1 0 1 0 0 0 1 0
1 0 1 1 0 0 0 0
La entrada del interruptor S1 controla el motor de la bomba 1 1 0 0 1 1 0 0
de lubricación (salida M1). La entrada del interruptor S2 1 1 0 1 0 0 0 0
controla el motor de la cinta transportadora (salida M2). La 1 1 1 0 1 1 1 0
entrada del interruptor S3 controla el motor de la sierra de 1 1 1 1 0 0 0 0
cinta (salida M3). La entrada del interruptor S4 controla el
motor de la sierra de corte (salida M4). M1=M2= S1.S2.S3neg.S4neg + S1.S2.S3.S4neg
M3= S1neg.S2neg.S3.S4neg + S1neg.S2.S3.S4neg +
El motor que controla la lubricación de la cinta S1.S2neg.S3.S4neg + S1.S2.S3.S4neg
transportadora debe funcionar (M1=1) cuando la cinta M4= S1neg.S2neg.S3neg.S4 + S1.S2neg.S3neg.S4
transportadora está funcionando. El motor que controla a la
cinta debe funcionar (M2=1) sólo cuando los interruptores 1 MAPAS DE KARNAUGH
y 2 están activados (S1=1 y S2=1). El motor de la sierra de
cinta funciona (M3=1) cuando el interruptor 3 está activado Para M1=M2
(S3=1), y el motor de la sierra de corte funciona (M4=1) S3,S4 00 01 11 10
cuando el interruptor 4 está activado (S4=1). Los motores de S1,S2
la sierras no requieren lubricación, pero nunca deben 00 0 0 0 0
funcionar al mismo tiempo. Si los interruptores 3 y 4 se 01 0 0 0 0
activan al mismo tiempo, el sistema debe pararse por 11 1 0 0 1
completo, incluyendo los motores de la cinta transportadora y 10 0 0 0 0
de lubricación. Tampoco pueden funcionar al tiempo de la
cinta transportadora y la sierra de corte. La lógica de control
M1=M2= S1.S2.S4neg
controla los motores para evitar que se produzca cualquier
condición no permitida debido a la manipulación incorrecta
Para M3
de los interruptores.
S3,S4 00 01 11 10
S1,S2
Figura 2. Sistema lógico de una fábrica de muebles
00 0 0 0 1
01 0 0 0 1
11 0 0 0 1
10 0 0 0 1

M3= S3.S4neg

Para M4
S3,S4 00 01 11 10
S1,S2
00 0 1 0 0
Un sistema de control digital para una parte de operación de 01 0 0 0 0
tratamiento de madera de una fábrica de muebles. Este 11 0 0 0 0
sistema controla cuatro motores que ponen en marcha una 10 0 1 0 0
cinta transportadora, su bomba de lubricación y dos sierras.
Realizar la tabla de verdad de la lógica de control. Diseñar la M1=M2= S3neg.S2neg.S4
lógica de control (utilizando el mapa de Karnaugh).
Implementar las salidas con puertas lógicas que predigan el Asignamos los tipos de configuración para cada ejercicio es
funcionamiento del sistema. Diseñe un programa en lenguaje sobre la figura 1(ver figura 1) donde nos pide hallar la tabla
VHDL por cualquiera de los métodos y compruebe su de verdad y todo lo anteriormente nombrado en él diseño.
funcionamiento. Implementar el proyecto en la tarjeta
Pegasus de Digilent.
Library IEEE;
TABLA DE LA VERDAD Use IEEE.STD_LOGIC_1164.ALL;
Use IEEE.STD_LOGIC_ARITH.ALL;
Use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if

instantiating
---- Any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

Entity practica5 is
Port (S1: in STD_LOGIC;
S2: in STD_LOGIC;
S3: in STD_LOGIC; Fig.3
S4: in STD_LOGIC;
M1: out STD_LOGIC; 4. Para nuestra cuarta salida M4.
M2: out STD_LOGIC;
M3: out STD_LOGIC;
M4: out STD_LOGIC);
End practica5;

Architecture Behavioral of practica5 is

Begin
Process (a, b, c)
Begin
m4<=((s1 and not s2 and not s3) or( not s2 and not s3 and
s4)); Fig.4
m3<=((s3 and not s4));
m2<=((s1 and s2 and not s3));
m1<=((s1 and s2 and not s3));
End process;
CONCLUSIONES
End Behavioral;
Una de las dificultades que se atribuyen al diseño con VHDL
es la gran cantidad de arquitecturas posibles para un mismo
Las imágenes a continuación son las posibles pruebas hechas
en la tarjeta diseño. El lenguaje no se halla orientado hacia ningún
método en especial, ni a un tipo de lógica ni a una tecnología
1. Para la primera salida M1(ver fig.1) dada sino que deja esas elecciones a cargo de quien diseña, y
en gran medida el éxito del diseño dependerá de las
elecciones que este realice.

La tarjeta pegasus de xilinx nos proporciona agilidad al

momento de realizar diseños lógicos con el fin de mejorar así
el desempeño y calidad de nuestro diseño ya que esta nos
Otorga una amplia data para programase y una ventaja es que
también se presta para ser reprogramada con el objetivo de
solucionar problemas a nuestro diseño en general.
Fig.1
Los dispositivos que esta nos ofrece al momento de colocarse
en marcha me permiten identificar la funcionalidad de la
2. Para nuestra segunda salida M2( ver la fig 2. )
tarjeta con la intensión de garantizar el buen comportamiento
de ella a nuestro diseño.

Ya abordando los dispositivos y puertos de la placa Pegasus

es ideal para los diseños implementar algunas pautas a seguir
a la hora de utilizar las compuertas ya que si no se le da una
buena programación a la tarjeta podría borrarse el programa
instalado en ella o peor aun podría dañarse esta. Por esto es
bueno que nuestra imaginación corra de la mano con lo
investigado e implementado en el aula de clase o mejor aun
Fig.2
con la ayuda de nuestro docente.

La Spartan‐II XC2S50 trabaja con dos sistemas lógicos: el

3. Para nuestra tercera salida M3. cátodo común y el ánodo común, el primero es conocido
como lógica negada; en donde el bit 0 es encendido y el bit 1
es apagado, y el segundo es conocido como lógica positiva
que funciona de forma inversa.
BIBLIOGRAFIA
[1] www.foroselectronica.es › ... › Electrónica Digital
[2] www.fing.edu.uy/iie/ense/.../vhdl_ej/ejemplo.htm
[3] es.wikibooks.org/wiki/...en_VHDL/Ejemplo
[4]www.dte.upct.es/.../sis.../Ejercicios%20Resueltos
%20VHDL.pd
[5]laimbio08.escet.urjc.es/assets/files/docencia/.../dcse_p0_v
hdl.pdf
**
Estudiante de Ingeniería Electromecánica VIII semestre UFPS, email: marialbita_1908@hotmail.com
****
Estudiante de Ingeniería Electromecánica VIII semestre UFPS, email: diego_ortega_1102@hotamil.com