UNI-FIEE SISTEMAS DIGITALES I CICLO 2020-1

EE-635 M-N-O TERCER LABORATORIO

CIRCUITOS ARITMETICOS Y LOGICOS PARA EL MANEJO DE DATOS

UTILIZANDO COMPUERTAS OPEN COLECTOR Y TRI-STATE

Fecha de inicio : 03 de agosto de 2020

Fecha de finalización : 17 de agosto de 2020

Duración : Dos (02) semanas

Tabla de puntuación :

Descripción Puntuación
Presentación y desarrollo del informe previo 4.00
Demostración de solución de problemas frente al profesor 6.00
Presentación y desarrollo del informe final 4.00
Test de la experiencia 4.00
Asistencia puntual a las experiencias de laboratorio 2.00
Total de la calificación de la experiencia 20.00

Nota: El informe previo se entrega al inicio de la experiencia de laboratorio y consiste en el

desarrollo completo de la pregunta 1. El informe previo se sube al Aula Virtual FIEE, y la entrega
es por grupos.

I. OBJETIVOS

1. Implementar circuitos combinacionales utilizando decodificadores, codificadores,

multiplexores, demultiplexores y sumadores.

2. Usar la metodología Top-Down para el diseño de problemas complejos.

3. Hacer uso de herramientas EDA para el diseño con el lenguaje de descripción de

hardware VHDL.

Pag. 1
II. CUESTIONARIO

1. Realizar el diseño, implementación y simulación en Microcap 12, de una unidad

aritmética decimal, con dos variables de selección V1 y V2 y dos dígitos BCD, A y B. La
unidad debe realizar cuatro operaciones aritméticas que dependen de los valores de las
variable de selección, de manera que verifique la tabla siguiente:
V1 V2 FUNCION DE SALIDA
0 0 A + Complemento a 9 de B
0 1 A+B
1 0 A + Complemento a 10 de B
1 1 A+1

En el diseño utilice circuitos MSI, diseñe el complementador a 9 a nivel de compuertas y

mostrar el resultado en displays de 7 segmentos.

2. Realizar el diseño, implementación y simulación en Microcap 12, de un circuito que

sume dos números decimales de un dígito cada uno y que permita visualizar el resultado
en dos display de 7 segmentos.

3. Realizar el diseño, implementación y simulación en Microcap 12, empleando un

multiplexor de 4 a 1 y compuertas externas mínimas, implemente la siguiente función de
Boole:
( ) ̅ ̅̅
Use las variables A y B como variables de control del MUX, además indique la
especificación decimal de la función, teniendo en cuenta que B debe estar conectado a S0.

4. Realizar el diseño, implementación y simulación, de una Unidad Aritmética y Lógica de

4 bits, usando el lenguaje de descripción de hardware VHDL, según el procedimiento
siguiente
a) Es posible usar un solo archivo para todo el diseño, aunque se recomienda usar un
archivo tope de jerarquía (nombre de entidad ALU_4bits) y dos archivos de diseño
(uno para operaciones aritméticas y otro para las operaciones lógicas).
b) Realizar todo el flujo de compilación del proyecto.
c) Simular el proyecto.

Pag. 2
III. INFORME PREVIO
1. Desarrollar de manera completa la pregunta 1.
2. Entrega del informe previo: semana del 03 de agosto de 2020 (según horarios) vía Aula Virtual
FIEE. La entrega es por grupos. Organizar las preguntas por carpetas, incluyendo los archivos de
diseño y simulación.

IV. INFORME FINAL

1. Entrega del informe final: semana del 17 de agosto de 2020 (según horarios) vía Aula Virtual FIEE.
La entrega es por grupos. Organizar las preguntas por carpetas, incluyendo los archivos de diseño y
simulación.
2. Desarrollar teórico e implementación (a nivel de simulación) de todos los problemas.
3. Resultados experimentales (de las simulaciones) de todos los problemas.
4. Observaciones, conclusiones y recomendaciones.
5. Bibliografía.

DURACION: Tres (02) semanas.

Los profesores del curso.

Lima, 29 de Julio de 2020.

Pag. 3