UNIVERSIDAD NACIONALJOSÉ FAUSTINO SÁNCHEZ CARRIÓN

FACULTAD DE INGENIERIA INDUSTRIAL, SISTEMAS E INFORMATICA

E. A. P. DE INGENIERIA ELECTRONICA

SISTEMAS DIGITALES
Mg. Luis Inga Collantes

5
CONTADORES DIGITALES

A.- CONTADORES DIGITALES CON FLIP-FLOP.

1.- CIRCUITOS CONTADORES BINARIO USANDO FLIP-FLOPS D.
Para configurar un circuito contador usandoFlip-Flops tipo “D”, se requiere conectar en cada flip-
̅ a su entrada D, y cada flip-flop siguiente estará temporizado desde la salida Q
flop su salida Q ̅ del
flip-flop anterior, formando de esta manera un contador binario asíncrono ascendente.

Los diagramas de forma de onda de tiempo para las cuatro salidas del gráfico anterior se muestran
a continuación.

El flip-flop A está temporizado por el flanco de subida del pulso de reloj.

El flip-flop B está temporizado por el flanco de subida de la salida ̅̅̅̅
Q A , esto es, por el flanco de
bajada de la salida Q A .
El flip-flop C está temporizado por el flanco de subida de la salida ̅̅̅̅
Q B , esto es, por el flanco de bajada
de la salida Q B .

Sistemas Digitales Página1

 El flip-flop D está temporizado por el flanco de subida de la salida ̅̅̅̅
Q C , esto es, por el flanco de
bajada de la salida Q C .
De acuerdo a las condiciones descritas la cuenta aumenta de 0 a 15 continuamente, y como los
cuatro flip-flops no están temporizados al mismo tiempo, es que a este circuito se le llama contador
asíncrono o de rizo, siendo la salida más significativa del contador la salida Q D , y la menos
significativa a salida Q A .

Si se requiere configurar un circuito contador asíncrono de forma de conteo descendente, se debe

temporizar cada flip-flop siguiente desde la salida Q del anterior flip-flop, como se muestra a
continuación.

El primer pulso de entrada de reloj ajusta a flip-flop A y el flanco de subida de a salida Q fija el flip-
flop B,el cual de forma similar ajusta a C, y C ajusta a D. Todas las etapas estarían entonces,
ajustadas al primer pulso del reloj, representando una cuenta desde 15.

2.- CIRCUITOS CONTADORES BINARIO USANDO FLIP-FLOPS J-K.

También se puede configurar un circuito contador binario asíncrono usando flip-flopsJ-K. Para ello,
las entradas J y K deben estar todas en el nivel 1 lógico, de modo que los flip-flops J-K conmuten a
recibir un pulso de reloj.

A continuación, se muestra un circuito contador asíncrono descendente usando flip-flops J-K.

Sistemas Digitales Página2

 Para el diagrama de temporización se muestran las características de los flip-flops J-K temporizados
por el flanco de subida del pulso de entrada.

Para obtener un circuito contador asíncrono ascendente usando flip-flops J-K, se debe aplicar a cada
̅ , del flip-flop precedente, en vez de Q.
flip-flop siguiente, un pulso de reloj desde la salida Q

3.- REDUCCIÓN DE LA CUENTA MÁXIMA USANDO LA FUNCIÓN CLR EN FLIP-FLOP.

La función “clear” (CLR) se puede utilizar para limitar la máxima cuenta posible. Las conexiones de
entrada CLR, en todos los flip-flops, están conectados a una entrada de modo que se pueden llevar
a 0 en forma simultánea.

Para dispositivos activos a nivel alto con entrada CLR, una compuerta AND alimenta la entrada CLR
y las entradas AND están conectadas a dos o más salidas del contador. En el primer momento que
estas salidas del contador se encuentren en 1 lógico, la salida de la compuerta AND será alta y
reajustará todos los flip-flops.

La figura anterior muestra un contador binario ascendente (flip-flops temporizados por el flanco de
bajada de la señal de reloj) y en la siguiente tabla de verdad se muestra el punto de reajuste de la
cuenta binaria.

Sistemas Digitales Página3

 La compuerta AND del circuito se alimenta de las salidas By D, y cuando éstas están en 1 lógico, el
circuito se reajusta a 0. De la tabla de verdad, la primera vez que están en el nivel 1 lógico, es a la
cuenta de 10. El circuito contará, por lo tanto, normalmente de 0 a 9 y se reajustará a 0 en la cuenta
décima. El circuito tiene 10 estados posibles y se llama “contador de módulo 10”.

Cualquier valor de cuenta máxima se puede fijar seleccionando las entradas de la compuerta AND
desde las salidas adecuadas.

En flip-flops con la función CLR activa a nivel bajo, se usa una compuerta NAND en lugar de una
compuerta AND.

B.- CONTADORES DIGITALES CON CI.

Los contadores digitales se clasifican en dos grandes grupos: asincrónicos o series y sincrónicos o
paralelos. En ambos casos podemos encontrar CI contadores binarios y contadores BCD.

1.- CONTADORES ASÍNCRONOS

Los contadores asíncronos, también conocidos como contadores de ondulación o de rizo, son el
tipo más simple, son más fáciles de construir que sus contrapartes síncronas, pero la ausencia de
un reloj interno también presenta varias desventajas importantes. Los flip-flops en un contador
asíncrono cambia los estados en diferentes momentos, por lo que los retrasos en el cambio de un
estado a otro, conocidos como retardos de propagación, se suman para crear un retardo global.
Mientras más flip-flops contenga un contador asíncrono, mayor será el retardo global.

Sistemas Digitales Página4

Por lo general, los contadores asíncronos son menos útiles que los sincrónicos en los sistemas
complejos de alta frecuencia. Algunos circuitos integrados reaccionan más rápido que otros, por lo
que, si un evento externo se produce cerca de una transición entre estados, cuando algunos, sino
no todos, los circuitos integrados han cambiado de estado, puede introducir errores en el contador.
Tales errores son difíciles de predecir debido a la diferencia del tiempo variable aleatorio entre los
eventos.

Sistemas Digitales Página5

Existe una gran cantidad de circuitos integrados TTL y CMOS de mediana escala diseñados
específicamente para operar como contadores binarios asincrónicos. Entre uno de ellos,
representativo en TTL tenemos el CI 74LS93 y en CMOS el CI 4060B.

Sistemas Digitales Página6

2.- CONTADORES SÍNCRONOS
A diferencia de un contador asincrónico, en el cual la salida de una etapa maneja la entrada de reloj
de la etapa siguiente, en un contador sincrónico todas las etapas del contador están manejadas
directamente por una línea maestra de reloj y todas las salidas cambian al mismo tiempo. No hay
efectos de propagación.

Cuando los contadores lleguen al estado en que todos los valores son iguales a uno, la señal
de desbordamiento será alta. En algunos diseños de contadores, esta señal de desbordamiento se
utiliza para controlar los módulos contadores en cascada y producir contadores con mayor longitud
de palabra. En estos casos, la señal de desbordamiento se llama acarreo de salida en cascada (RCO).

Sistemas Digitales Página7

Sistemas Digitales Página8
3.- CONTADORES BCD

Aunque es posible construir contadores BCD a partir de compuertas y flip-flops individuales o

modificando contadores binarios ya existentes, se dispone, afortunadamente, de gran variedad de
circuitos integrados diseñados para operar como contadores BCD, dotados, en su mayoría, con
características especiales como clear, prefijación, conteo ascendente/ descendente, etc.

CASO PRÁCTICO

1. Implementar en un protoboard un contador digital ascendente de 0 a 59, mostrando su

conteo a través de 2 display de 7 segmentos y que su conteo sea activado mediante algún
tipo de sensor. Adjuntar el diagrama de bloques y el diagrama esquemático del circuito y
realizar su explicación respectiva mediante un video.
Diagrama de bloques propuesto

SENSOR ADC CONTADOR DECODER

BINARIO 7SEGMENTOS

Sistemas Digitales Página9