DEPARTAMENTO DE ELÉCTRICA Y

ELECTRÓNICA

Ingeniería EN ELECTRÓNICA
AUTOMATIZACIÓN Y CONTROL

MICROPORCESADORES

INFORME 2

DANIEL CHICAIZA

Sangolquí – ECUADOR
2020
 1. Tema: Aplicación de una memoria SARM.

2. Objetivo General
 Aprender y comprender el funcionamiento de una SRAM en un circuito
simulado en ISIS Proteus.

3. Objetivos Específicos
 Implementar el circuito propuesto en clase en el simulador ISIS PROTEUS.
 Analizar el funcionamiento del circuit.o para conocer las características de la
memoria de mejor manera

4. Realización

PROBLEMA
Diseño: Memoria SRAM

Datos de salida

Solución:

Almacenamiento de datos
Bus Data
Bus Adress
BUs control
Arreglo de celdas .

5. Diagrama del circuito

Figura 1: Circuito utilizando una memoria SRAM para almacenamiento de dato. Las líneas entre
cortadas de color azul nos indican el bloque de entrada, las de color amarrillo el bloque de proceso y
finalmente las líneas rojas nos indican el bloque de salida..

6. Desarrollo
Memoria SRAM
 Memoria aleatoria estatica
 High power
 Es mas cara
 Volatil (El contenido dura mientras esta a Vcc)
 Ejemplo: Cache.

Bloque de entrada

Para nuestro circuito, a mas de que los datos de entrada sean ingresados por el
usuario, se podrá escoger la localidad de la memoria donde desea guardar los datos
de entrada y posteriormente mediante la unidad de control darle instrucciones a la
memoria ya sea de esta este en lectura o escritura y de igual manera para poder
habilitar la memoria.
 Figura 2: Bloque de entrada de datos

Para ingresar los datos se lo realizara mediante interruptores los cuales para que
funcionen estos están conectados a Vcc y una resistencia conectada a tierra, debemos
tener en cuenta que los números ingresados están en código binario.

Figura 3: Datos de entrada

Para poder visualizar los números ingresados se ha colocado un circuito el cual

permite pasar el código binario a BCD para posteriormente mostrarnos en dos displays
de 7 segmentos los cuales están conectados a las salidas de los decoder 7448.
 Figura 4: Circuito de los datos de entrada

Para poder realizar ese circuito se utiliza el algoritmo XC3 y desplazamiento por lo que
el primer bit menos significativo forma parte del numero en BCD y será colocado como
el más significativo, por lo que el resto de los datos de entrar serán aplicados el
algoritmo de XC3 que dice que si el numero es igual o mayor a 5 toca sumar 3. Para
sacar el resultado de la suma utilizamos un Sumador (74283).

A3 A2 A1 F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Tabla 1: Funcion F de los datos mas significativos

Realizando la debida tabla y realizando mapas de Karnaugh

A1/A3A2 00 01 11 10
0 0 0 1 0
1 0 0 1 1

F= A3A2+A3A1
F=A3(A2+A1)

Entonces cada vez que se ingresen datos iguales o mayores a 5 el circuito con
integrados de baja escala de integración será conectado al sumador realizando la
suma. El bit de salida mas significativo forma parte del decoder que nos indica las
decenas

Ejemplo 1

Numero = 9

Binario (A3 A2 A1 A0) =1001

Retiramos el más significativo (A1 A2 A3) = 100

Como el numero es menor a 5 no sumara nada

Estos datos son ingresados en el sumador: 100+0=100

La salida del sumador son 4 bit (S3 S2 S1 S0)=0100

Las salidas (S0 S1 y S2) nos indicaran las unidades tomando en cuenta que como el
algoritmo nos pide desplazar al más significativo (A0) este formara parte de las
unidades y ocupando el lugar del bit menos significativo tenido como resulta para las
unidades

S2 S1 S0 A0 = 1001

Y el bit de salida S3 forma parte de las decenas

S3=0

Decenas conectadas al decoder 2 = 0 (BCD)

Ejemplo 2

Numero =14

Binario (A3 A2 A1 A0) = 1110

Retiramos el más significativo (A3 A2 A1) = 111

Como el número es mayor a 5 sumamos 3.

Estos datos son ingresados en el sumador: 111+11=1010

Salidas del sumados (S3 S2 S1 S0) =1010

Unidades (S2 S1 S0 A0) =0100 (BCD)

Decenas (S3) = 1 (BCD)

Bus de Direcciones
Para las direcciones de igual forma tiene interruptores para ingresar los datos que en
este caso serán 5 bit de datos dándonos hasta 32 lugares donde se pueden almacenar
los datos ingresados. Para visualizar los datos se ha colocado dos displays de 7
segmentos.

Figura 5: Circuito de los datos de entrada para la dirección a almacenar

Para realizar la conversión de 5 bit a BCD usaremos de igual manera el algoritmo de

XC3 y desplazamiento; en este caso tomados los dos dígitos mas significativos los que
nos D4 y D3

Figura 5: Circuito de converso de 5 bit a BCD

D2 D1 D0
0 0
0 0
0 1
0 1
M1
0 0
1 0
0 0
1 0
 1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Tabla 1: Funcion F de los datos mas significativos

Realizando la debida tabla y realizando mapas de Karnaugh

D0/D1D2 00 01 11 10
0 0 0 1 0
1 0 0 1 1

M1= D2D1+D2D0

M1=D2(D1+D0)

Una vez obtenidos la función M1 se procede a sumar a con D2 D3 y D4; el resultado

de esta suma se procede a realizar el mismo procedimiento teniendo en cuenta el
desplazamiento que se realiza por lo tanto los 4 bit que tenemos son B3 B2 B1 D1.

B3 B2 B1 D1 M2
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1

Tabla 1: Funcion M2 de los datos de salida del sumador

Realizando la debida tabla y realizando mapas de Karnaugh

B1D1/B3B 00 01 11 10
2
00 0 0 1 1
10 0 1 1 1
11 0 1 1 1
10 0 1 1 1

M2= B3+B2D1+B2B1

M2=F3+B2(D1+B1)

Bus de control

En esta entrada se escoge las instrucciones que se le da ala memoria 6116 ya sea
para lectura o escritura y de igual manera tiene la opción de habilitar o deshabilitar la
memoria (CS). Este circuito consta de dos interruptores para cada instrucción

Bloque de Proceso

En esta parte del circuito tenemos la memoria 6116 que es una memoria SRAM. El
dispositivo 6116 es una memoria de acceso aleatorio, Random Acces Memory (RAM),
cuenta con una capacidad de 2048 palabras de 8 bits cada una, es una memoria
estática de alta velocidad, está fabricada con la tecnología CMOS, opera con una
fuente de alimentación de +5.0 Volts y está dispuesta en una pastilla de 24 terminales.
En el circuito realizado esta parte del circuito permite ingresar los datos de entrada y
donde el usuario escogerá la ubicación de almacenamiento. De igual manera esta
SRAM es de entrada y salida bidireccional ya que por el lugar donde entran los datos
es por se presentan los datos guardados en código binario.

Bloque de salida

En esta parte los datos almacenados serán presentados en dos display de 7

segmentos.
 7. Dificultades

La dificultad que más se presentó fue al momento de realizar el circuito de conversor

de binario a BCD.

8. Solución

Con la ayuda del internet mediante videos instructivos se logro realizar el circuito que
nos ayudaba a convertir los datos binarios en código BCD para poder presentar en los
displays de 7 segmentos.

9. Conclusiones 

  Se ha observado que con esta memoria tiene muchos lugares donde se puede
almacenar datos de los el usuario puede sobre escribir los datos guardados
 Se logro ver de mejor manera como funciona una SRAM y comprobar la teoría
dada en clase es correcta.
 La desventaja de esta memoria es que los datos guardados al apagar el
circuito se perderán los datos ya almacenados sobre ella.

10. Recomendaciones

 Se recomienda siempre tener conectado el circuito ya que si se llega a apagar

se perderán los datos almacenados en esta.
 Se recomienda usar en el circuito del simulador swich o logicstate ya que a
veces al momento de intentar encender los interruptores no funcionaban
correctamente.

Bibliografía

https://www.youtube.com/watch?v=Iw5r5J_eorE
Alcalde San Miguel.P (2010). Electrónica aplicada. Editorial Paraninfo.
https://books.google.com.ec/books?id=2y_Ae8I8lUIC

Anonimo. (22 de 01 de 2017). WILAEBA Electronica. Obtenido de

https://wilaebaelectronica.blogspot.com/2017/01/decodificador-binario-a-bcd-de-5-
bits.html

Quique. (2015). Memoria SRAM. Peru: Slideshare.

[ CITATION Ano17 \l 3082 ]

Bibliografía
Anonimo. (22 de 01 de 2017). WILAEBA Electronica. Obtenido de
https://wilaebaelectronica.blogspot.com/2017/01/decodificador-binario-a-bcd-de-5-
bits.html

Quique. (2015). Memoria SRAM. Peru: Slideshare.

[ CITATION Qui15 \l 3082 ]