Informe Final de Circuitos I

Amplicador de potencia
F. Grosso (# 91805), R. Prez Milln (# 93162), F. Anze Lafuente (# 91869)
Informe nal
66.10 Circuitos Electrnicos II - 86.10 Diseo de Circuitos Electrnicos
2 cuatrimestre 2014
Diseo circuital Amplificador de potencia
Contents
I Diseo conceptual 5
1. Problema a resolver 5
2. Introduccin terica 5
3. Anlisis de los requerimientos del usuario 5
4. Denicin de los requerimientos tcnicos 6
4.1. Ancho de Banda (BW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.2. Eciencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.3. Factor de Damping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.4. IMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.5. Impedancia de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.6. Potencia RMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.7. Rango Dinmico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.8. Sensibilidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
4.9. SNR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
4.10. THD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
5. Especicaciones tcnicas funcionales y de diseo 7

6. Propuestas alternativas de diseo 7
7. Relevamiento de soluciones existentes 8
8. Solucin Propuesta 8
9. Diagramas en bloques 9
10.Descripcin de funcionamiento de cada bloque 9
10.1. Modulador Sigma-Delta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
10.2. Etapa de potencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
10.2.1. Gate Driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
10.2.2. Etapa de salida MOSFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
10.3. Realimentacin negativa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
10.4. Filtro pasa bajos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
II Diseo circuital 12
11.Anlisis de topologas circuitales, explicacin del funcionamiento de los circuitos imple-
mentados y clculo de componentes 12
11.1. Preamplicador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
11.1.1. Amplicador de micrfono . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
11.1.2. Filtro pasabanda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
11.1.3. Control de volumen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
11.1.4. Control de tonos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
11.2. Modulador Sigma-Delta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
11.3. Level Shifter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
11.4. Etapa de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
11.4.1. Clculo de los niveles de alimentacin a la salida . . . . . . . . . . . . . . . . . . . . . 27
11.4.2. Gate driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
11.4.3. Eleccin de los Mosfets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
11.4.4. Circuito de Bootstrap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
11.4.5. Dead time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
11.4.6. Half Bridge y Full Bridge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
pgina 1 de 85
11.4.7. Bus pumping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

11.4.8. Filtro pasabajos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
11.5. Protecciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
11.5.1. Proteccin por sobrecarga a la salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
11.5.2. Proteccin contra DC a la salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
11.5.3. Red de Snubbercum . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
11.5.4. Red de Zobel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
12.Caracterizacin del diseo (simulaciones y ensayos) 39

12.1. Preamplicador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
12.1.1. Filtro pasabanda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
12.1.2. Control de volumen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
12.1.3. Control de tonos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
12.2. Gate driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
12.3. Modulador Sigma Delta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
12.4. Filtro Pasabajos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
13.Seleccin de los componentes y validacin del circuito 47

14.Especicacines alcanzadas 48
14.1. Eciencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
14.2. Potencia de salida nominal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
14.3. SNR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
14.4. THD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
14.5. IMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
14.6. Impedancia de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
14.7. Factor de damping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
14.8. Sensibilidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
III Integracin 54
15.Requerimientos Elctricos, Mecnicos y Trmicos 54
15.1. Compatibilidad electromagntica . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
15.2. Requerimientos mecnicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
16.Diseo de los circuitos impresos 55

16.1. Criterios de diseo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
16.1.1. Distribucin de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
16.1.2. Trazado de las pistas de alimentacin y masa . . . . . . . . . . . . . . . . . . . . . . . 55
16.1.3. Trazado de las pistas de seal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
16.2. Denicin de mdulos y gua de localizacin de los componentes . . . . . . . . . . . . . . . . 56
16.3. Circuito impreso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
17.Diagrama de conexionado 59
18.Dimensionamiento del conexionado 60
19.Dimensionamiento y forma de la estructura del gabinete 61
20.Dimensionamiento y posicin de los puntos de jacin 61
21.Diseo de los mecanismos de disipacin 62
22.Detalles de ensamblado y montaje 63
23.Diagramas esquemticos 63
24.Listado de partes y proveedores 67
25.Pruebas funcionales y ambientales 68
pgina 2 de 85
IV Mediciones 69
25.1. Prototipo nalizado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
25.2. Instrumentos empleados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
25.2.1. Generador de funciones ATTEN-ATF20D+ . . . . . . . . . . . . . . . . . . . . . . . . 70
25.2.2. Fuentes de alimentacin MCP M10-SP3010L . . . . . . . . . . . . . . . . . . . . . . . 70
25.2.3. Osciloscopio digital RIGOL DS1204B . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
25.2.4. Multmetro digital Chekman TK-4002 . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
25.3. Procedimientos y resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
25.3.1. Potencia mxima de salida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
25.3.2. Eciencia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
25.3.3. Sensibilidad . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
25.3.4. SNR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
25.3.5. THD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
25.3.6. IMD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
25.3.7. Ancho de banda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
25.3.8. Impedancia de entrada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
25.3.9. Factor de damping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
26.Resumen comparativo de los valores calculados, simulados y medidos 83

27.Conclusiones 83
28.Recomendaciones para futuros diseos 84
pgina 3 de 85
Resumen
El siguiente trabajo presenta el diseo e implementacin de un amplicador de audio clase D con
modulacin sigma- delta. En la primer etapa, en base a los requerimientos del usuario se determinaron
las especicaciones tcnicas a cumplir. A partir de ello se hizo un relevamiento de las soluciones existentes,
analizando trabajos y tesis hallados en la web. Esto permiti esquematizar la forma general del diseo
mediante un diagrama en bloques, dividiendo el circuito segn las distintas funcionalidades.
En la segunda seccin, luego de denir la clase del amplicador se estudiaron distintas topologas,
eligiendo aquellas que resultaran ms convenientes para el diseo. Para cada uno de los circuitos elegidos
se esboz el esquemtico y se realiz el clculo de componentes para su implementacin.
La tercera etapa consisti en la simulacin de los circuitos propuestos, modelizando su comportamiento
ante una entrada determinada. Luego, se dise y construy el circuito impreso, adems de disear el
gabinete y los mecanismos de disipacin.
Finalmente, se realizaron pruebas sobre el amplicador, efectuando las mediciones que permitieran
contrastar los resultados esperados tericamente, con los obtenidos mediante simulacin y medicin.
Figura 1: Integrantes del grupo. De izq. a der.: Rodrigo Prez Milln, Frank Douglas Anze y Florencia
Grosso.
pgina 4 de 85
Parte I
Diseo conceptual
1. Problema a resolver
Se quiere construir un amplicador de potencia destinado al audio, que posea alta eciencia y buena
delidad. Para ello se propondr el diseo de un amplicador clase D, analizando brevemente las topologas
posibles dentro de esta conguracin para luego elegir la ms conveniente.
2. Introduccin terica
Los amplicadores electrnicos son muy utilizados en la actualidad para diversas aplicaciones. Particu-
larmente en acstica, donde se encargan de amplicar la seal de audio para alimentar al dispositivo capaz
de transformar la energa en sonido. Dichos amplicadores trabajan en el rango de frecuencias donde el ser
humano es capaz de oir, es decir, de 20 Hz a 20 kHz. Son utilizados en hogares, vehculos, asi como tambin
en grandes eventos, donde surge la necesidad de hacer amplicadores con la potencia suciente para poder
suplir la demanda sin afectar a la delidad del mismo.
Histricamente, el factor ms determinante a la hora de disear etapas de amplicacin de audio ha
sido la linealidad. Se ha priorizado ms este aspecto que la eciencia, bajo la premisa de que las prdidas
de potencia no eran un aspecto lo sucientemente importante, o ante la imposibilidad tcnica de reducir
dichas prdidas. Sin embargo, en los ltimos aos, ha cobrado importancia la utilizacin de amplicadores
ecientes, debido a:
Menor consumo de energa de entrada, que se traduce en menor tamao de las fuentes de alimentacin,
lo que disminuye el costo de fabricacin.
En el campo de los equipos porttiles, un ahorro de energa se convierte en una mayor autonoma en
lo que a bateras se reere.
La menor disipacin permite la disminucin de volumen y peso de los elementos destinados a sta.
En los amplicadores de audio clase D los transistores de salida operan a corte o saturacin, reduciendo
signicativamente las prdidas de potencia en esta etapa. Se pueden lograr eciencias superiores al 90 %. La
seal de audio es modulada para obtener un tren de pulsos que controla la etapa de salida, siendo la ltima
etapa un ltro pasa bajos pasivo que permite reconstruir la seal de audio amplicada.
3. Anlisis de los requerimientos del usuario

Los requerimientos del usuario son:
Buena calidad de sonido.
Bajo consumo.
Control de volumen.
Control de agudos y graves.
Entrada para micrfono.
Equipo compacto y lo ms liviano posible.
Protecciones elctricas.
pgina 5 de 85
4. Denicin de los requerimientos tcnicos

Para lograr una buena calidad de sonido, el equipo a disear debe poseer un bajo nivel de distorsin y de
1
ruido en el rango de frecuencias del espectro audible . Deben incluirse tambin un control de volumen, de
tonos y una entrada para micrfono, todo esto de forma compacta. En base a esto, el equipo debe ser eciente
para lograr el menor consumo posible y que no requiera de grandes disipadores de calor, lo que permita un
mejor aprovechamiento del espacio y una reduccin en su peso. Con esto se podr tener un equipo compacto
y rendidor que simplemente conectando la alimentacin a la red domiciliaria y una fuente sonora podr ser
utilizado sin inconvenientes.
A continuacin se denen una serie de parmetros que luego se especicarn.
4.1. Ancho de Banda (BW)

El ancho de banda se dene como el rango de frecuencias medidas en Hertz en donde la amplitud de la
seal de salida se mantiene igual o hasta 3dB menor que su mxima amplitud. Dado que estos amplicadores
son para la banda de audio se requiere en primera instancia un ancho de banda de 20Hz a 20KHz, aunque la
idea luego sera aumentar el lmite de frecuencia superior para que la distorsin de fase no afecte a la seal
ya que la entrada puede no ser una sinusoidal pura.
4.2. Eciencia
Se dene como la porcin de energa que se disipa en la carga con respecto a la total entregada.
Pout
= Pentregada 1
4.3. Factor de Damping

En un sistema de audio, el factor de amortiguamiento (damping factor) indica la relacin entre la impe-
dancia del parlante y la impedancia de salida del amplicador.
4.4. IMD
La distorsin por intermodulacin (IMD) se presenta cuando dos seales se mezclan en circuitos o dis-
positivos no lineales, creando componentes en frecuencias que no estaban presentes en la seal de entrada.
4.5. Impedancia de entrada

La impedancia de entrada se dene como la relacin entre la tensin y la corriente que presenta el
amplicador para la seal de entrada, tomando la salida con su carga nominal y a una frecuencia determinada.
4.6. Potencia RMS

Es la potencia que entrega el amplicador a la carga, calculada a partir de la tensin RMS de salida.
2
VRM
PRM S = RL
S
4.7. Rango Dinmico

El rango dinmico es el margen entre el nivel mximo de pico y el ruido de fondo. En este caso el rango
dinmico y la SNR son lo mismo.
4.8. Sensibilidad
Se dene la sensibilidad como el nivel de seal de entrada necesario para obtener la mxima potencia de
salida nominal.
1 de 20Hz a 20kHz
pgina 6 de 85
4.9. SNR
La SNR es la relacin seal a ruido (signal to noise ratio) y se dene como la relacin entre la amplitud
de la seal deseada y la amplitud del ruido de un determinado punto. A mayor SNR, mejor delidad se
obtendr, pues indica que la seal supera al ruido.
PSenal A2Senal
SN R = PRuido = A2Ruido
4.10. THD
La distorsin armnica hace referencia a la presencia de frecuencias de salida de un dispositivo que no
estn presentes en la seal de entrada y que son mltiplos componentes de la seal original provocados por
la distorsin intrsica del amplicador. Esto es consecuencia de las alinealidades del circuito.
P
Pi
La THD mide la distorsin armnica de la seal de salida del circuito. T HD = 100 P1
5. Especicaciones tcnicas funcionales y de diseo

Alimentacin: 220 Vac -20 % / +10 % @ 50 Hz
Eciencia > 85 %
Potencia de salida nominal: 200 W RMS @ 4
T HD 5 0,5 % @ 1 kHz y 20W
IM D 5 0,1 % @ 1 kHz y 20W
SN R = 100 dB (20 Hz - 20 kHz)
Respuesta en frecuencia: 10 Hz - 20 kHz (+/- 1 dB)
Factor de amortiguamiento: > 200
Impedancia de entrada amp: 50 k

Impedancia de entrada preamp: 50 k
Sensibilidad: 1 VRM S
Control de volumen: +10dB/-80dB @ 20Hz / 20kHz
Control de tonos: +/-15dB @ 64Hz, 250Hz, 1kHz, 4kHz, 12kHz
Protecciones por cortocircuito o sobrecarga y contra corriente continua a la salida.
6. Propuestas alternativas de diseo

Para la resolucin del problema planteado se propuso disear un amplicador clase D, considerando su
alta eciencia y por ende su mayor portabilidad, lo que lo ha hecho incrementar su popularidad durante los
ltimos aos. Dentro de esta clase existen distintas topologas de acuerdo al tipo de modulacin empleada
(PWM, auto-oscilante, sigma-delta, entre otras) y en cuanto al diseo de la etapa de salida (medio puente
o puente completo).
La topologa bsica de un amplicador clase D se compone de una etapa de modulacin por ancho de
pulso (PWM). En sta, la seal de audio de entrada se compara con una seal triangular de referencia para
obtener un tren de pulsos cuyo duty cycle vara de acuerdo a la amplitud de la entrada. sta seal es la que
luego se utiliza para controlar los transistores de la etapa de salida. Una alternativa a la modulacin PWM
es la modulacin sigma-delta (). Este modulador convierte la seal de audio de entrada en una seal
binaria modulada de alta frecuencia, que al igual que en el caso anterior se emplea para controlar la salida.
Otra opcin es la conguracin auto-oscilante, donde no se requiere una seal triangular de referencia para
generar el PWM sino que se aprovecha la oscilacin resultante del proceso de realimentacin negativa.
Por otro lado, de acuerdo a la conguracin de la etapa de salida, los amplicadores clase D pueden
clasicarse en dos topologas: medio puente y puente entero. Cada topologa tiene sus ventajas y desventa-
jas. En breve, una conguracin medio puente es ms sencilla, mientras que el puente entero es mejor en
pgina 7 de 85
cuanto a la calidad del audio. La conguracin puente entero utiliza dos medio puentes y, por lo tanto, ms
componentes. Sin embargo, su estructura diferencial permite utilizar la mitad del nivel de alimentacin que
en un medio puente para obtener la misma potencia en la carga, adems de cancelar la distorsin armnica
y el oset de la salida.
En la topologa medio puente, la fuente alimentacin puede verse afectada por el ujo de energa prove-
niente del amplicador, mientras que en el puente entero este efecto se cancela pues cuando una mitad del
puente entrega la corriente a la carga, sta luego se cierra por la otra mitad.
7. Relevamiento de soluciones existentes

Para la etapa de diseo se tomaron como referencia publicaciones, papers o notas de aplicacin que
analizaran un amplicador de potencia clase D en sus distintas topologas, contrastando las ventajas o
desventajas que cada una de ellas presentara. En principio,en la nota de aplicacin de International Rectier
[8] se presentan brevemente las distintas clases de etapas de salida para luego hacer nfasis en la clase D.
Aqu se analizan tambin las ventajas y desventajas de la misma frente a las topologas lineales (clase A
y clase AB), destacando la notable eciencia de las etapas de salida cuyo transistores operan en corte o
saturacin frente a las etapas lineales. Si bien una de las desventajas que presenta la clase D es la prdida de
linealidad por la conversin de la seal de entrada en un tren de pulsos, el desarrollo de nuevas tecnologas
y alternativas de diseo han permitido mejorar su desempeo. Esto ltimo sumado a su elevada eciencia
ha hecho que su inters en el mercado aumente.
Dentro de los papers que proponen el diseo e implementacin de amplicadores de potencia clase D, la
mayora de los casos analizados presenta a la topologa sigma-delta como estrategia de modulacin innovadora
y con oportunidades a futuro debido a la inclusin de una etapa digital. En el caso del proyecto presentado
por alumnos del Instituto Politcnico de Worcester [9], se propone el diseo de un clase D con eciencia mayor
al 90 % , 80 W de potencia para una carga de 8 , distorsin menor al 1 % y SNR mayor a 90 dB, de manera
de obtener una calidad del sonido comparable a las grabaciones en CD. Para cumplir con estos requisitos,
se implement un modulador de segundo orden que permitiera optimizar el modelado del ruido. Luego
de pasar por la etapa de conmutacin la seal se reconstruy utilizando un ltro pasivo Butterworth de
segundo orden. Esta estapa de salida se construy siguiendo la lnea de la topologa puente entero, pues
permite eliminar el oset, reduce la distorsin armnica y entrega para una misma tensin de alimentacin
una potencia cuatro veces mayor que la conguracin medio puente. El desempeo del amplicador obtenido
se correspondi con los requerimientos iniciales, logrando una eciencia mayor al 95 % a plena potencia.
Por otro lado, el paper perteneciente a miembros de la IEEE [1] presenta el diseo de un amplicador
clase D con topologa para su uso en aplicaciones de audio porttiles. Aqu se propone el uso de un
modulador de cuarto orden para lograr una mayor relacin seal a ruido y a su vez una mayor estabilidad.
Se emple la topologa puente completo para la etapa de salida. Una vez implementado el circuito completo
y habiendo realizado las mediciones correspondientes los resultados mostraron una THD+N del orden de
0,02 %, aunque en este caso la eciencia result inferior a la presentada en el primer caso (77 %).
Otra solucin hallada fue una tsis en Ingeniera Elctrica de la Universidad Tcnica de Texas [10],
donde se propone una estructura basada en dos etapas de modulacin conectadas mediante un ltro
de decimacin que elimine el ruido de alta frecuencia introducido por el primer modulador. Adems, el
puente entero de la etapa de salida forma parte del lazo de realimentacin empleado para la modulacin
de la entrada, logrando as no slo lidiar con el ruido de cuantizacin sino tambin estabilizar la etapa de
conmutacin.
8. Solucin Propuesta
Una vez que la clase de amplicador a disear fue denida (amplicador clase D), deben elegirse las
topologas a disear a partir de la informacin aportada en la seccin anterior. Para la etapa de modulacin
se decidi implementar un modulador sigma-delta debido a su creciente popularidad en estos ltimos aos ya
que puede sintetizarse en circuitos digitales como FPGA, por ejemplo. Adems, tiene como ventaja respecto
del modulador PWM el efecto denominado Noise Shaping (modelado del ruido), por el cual, el error
producido durante la cuanticacin en el rango de frecuencias audibles es transportado al rango inaudible
de alta frecuencia por el principio de funcionamiento del modulador.
En cuanto a la conguracin de la etapa de salida se utilizar la topologa puente entero, pues a pesar de
que duplica el nmero de componentes de esta etapa respecto al medio puente, permite obtener una seal
pgina 8 de 85
de audio de mayor delidad empleando niveles menores de alimentacin para una misma potencia sobre la
carga.
Si bien es deseable que el equipo amplicador posea una fuente de alimentacin incorporada para que
el usuario pueda usarlo conectndolo directamente en la red de electricidad, debido a la complejidad que
implica disear el amplicador clase D Sigma-Delta y al reducido tiempo de desarrollo, se decidi que se
emplearn fuentes de laboratorio para alimentarlo.
9. Diagramas en bloques
Figura 2: Diagrama de bloques del amplicador clase D a disear
10. Descripcin de funcionamiento de cada bloque

A continuacin se describir en forma cualitativa el funcionamiento de cada bloque.
10.1. Modulador Sigma-Delta

El modulador sigma delta genera secuencia de bits cuyo valor medio se corresponde con la amplitud de
la seal analgica de entrada. Esta salida es similar a la seal analgica obtenida por PWM, pero en lugar
de generarse pulsos a una frecuencia portadora cuyo ancho vara continuamente, se producen pulsos cuyo
ancho se corresponde con pequeos incrementos del perodo del clock.
A continuacin se presenta el diagrama en bloques de un modulador de primer orden:
Figura 3: Diagrama de bloques del modulador de primer orden
La etapa de modulacin est contituda por un sumador, un integrador, un comparador y un ip op D.
La salida del ip op es la secuencia de bits deseada. Esta secuencia de bits pasa por un conversor DA y
se resta a la entrada, para luego pasar la seal resultante por un integrador. La seal integrada luego entra
al comparador donde, dependiendo si sta se encuentra por encima o por debajo del nivel de referencia, se
obtiene a la salida un pulso de alto o bajo nivel, respectivamente. Finalmente el tren de pulsos ingresa al
ip op D, obtenindose a la salida una secuencia de bits correspondiente a la seal digital deseada. En la
gura 4 se presenta un ejemplo de modulacin a partir de una seal de entrada senoidal.
pgina 9 de 85
Figura 4: Ejemplo de modulacin para una entrada senoidal
10.2. Etapa de potencia

10.2.1. Gate Driver
El gate driver (controlador de gate), ubicado entre el modulador y la etapa MOSFET controla el disparo de
los transistores de la etapa de salida. Entre sus tareas se encuentra cargar y descargar las capacidades del gate
para encender o apagar los MOS y generar un tiempo muerto para evitar la conduccin en ambos transistores
al mismo tiempo. Esto ltimo podra ocasionar un cortocitcuito entre las fuentes de alimentacin, generando
una corriente de disparo que, en el mejor de los casos llevara a un sobrecalentamiento de los transistores
que derive en una mayor prdida de potencia y en el peor de los casos implicara el dao permanente de los
MOSFET.
10.2.2. Etapa de salida MOSFET

La etapa de salida es la encargada de la amplicacin de potencia y por lo general est compuesta por
dos transistores MOS que operan en corte o saturacin, lo cual est relacionado con la elevada eciencia de
esta clase de amplicador. En este caso la seal a amplicar es la seal de entrada digitalizada.
10.3. Realimentacin negativa

Puede verse en el diagrama que la seal de salida de la etapa de potencia se realimenta a la entrada
del modulador. Esta realimentacin negativa, si bien es propia de este tipo de modulacin, tambin per-
mite reducir la distorsin, mejorar el PSRR, la estabilidad. Otra forma de mejorar el PSRR es colocando
capacitores de acople entre la fuente y la masa del circuito.
10.4. Filtro pasa bajos

El ltro de salida cumple con dos funciones. Por un lado, permite recuperar la seal de audio analgica
amplicada de la seal rectangular de alta frecuencia proveniente de la etapa de potencia. Por otro lado,
reduce la interferencia electromagntica proveniente de la etapa de conmutacin. Tanto la seal modulada
pgina 10 de 85
que controla a los transistores de salida como los eventuales picos de corriente que puedan darse dispa-
rando la tensin de salida durante un breve lapso generan ruido de alta frecuencia, fuente de interferencia
electromagntica, que debe ser ltrado.
pgina 11 de 85
Parte II
Diseo circuital
11. Anlisis de topologas circuitales, explicacin del funcionamien-
to de los circuitos implementados y clculo de componentes
A continuacin se presentarn las distintas topologas circuitales analizadas para el diseo del circuito.
11.1. Preamplicador
Antes de ingresar la seal de audio al modulador, se realiza un acondicionamiento de la misma. El mismo
consiste en el ltrado de la seal de audio mediante un ltro pasabanda que elimine el ruido fuera de la
banda de frecuencia audible (ltro anti-aliasing) y permita trabajar con una seal ms limpia. Adems, se
incorpora un control de tonos y de volumen que permitir mayor interaccin del usuario con el equipo. La
entrada puede provenir tanto de un mp3 o de una computadora, como de un micrfono. Considerando que
la entrada de mp3 tiene una amplitud de 1 V aproximadamente y que la de micrfono es de unos 70 mV
debe incluirse adems una etapa de amplicacin para esta ltima, de manera que al modulador se ingrese
con seales de 1 V sin importar de qu dispositivo provengan.
11.1.1. Amplicador de micrfono

Anlisis de topologas
Para la entrada de micrfono se consideraron dos opciones: la primera, consiste en la implementacin de
un circuito amplicador no inversor que le diera a la seal de pequea amplitud la ganancia necesaria para
ingresar al pasabanda con una amplitud similar a la entrada de lnea. Si bien esta alternativa es sencilla,
existe otra topologa que requiere mayor cantidad de componentes pero es recomendada en el diseo de este
tipo de circuitos: el amplicador de instrumentacin, que se presenta en la gura 5.
Figura 5: Amplicador de micrfono con entrada balanceada
Se implementar entonces el amplicador de instrumentacin para la entrada de micrfono.
Explicacin detallada del funcionamiento del circuito implementado

El circuito de la gura 5 se puede dividir en dos etapas, la primera compuesta por un buer con ganan-
cia y la segunda por un restador. Este tipo de entrada se conoce como entrada balanceada. Como puede
observarse en la gura 6, seales de audio idnticas ingresan al circuito por las entradas IN+ e IN- (entradas
hot y cold, respectivamente), ambas referenciadas a gnd y desfasadas 180 grados entre s. Este tipo de
conguracin permite que el ruido presente en ambas entradas proveniente del cableado, por ejemplo, se
cancele luego en la segunda etapa (se considera que el ruido en IN+ e IN- es prcticamente igual).
pgina 12 de 85
Figura 6: Entrada balanceada
RRMC
Para demostrar la utilidad de este circuito en la eliminacin del ruido de la entrada de micrfono se calcular
el rachazo de modo comn (RRMC) del mismo. Para esto se lo dividir en etapas, calculando incialmente
la ganancia de modo diferencial para la primera (gura 7).
Figura 7: Amplicador de intrumentacin. Etapa buer.
Se conecta la entrada no inversora de U1 a un generador de prueba V i1 y la no inversora de U2 a tierra.

Se tiene entonces un divisor resistivo a la salida de U1 determinado por:
R2 R1 + R2
V i1 = V1 = V1 = Vi1
R2 + R1 R2
Luego, U2 queda congurado como un inversor:
R3
V2 = Vi
R2 1
Ahora se conecta la entrada no inversora de U2 a un generador de prueba Vi2 y la no inversora de U1 a
tierra. Para este caso se tiene:
R1
V1 = Vi
R2 2
R2 + R3
V2 = Vi2
R2
Superponiendo ambos casos se obtienen las siguientes ecuaciones:
pgina 13 de 85

R1 + R2 R1
V1 = Vi1 + Vi2
R2 R2

R2 + R3 R3
V2 = Vi2 + Vi1
R2 R2
La salida diferencial (V1 V2 ) estar dada por:

R1 + R2 + R3 R1 + R2 + R3 R1 + R2 + R3
V1 V2 = V i1 Vi2 = (Vi1 Vi2 )
R2 R2 R2
Considerando la entrada diferencial (Vi1 Vi2 ), la ganancia en modo diferencial ser:
V1 V2 R1 R3 R1 y R3 apareados 2R1
Av d = =1+ + = Av d = 1 +
Vi1 Vi2 R2 R2 R2
Si ambas entradas son idnticas, se tiene la misma tensin en ambos terminales de R2 , lo que implica que
no circular corriente por esta rama. Esto lleva a que tampoco circule corriente por R1 y R3 , copindose en
cada salida el valor de las entradas correspondientes y dando lugar a una ganancia de modo comn unitaria.
A continuacin se presenta el circuito de la etapa restadora, al cual se le calcular la ganancia en modo
diferencial y en modo comn.
Figura 8: Amplicador de instrumentacin. Etapa restadora.
Nuevamente, superponiendo los efectos de conectar Vi1 y V i2 a las entradas se llega a una expresin para
la tensin de salida en funcin de las mismas.

R5 + R6 1 1
Va Vi Vo = 0
R5 R6 R5 1 R6

R4 + R7 1
Va Vi = 0
R4 R7 R4 2

R5 R6 1 1 R4 R7 1
= Vi1 + Vo = Vi
R5 + R6 R5 R6 R4 + R7 R4 2

R7 R5 + R6 R6
Vo = Vi2 Vi
R4 + R7 R5 R5 1
Si los resistores R4 , R5 , R6 y R7 estn perfectamente apareados se obtiene ganancia unitaria para modo
diferencial:
R6
Avd = = 1
R5
Por otro lado, si Vi1 = Vi2 , para modo comn se tendr Avc = 0 (esto es considerando un apareamiento
perfecto). Luego, si se calcula el rechazo de modo comn para la conguracin completa se tiene:

Avd Avd1 Avd2 2R1
RRM C = = = 1+ RRM C2
Avc Avc1 Avc2 R2
Si Avc 0 , entonces RRM C2 y RRM C con lo cual el circuito eliminar el ruido en la
entrada ecientemente.
pgina 14 de 85
Clculo de componentes
Para lograr un alto rechazo de modo comn para la segunda etapa se tomarn R4 = R5 = R6 = R7 =
2,2 k; con esto tambin la ganancia del restador ser unitaria. Por otro lado, para obtener una impedancia
de entrada alta: R8 = R9 = 100 k.
Finalmente, para obtener una ganancia de al menos cinco veces (esto implica una salida de aproximada-
mente 0,5 Vp ) se tomar R1 = 1 k y R2 = 500 .
11.1.2. Filtro pasabanda

Anlisis de topologas circuitales
Para el diseo del ltro pasabanda se consideraron distintas alternativas. La ms sencilla consiste en un
circuito compuesto por dos ltros RC en cascada, uno pasa altos y el otro pasa bajos. Este ltro pasivo tiene
ganancia unitaria y es fcil de implementar, ocupando poco lugar. Dado que carece de componentes activos,
no requiere de tensiones de alimentacin para su funcionamiento. Adems, al no estar restringidos por el
ancho de banda de amplicadores operacionales, no tiene limitacin en cuanto al rango de frecuencias. Los
ltros pasivos tambin generan poco ruido si se comparan con ltros activos congurados para obtener una
cierta ganancia. El ruido que stos producen es simplemente ruido trmico de los componentes resistivos y,
con un diseo cuidadoso, la amplitud del ruido generado puede ser relativamente baja.
Una desventaja de estos tipos de ltros es que pueden tener una impedancia de entrada inferior a la
deseada y que su impedancia de salida puede ser mayor lo requerido.
Figura 9: Filtro pasabanda pasivo
Otra alternativa es la implementacin de un ltro pasabanda activo como el de la gura 10, que em-
plee elementos activos como amplicadores operacionales y adems elementos pasivos como capacitores y
resistores en su lazo de realimentacin. Los ltros activos pueden presentar impedancia de entrada alta,
impedancia de salida baja e idealmente ganar lo que se desee. Sin embargo, su operacin a altas frecuencias
se encuentra ligada a las caractersticas del opamp con el que se lo disee. Dentro de este tipo de topologa
existen a su vez distintas conguraciones (Sallen - Key o Butterworth, por ejemplo), que dieren entre s
por sus caractersticas de ltrado (respuesta plana en la banda de paso, mayor grado de atenuacin en las
bandas no deseadas, etc).
Figura 10: Filtro pasabanda activo
pgina 15 de 85
Explicacin detallada del funcionamiento del circuito implementado Debido a su mayor impe-
dancia de entrada, se implementar el ltro pasa banda activo. ste no es ms que los ltros pasivos RC
en cascada conectados a su vez a un operacional. As, para frecuencias bajas C1 no deja pasar la seal de
entrada, por lo que la salida ser prcticamente nula. Al elevar la frecuencia, si se toma C2 C1, puede
pensarse que por un momento la impedancia de C1 baja lo suciente como para considerarlo un corto circuito
mientras que C2 an se presenta como un circuito abierto. En este punto, la conguracin se asemeja a la
de un inversor de tensin de ganancia R 1
R2 . A frecuencias altas, C2 se comporta como un corto circuito,
conectando la salida masa.
Teniendo en cuenta que la frecuencia de corte de cada ltro RC est dada por:
1
fcLP = fcBP =
2RC
y que adems se desea eliminar el ruido de la seal de entrada interriendo lo mnimo posible en la banda
de frecuencia de audio (20 Hz - 20 kHz), se disear un ltro con frecuencia de corte inferior menor a 10
Hz y frecuencia de corte superior mayor a 50 kHz. Otro aspecto a tener en cuenta es que se busca que la
ganancia de esta etapa sea unitaria, para dar mayor libertad al control de volumen, por lo que se deber
elegir R1 = R2 . Tomando valores normalizados de capacitores y resistencias se tiene entonces:
Filtro pasa altos: R1 = 56 k , C1 = 1 F =fcLP 2, 84 Hz

Filtro pasa bajos: R2 = 56 k , C2 = 33 pF =fcHP 86, 1 kHz
11.1.3. Control de volumen

El control de volumen es un componente importante en cualquier equipo de audio. Debido a la natu-
raleza dinmica del audio, y la diferencia entre amplitudes de las seales de salida de distintas fuentes, es
necesario que el usuario pueda controlar la ganancia del circuito de audio. El control de volumen no debe
introducir ruido o distorsin signicativa, de manera que la informacin en la seal de audio de entrada
pueda preservarse.
Una primera opcin es el uso de un divisor resistivo implementado con un potencimetro y una resistencia.
Sin embargo, esta tcnica funciona para un rango limitado de atenuacin, por lo que no es aplicable para el
control de nivel en un preamplicador, donde se requiere un rango de atenuacin ms amplio. Adems, la
ganancia obtenida mediante esta topologa no supera la unidad (slo atena).
Figura 11: Control de volumen pasivo
Nuevamente, la alternativa a la topologa pasiva es el diseo de un circuito activo, que en este caso
permite variar la ganancia de tensin desde un nivel mayor a la unidad hasta lograr una atenuacin de
aproximadamente -70 dB, lo que implica una seal de amplitud prcticamente nula a la salida. Adems,
pueden emplearse potencimetros lineales y congurar el circuito para que el control se haga en escala
logartmica. Un ejemplo de este tipo de circuitos es el control de volumen Baxandall, propuesto por Douglas
Self :
pgina 16 de 85
Figura 12: Control de volumen activo Baxandall propuesto por Douglas Self
Explicacin detallada del funcionamiento del circuito El control de volumen activo posee una im-
portante ventaja por sobre el control pasivo: su ganancia es slo funcin del porcentaje de rotacin del
potencimetro y de la ganancia mxima determinada por la relacin de dos resistencias (R1 y R2). El
circuito Baxandall se compone de una primera etapa congurada como un buer de tensin, que permite
independizar la respuesta del sistema de la impedancia de la fuente de entrada. Dependiendo de la posicin
del potencimetro, la seal de entrada al buer estar o no atenuada. Esta seal luego pasa a la segunda
etapa de ganancia -A.
Figura 13: Funcionamiento del control de volumen activo
La ganancia total del circuito puede calcularse de la siguiente manera:

Si se llama Vx a la tensin de entrada al buer, entonces se tendr esta tensin a la entrada de la segunda
etapa de ganancia -A. Esto indica que puede calcularse la tensin de salida como Vo = A Vx . Por otro
lado, planteando el nodo de entrada al buer y considerando que la corriente por la rama de entrada al
operacional es nula se obtiene para el mismo:
i1 = i2
Vi Vx Vx Vo
=
R1x Rx
Reemplazando Vx en funcin de Vo se tiene:
Vi + VAo Vo Vo
= A
R1x Rx
Vo Rx
= 1 (1)
Vi R1x A
Siendo A = R
R1
2
para el amplicador inversor de la segunda etapa, tal como puede apreciarse en la gura
13.
A partir de la ecuacin 1 pueden obtenerse la mxima amplicacin y atenuacin de la seal de acuerdo

con la rotacin del potencimetro, tomando a Rx y R1x el porcentaje de de giro del potencimentro. Si
ste no se encuentra rotado, es decir, que el ngulo de giro es 0 , entonces Rx = 0 y R1x = 1. Siendo que
en la prctica Rx no ser completamente nula, se tomar Rx 0,0001 (0.01 %). As, la atenuacin mxima
ser:
pgina 17 de 85
!
0,0001
Attmax = 20 log
1+ R 1
R2
Luego, para una rotacin mxima del potencimetro se tendr el caso opuesto, donde Rx 1 y R1x
0,0001 . Aqu se lograr la amplicacin mxima de la seal, dada por:
!
1
Ampmax = 20 log R1
0,001 + R2
Clculo de componentes Como se mencion en la seccin anterior, el control de volumen se realiza

variando la ganancia del circuito. Para el caso del amplicador diseado, la seal de entrada al modulador
debe ser como mximo de 1 V de amplitud, por lo que disear un ltro con ganancia elevada implicara una
modulacin incorrecta. De esta forma, se elige R1 = 1 k y R2 = 3,3 k en el diseo propuesto por Douglas
Self para lograr ganancia mxima de 3.3 veces, que permita que las seales de micrfono menores a 70 mVp
lleguen con una amplitud de aproximadamente 1 V al amplicador.
Con estos valores, se alcanza una atenuacin mxima de aproximadamente -80 dB y una amplicacin
mxima de 10 dB, independientemente del valor del potencimetro elegido, que en este caso ser uno lineal
de 10 k.
11.1.4. Control de tonos

Un control de tonos brinda la facilidad de alterar la forma de la respuesta en frecuencia del amplicador,
realzando o atenuando los sonidos graves o agudos segn se desee. Bsicamente un circuito que realiza este
control se compone de ltros pasa altos y pasa bajos que modican la amplitud de la seal de entrada para
un rango de frecuencias determinado. Al igual que para el control de volumen o el ltro pasa banda, existen
topologas tanto activas como pasivas que realizan esta tarea.
Control de tonos pasivo tipo Baxandall
El circuito de la gura 14 presenta un circuito correspondiente a un control de tonos tipo Baxandall modi-
cado. Dado que est compuesto slo por componentes pasivos, la seal de entrada slo puede ser atenuada,
por lo que cuando ambos potencimetros se encuentren en su punto medio la atenuacin de la seal de audio
ser de -20 dB como se indica en la gura. Los ltros de altas o bajas frecuencias tienen una respuesta de
tipo shelving, aunque la banda plana se encuentra fuera de las frecuencias audibles.
Figura 14: Control de tonos pasivo
Control de tonos activo tipo Baxandall
Las ventajas del circuito activo son su simplicidad y su realimentacin, lo que permite eliminar la dependencia
entre el ruido y los picos indeseados que existe en el control de tonos pasivo. Adems, permite obtener curvas
simtricas de control de altos y bajos, controlando su forma con los potencimetros RV1 y RV2. Al ser un
circuito activo, el control de tonos no slo se realiza mediante la atenuacin de la seal en la banda de
frecuencia no deseada sino tambin mediante la amplicacin de la misma dentro del rango de frecuencias
pgina 18 de 85
deseado. Esto implica que cuando ambos potencimetros se encuentren en su punto medio de giro la ganancia
del sistema ser unitaria. Se implementar entonces este circuito.
Figura 15: Control de tonos activo Baxandall propuesto por Douglas Self

En lneas generales el funcionamiento del circuito activo de Baxandall para el control de tono es sencillo.
A altas frecuencias la impedancia de C1 es baja y el control de bajos RV1 se cortocircuita, dando R1 y R2
ganancia unitaria. C2 tambin presenta baja impedancia, por lo que RV2 est activo, siendo junto a R4 quien
determina la mxima amplicacin o atenuacin de agudos. Luego, a bajas frecuencias RV1 est activo y
controla la ganancia junto a R1 y R2 . C2 presenta alta impedancia por lo que RV2 no tiene efecto alguno.
La resistencia R3 se introduce para minimizar la interaccin entre los controles.
Puede verse que en el segundo operacional se conecta un capacitor entre la entrada y la salida (C3). ste
se emplea por lo general para asegurar estabilidad a altas frecuencias (simulando el circuito sin el capacitor
puede verse que para frecuencias altas la ganancia toma valores que exceden lo deseado).
De esta manera, el control de tonos se realiza amplicando o atenuando la seal en el rango de frecuencias
bajas o altas, de acuerdo a la conguracin del circuito, tal como se muestra en la gura
Figura 16: Control de graves (bass) y agudos (treble)
11.2. Modulador Sigma-Delta

Para el modulador Sigma-Delta se tuvieron existen varias opciones de acuerdo al orden del mismo. La
ms sencilla consiste en el diseo de un modulador de primer orden como el que se presenta en la gura
17. Sin embargo, al estudiar los anlisis realizados en papers y notas de aplicacin referidas al tema, se
observa que con este circuito no se podra alcanzar en primera instancia las especicacines planteadas de
SNR 100 dB. Por este motivo surge como alternativa el diseo de un modulador Sigma-Delta de segundo
orden como el de la gura 18. Si bien con esta topologa se pone en riesgo la estabilidad del circuito, su
adecuada implementacin permite crear una dependecia mayor entre la OSR
2 y la SNR, por lo cual, para
2 Over Sampling Ratio. Se difne como OSR =

fCON M U T ACI ON
fN Y QU IST
pgina 19 de 85
la misma frecuencia de conmutacin que en la topologa de primer orden, se obtendr una mayor relacin
seal a ruido que se aproxime a lo especicado.
Figura 17: Modulador sigma delta de primer orden
Figura 18: Modulador sigma delta de segundo orden

El modulador Delta-Sigma es el encargado de realizar la conversin de la seal de entrada analgica a
digital. La manera ms simple de contruir un modulador de segundo orden es modicando el circuito de
primer orden, reemplazando el cuantizador por otro modulador de primer orden como se puede ver en la
gura 18. Para analizar el circuito, se estudia primero el modelo equivalente del mismo que se presenta en
la gura 19. Aqu, la conversin AD, DA es modelizada como la suma de ruido blanco de cuantizacin. De
esta manera, la transferencia del sistema se puede hallar como:

1 1
V (z) = E(z) + - (V (z) z 1 + (z 1 V (z) + U (z)))
1z 1 z 1

(1 z - )2 E(z) [(1 z 1 )z 1 + z 1 ]V (z) + U (z)
V (z) =
(1 z - )2
V (z) = U (z) + (1 z 1 )2 E(z)
Como puede apreciarse, la STF
3 es unitaria mientras que la NTF
4 es N T F (z) = (1 z 1 )2 . Es decir, el
ruido de cuantizacin a bajas frecuencias decrementa y la densidad espectral de potencia del mismo es ms
intensa a medida que aumenta la frecuencia. A este fenmeno se lo denomina Noise Shaping. Mientras que
por el otro lado la seal de salida pasa toda. Esta es la diferencia fundamental entre el modulador sigma
delta de primer orden y de segundo orden, pues se tiene que el ruido decrementa a 40dB/dec en lugar de
20dB/dec para el lado de las bajas frecuencias, aumentando as la SNR de la modulacin.
Para poder realizar un anlisis ms profundo del modelo, se emplea una estructura ms compleja y
general del modulador de segundo orden, tal como la presentada en la gura 20. Aqu se pueden hallar las
transferencias propias del circuito:
3 Signal Transfer Function: Funcin de transferencia de la seal.

4 Noise Transfer Function: Funcin de transferencia de ruido
pgina 20 de 85
B(z)
ST F =
A(z)
(1 z 1 )2
NTF =
A(z)
con
B(z) = b1 + b2 (1 z 1 ) + b3 (1 z 1 )2
y
A(z) = 1 + (a1 + a2 + a3 2)z 1 + (1 a2 2a3 )z 2 + a3 z 3
Por conveniencia se elegir b2 = 0 y b3 = 0 para que la STF sea unitaria. El objetivo es reducir la NTF
y el B(z) no lo afecta en ello. Luego, lo que se busca es hallar la A(z) ptima para que se reduzca la NTF al
mnimo.
Se puede hallar que la condicin para minimizar la potencia del mismo es:
Aopt (z) = 1 + 0,5z 1 + 0,16z 2

Basndose en esto se trendrn que encontrar los coecientes que permitan acercarse a dicho A(z) ptimo
y consecuentemente a la NTF con menor potencia. Para ello se utiliza una herramienta de Mathworks
MATLAB llamada Delta-Sigma Toolbox. El mismo se encarga de hallar los coecientes ptimos para una
determinada topologa de modulador.
Una forma ms compacta y clara de ver a este modulador en particular se presenta en la gura 21. Los
valores ptimos hallados fueron: a1 = b1 = 0.2665, a2 = 0.2385, c1 = 0.3418 and c2 = 5.18 . Para poder
5
implementar dichos esquemas se utilizarn cuatro circuitos operacionales, dos de ellos en forma de sumador,
mientras que los dos restantes en forma de integradores. Los circuitos son de tiempo continuo por lo que se
tienen que ajustar los valores adecuadamente para que tengan el mismo comportamiento que los circuitos
en tiempo discreto como los que se analiza aqu.
Para el ADC y DAC se utilizarn circuitos operacionales congurados como comparadores. Por otro lado,
para retener las muestras y generar la transferencia z 1 se utilizar un ip-op D.
Figura 19: Esquema linealizado del modulador de segundo orden
Figura 20: Diagrama de bloques del modulador sigma delta de segundo orden con multiples feedbacks
5 De todas maneras la salida desde c2 va al cuantizador de 1 bit por lo que no interesa el valor del mismo.
pgina 21 de 85
Figura 21: Diagrama de bloques del modulador sigma delta de segundo orden Switched-Capacitor
El circuito nal del modulador Sigma-Delta de segundo orden es el siguiente.
Figura 22: Circuito Final del Modulador-Sigma Delta
Como puede verse en la primer etapa se suman la seal de entrada y la realiamentacin de la salida
VOU T =
invertida. En un sumador inversor ambas se suman y se invierten, siendo la ganancia de dicha etapa
(VIN VDIGIT AL ) 22 6
. Se obtiene as un valor muy aproximado a lo que b1 y a1 pedan.
82
100 100
Este esquema se repite en U4, el otro sumador, en donde esta vez VOU T = (VIN
47 VDIGIT AL 33 )
resultando C2= 10. Sin embargo, tal como se mencion anteriormente, al tratarse de un AD de 1 bit no
importa la amplitud de salida si no simplemente el signo, por lo que no es necesario que el valor utilizado sea
7
identico al valor terico. Los valores de a2 y c1 son muy prximos a los originales , conservando una buena
relacin entre ellos.
En tiempo discreto los integradores por otro lado tienen que tener a la salida la suma de todos los valores
anteriores ms el valor actual de la diferencia entre sus entradas (Vid). En tiempo continuo y suponiendo
que durante el tiempo de integracin
8 la seal de entrada es constante, o en su defecto un promedio de
ella, la salida crecer o decrecer su valor, dependiendo el signo de Vid, linealmente con una pendiente de
Vo0 (t) = VRC
id
durante un perodo de tiempo igual al perodo de clock. Para obtener lo que pide un integrador
de tiempo discreto se elige un igual al tiempo de integracin para que al nal del mismo el valor que se
sume al anterior sea el de la entrada diferencia Vid.
Si el fuese mayor al tiempo de integracin al nal de cada ciclo el valor alcanzado no sera igual a Vid
sino que sera una fraccin del mismo.
Dado a que el perodo de muestreo es de 1 ss, se opt por elegir en ambos integradores R = 1 k
C = 1 nF .
U1 es el que realiza la funcin de DAC de 1 Bit. El mismo mira la seal digital de la entrada y la convierte
en una seal de +/- 1V para ser realimentada al circuito.
6 Menos del %5
7 Menos del %5
8 Llmese tiempo de integracin al tiempo entre ancos positivos del clock.
pgina 22 de 85
Optimizacin del modelo

Si bien aumentar el orden del modulador es una herramienta necesaria para mejorar el desempeo del
mismo y aumentar la SNR para alcanzar los valores propuestos, por ejemplo, al hacerlo se incrementa el
nmero de etapas sumadoras e integradoras en cascada a implementar. Esto resulta en un aumento tanto
en el nmero de componentes como en el retardo introducido en la etapa, lo cual es crucial en este tipo de
diseo donde la seal de salida depende de los pulsos de clock de perodo jo.
Una de las las estrategias para lograr disminuir el nmero de componentes manteniendo el orden del
modulador fue analizar las etapas de suma e integracin de la seal (gura 23), buscando reducirlas lo mayor
posible.
Figura 23: Circuito sumador e integrador en cascada
Para hallar la transferencia del circuito se plantean los nodos correspondientes a las entradas inversoras
de los operacionales, sealadas en la gura como (A) y (B):
Nodo (A)
1 1 1
Vi1 V i2 Vo1 = 0
R1 R2 R3
Nodo (B)
1
Vo1 sC Vo = 0
R4
Reemplazando (B) en (A) y reorganizando los trminos se obtiene, para R1 = R2 :
Vi1 + Vi2 R4 C1 s
+ Vo = 0
R1 R3
Vo R3
= (2)
Vi1 + Vi2 R1 R4 C1 s
Este circuito puede simplicarse mediante la conguracin de la gura 24, donde la suma e integracin
de las seales se realiza empleando un nico opamp.
Figura 24: Circuito sumador - integrador
La transferencia de este circuito se puede obtener fcilmente planteando el nodo inversor:
1 1
V i1 Vi Vo sC2 = 0
R5 R5 2
pgina 23 de 85
Reordenando los trminos y tomando R5 = R6 :

Vo 1
= (3)
Vi1 + Vi2 s R5 C2
Ms all de la inversin de signo, puede observarse que las expresiones en 2 y 24 son similares, por lo que
para simplicar la conguracin del modulador planteada en la seccin anterior slo hace falta recalcular los
R4 C1
valores de los componentes. Para esto, si se toma R5 = R1 , R3 .
resulta C2 =
En la siguiente gura se presenta la versin optimizada del modulador. Los valores de resistencias se
mantuvieron de la versin anterior y los capacitores se recalcularon a partir de la equivalencia entre modelos.
Figura 25: Modulador optimizado
Puede observarse que, adems de haberse simplicado las etapas de suma e integracin, se elimin el
operacional presente en la realimentacin. De esta manera, se realimenta al primer y segundo sumador

directamente con Q y Q, respectivamente. Dado que la primera etapa invierte, realimentar primero con Q y
luego con Q no presenta inconvenientes pues se trata de la misma seal desfasada 180 .
Uno de los inconvenientes que supone esta conguracin es el oset de la seales de salida del ip op.
Con el circuito anterior, el opamp del realimentador actuaba como un conversor D/A, permitiendo inyectar
a los sumadores una seal cuadrada entre -1 V y 1 V obtenida de la resta entre Q y Q y su posterior
atenuacin. En este caso, las seales realimentadas presentan un oset de aproximadamente 2.5 V, y una
amplitud de igual valor. Una solucin planteada a este problema fue la conexin de la entrada no inversora
de los operacionales al mismo potencial de oset que presenta la otra entrada, de manera de cancelar el oset
por medio del RRMC.
Para jar la tensin correspondientes al valor medio de la salida del ip op se utiliz un regulador
LM385-ajustable de la siguiente manera:
pgina 24 de 85
Figura 26: LM385 ajustable
Por otro lado, el circuito presenta ciertas partes que deben resolverse:
Comparador
Para el comparador se pens en la implementacin de un circuito integrado cuyas entradas sean la

seal preveniente de la etapa sumadora-integradora y tierra y que de a la salida una cuadrada entre 0 y
5 V dependiendo del resultado de comparacin entre las seales. En principio se consider el IC LM361
de Texas Instruments, pues no slo cuenta con salida TTL sino que tambin presenta una velocidad de
respuesta elevada (20 ns mx.). La desventaja de este integrado es que es de montaje supercial y que
adems no se consigue en el pas a bajo costo. Una alternativa al LM361, que si bien es ms lento (200
ns), puede obtenerse sin problemas a un bajo precio. Este integrado tiene salida open colector, por lo
cual se la puede conectar por medio de un resistor de pull up a 5 V para obtener los niveles deseados
de tensin en la cuadrada.
Generador de la seal de clock
En este caso las altenativas para la seal de clock fueron distintas. Inicialmente se opt por una
implementacin discreta como la de la gura 27, utilizando un cristal de 2 MHz (no se dispone de 1
MHz en el mercado local), para luego bajar su frecuencia utilizando un D como divisor.
Figura 27: Oscilador implementado con un cristal
Si bien esta opcin es sencilla y econmica, requiere el uso de varios componentes y por lo tanto
ocupara mucho espacio en la placa. Esto llev a la implementacin de la segunda alternativa, que
consiste un oscilador a cristal integrado que se alimenta con 5 V y entrega a la salida una seal de
clock de la frecuencia deseada entre 0 y 5 V.
pgina 25 de 85
11.3. Level Shifter

Luego de ser modulada, la seal de audio debe controlar la conmutacin de los MOSFET de la etapa
de salida. sto se logra mediante el gate driver, que se encarga de coordinar el encendido y apagado de
los transistores de salida a partir del tren de pulsos. Sin embargo, dado que se est trabajando con fuente
partida el punto comn del circuito de esta estapa est referido a la tensin negativa con la que se alimentan
los MOSFET del lado bajo del puente, por lo que es necesario referenciar la seal modulada a este nivel de
tensin (VEE ).
Una de las opciones consiste en utilizar un circuito sumador no inversor implementado con amplicadores
operacionales que le agregue a la seal de entrada al gate driver un oset negativo de valor Vee:
Figura 28: Level shifter implementado con un amplicador operacional
Otra opcin sera implementar el circuito deseado utilizando TBJs congurados como se muestra en la
gura 29, que no slo referencien la seal a comn sino que tambin limiten su amplitud de acuerdo al rango
de tensiones entre los cuales el controlador de compuerta detecta un nivel lgico alto y un nivel lgico bajo
a la entrada.
Figura 29: Level Shifter
Explicacin detallada del funcionamiento del circuito implementado El circuito elegido tanto para
realizar el desplazamiento de nivel de la seal de entrada al gate driver como para limitar su amplitud entre
0 y 5V (para esto se conectar la fuente Vout_high a 5 V), que corresponde a los niveles de tensin para
los cuales se considera nivel lgico bajo y alto, respectivamente, es el diseado con transistores NPN. Esta
tipologa presenta la ventaja de poder implementarse con componentes pequeos que ocupen poco espacio
en la placa.
El funcionamiento del circuito es sencillo. Idealmente, cuando Vin > 5 V se tiene VBE < 0, 7 V y por
lo tanto el transistor est en corte. De esta manera, al no circular corriente por la malla de salida se tiene
VOU T = Com. Luego, cuando la entrada est en estado bajo, es decir, Vin = 0 V , recorriendo la malla de
entrada se obtiene:
pgina 26 de 85
Vin VBE + VR2 = VOU T high
0 V + 0,7 V + IC R2 = 5 V
IC R2 = 5 V 0,7 V
4,3 V
IC =
R2
De esta manera se tiene para la tensin de salida:
4,3 V
VOU T = R1 + Com
R2
Si 4,3 V R
R2 5 V
1
puede verse que para Vin = 0 V , la salida estar a 5V respecto a comn (estado lgico
5
alto). Entonces se toma R1 = 4,3 R2 1, 16 R2 para lograr dicho nivel de tensin en VOU T .
Clculo de componentes A partir del circuito de la gura 29 y de los clculos realizados anteriormente
se obtuvo que para que la salida del circuito desplazador sea una seal entreVEE y VEE + 5 V , debe ocurrir
que R1 1, 16 R2 . Tomando R1 = 390 se tiene R2 452 . Buscando un valor comercial para sta ltima
se obtiene nalmente R2 = 470 .
11.4. Etapa de salida

11.4.1. Clculo de los niveles de alimentacin a la salida
Siendo la potencia RMS de salida PRM S = 200 W , para una carga RL de 4 se tiene:
2
Vef Vp2
PRM S = =
RL 2 RL
p
= Vp = PRM S 2RL = 200 W 8 = 40 V
De esta manera, la tensin sobre la carga a mxima potencia es de 40 V. Suponiendo que la cada en los
MOSFETs es despreciable se tendra entonces que las tensiones de alimentacin para la entrada de salida
son +40 V y -40 V. Sin embargo, al utilizar puente entero, se puede lograr la misma potencia utilizando la
mitad de la alimentacin, por lo que se utilizar +V = VDD = 20 V y V = VEE = 20 V .
q Esto implica tambin que la corriente mxima que circular por los transistores de salida ser IM AX =
200 W
2 4 = 10 A.
11.4.2. Gate driver

Anlisis de topologas circuitales Como se mencion anteriormente, el gate driver es el encargado de
coordinar la conmutacin de los MOSFET de la etapa de salida, encendiendo el transistor de la parte superior
(HMOS) o de la parte inferior (LMOS) de acuerdo al nivel lgico de la seal modulada. Adems, controla el
tiempo muerto en el cual ambos MOS estn apagados durante la transicin de estados, necesario para evitar
el cortocircuito entre la alimentacin positiva y la negativa.
En este caso, una de las alternativas es la implementacin discreta del driver mediante un circuito como
el de la gura siguiente:
pgina 27 de 85
Figura 30: Gate driver de implementacin discreta
Si bien esta alternativa se presenta como referencia en algunos de los circuitos hallados en papers y en
informes, no es la ms comn pues requiere la utilizacin de un mayor espacio para su implementacin y
adems se necesita seleccionar los componentes cuidadosamente para lograr el objetivo deseado. Otra opcin
es entonces utilizar un circuito integrado, siendo los ms empleados los fabricados por IRF como el IR2010,
IR2011, IR2110, IRS20124, que se encargue de la conmutacin rpida de los transistores de salida, pudiendo
congurar la transicin de estados externamente con un circuito sencillo.
Para la implementacin del gate driver se eligi el IC IR2110.
Explicacin detallada del funcionamiento del circuito implementado Para controlar la conmuta-
cin de los MOSFET de la etapa de salida se utilizar un circuito integrado, cuyo diagrama funcional se
presenta en la gura 31.
Figura 31: Diagrama funcional del gate driver
HIN y LIN se corresponden con las entradas que luego controlarn la etapa alta de salida (HO) y la etapa
baja (LO), conectadas a las respectivas compuertas. La entrada SD reere a la habilitacin del integrado, que
pgina 28 de 85
debe estar en estado lgico bajo para su normal funcionamiento. Puede verse que se realiza una operacin
lgica NOR entre este pin y ambas entradas, de manera que si este pin estuviese en '1', sin importar el nivel
lgico de ambas entradas, ambas salidas estaran en cero y por lo tanto los MOSFETs estaran apagados.
Figura 32: Funcionamiento del pin de enable
VSS se corresponde con la tierra lgica del circuito, que en este caso al utilizar fuente partida se co-
rresponder con COM=Vee, que es la tensin negativa de alimentacin del MOSFET del lado bajo. Por el
contrario, VDD representa el nivel lgico alto del circuito y por lo tanto deber conectarse a una tensin 5
V superior a Vee.
Una vez establecidas estas entradas, el circuito se encargar de coordinar el encendido y apagado de los
transistores de salida, dependiendo del estado lgico de cada una de las entradas. Idealmente, al encenderse
HO debera apagarse LO y viceversa, aunque esto podra signicar que ambos MOSFETs se encuentren
encendidos simultneamente, creando un camino de baja impedancia entre la alimentacin positiva y la
negativa. Es por esto que se regula el tiempo de encendido y apagado de los transistores mediante un circuito
externo (diodo en paralelo con RG ) conectado entre las salidas y los gates controlados por las mismas (seccin
11.4.5).
VS se conecta al punto medio entre ambos MOSFET de cada medio puente. Dado que la tensin de
este nodo se encuentra otante, es necesario implementar una conguracin externa que permita aplicar la
tensin necesaria entre gate y source del MOSFET superior, para poder encenderlo. Esto se logra conectando
un circuito de Bootstrap entre VB, VS, y VCC (seccin 11.4.4).
El pin de VCC se conecta a una tensin positiva que se encuentre dentro del rango de tensiones VGS
posibles para los transistores de salida utilizados. Un valor tpico es VCC=12 V, aunque en este caso se
emplear VCC= 0 V ( que respecto a COM seran 20 V) para hacer uso de los niveles de alimentacin
disponibles en el circuito.
11.4.3. Eleccin de los Mosfets

En la eleccin de los transistores, los siguientes parmetros juegan un papel fundamental, tanto desde el
punto de vista del rendimiento como de la distorsin:
Tensin De Ruptura Drain-Source BVDSS : BVDSS est

El parmetro directamente relacionado
con el rendimiento. Mientras mayor sea ste, mayor ser RDS(on) y mayor ser la potencia disipada
en los transistores, por lo que se busca que sea lo ms pequeo posible. Por otro lado debe ser lo
sucientemente grande para evitar que se produzca el efecto avalancha. El valor ptimo para obtener
el mejor rendimiento depende de la topologa empleada, de la impedancia de la carga, del factor de
modulacin del comparador y de otros factores circuitales como inductancias o capacitancias parsitas.
As, las expresiones recomendadas para obtener el valor de BVDSS adecuado son las siguientes:
r
2POU T RL
BVDSS min(full-bridge) = + F actorAdicional
M
r
2POU T RL
BVDSS min(half-bridge) = 2 + F actorAdicional
M
Donde el F actorAdicional vara entre 10 % 50 %.
Para un factor de modulacin M=85 %, se tiene la siguiente tabla, proporcionada por International
Rectier:
pgina 29 de 85
Figura 33: Valores de BVDSS recomendados segn IR
Resistencia de encendido esttica Drain-Source RDS(on) : Las prdidas por conduccin en los
transistores son directamente proporcionales a la resistencia esttica Drain-Source, segn la ecuacin:
2
PConduccin = ID( RMS) RDS(on)
Mientras menor sea RDS(on) , menor ser la potencia disipada en los transistores y mayor ser el rendimiento.
Carga del gate Qg : El parmetro Qg es la carga que requiere el gate del transistor para encender
por completo el MOSFET. Mientras menor sea, mayor ser la velocidad de conmutacin y menores las
prdidas de potencia en el gate, por lo que Qg afecta directamente el rendimiento.
Carga de recuperacin inversa del diodo del body Qrr : La corriente de recuperacin inversa
generada por los transistores luego de la conmutacin uye en el transistor complementario en las
topologas con puente, aumentando las prdidas por conmutacin, aunque esto puede ser disminudo
con un adecuado manejo del dead-time. Esta corriente tambin est relacionada con los transitorios
generados por las inductancias y las capacitancias parsitas del circuito, por lo que un menor Qrr
reduce la radiacin as como el ruido generado por EMI. Luego, mientras menor sea Qrr mejor ser el
rendimiento as como la performance de EMI.
Resistencia interna del gate RG( int) : Este parmetro es dependiente de la temperatura, aumentando
con ella. Afecta la velocidad de conmutacin de los transistores. Mientras mayor sea RG(int) , mayor es
la resistencia de gate total, menor es la corriente de gate, aumentando los tiempos de conmutacin y las
prdidas por conmutacin. Por otro lado, una gran variacin de RG(int) afecta el control del dead-time.
Por ende, la dispersin en la distribucin de este parmetro debe tenerse en cuenta para analizar el
rendimiento.
Hay que tener en cuenta la prdida de potencia total que, para cada Mosfet, viene dada por:
PT OT AL = Pconmutacion + Pconduccion + Pgate
En conmutacin, el capacitor de salida del mosfet se carga y descarga a la frecuencia de conmutacin

fSW = 500 kHz , con una consecuente prdida de potencia, que se calcula como:

Pconmutacion = Coss V DD2 fsw donde Coss es la capacitancia de salida
Por otro lado, cuando el transistor est encendido(en conduccin), se disipa potencia, dada por:
RDS (ON )
Pconduccion = RL Psalida
Por ltimo, se considera tambin la prdida de potencia en el gate:
Pgate = 2Qg Vgs fsw donde Qg es la carga total en el gate
11.4.4. Circuito de Bootstrap

Tal como se mencion en la subseccin anterior, el hecho de que el source del HMOS presente una
tensin otante diculta la tarea de aplicar una tensin de control VGS necesaria para su encendido. Se
necesita entonces disear un circuito que, tomando como referencia VS permita establecer una diferencia
de potencial entre gate y source suciente como para cargar el capacitor Cgs del HMOS, permitiendo su
pgina 30 de 85
encendido y descargndose luego para facilitar su apagado. Este circuito es conocido como Bootstrap y
consiste en la conexin de un capacitor CBOOT entre VB y VS y un diodo entre VB y VCC, como puede
apreciarse en la gura 34.
Figura 34: Circuito de Bootstrap conectado al Gate Driver
El funcionamiento de la conguracin se presenta en la siguiente gura:
Figura 35: Circuito de Bootstrap.Operacin en conmutacin.
Cuando el transistor inferior se prende, la tensin en VS se corresponde con la tensin de alimentacin

negativa Vee. De esta manera, el capacitor de Bootstrap CBS se carga a travs del diodo desde VCC. Si el
tiempo de encendido del LMOS es el suciente para que el capacitor se cargue por completo, cuando este
transistor se apague y HO est en estado alto, la tensin en el capacitor se corresponder con la tensin VGS
(VB=V HO ) y el HMOS se encender.
Durante el tiempo de encendido, CBS se descargar, para luego cargarse nuevamente cuando el transistor
inferior se encienda.
IQBSM AX
2QG + f + Qls
CBS 2
VCC Vf Vls VGSmin
siendo:
pgina 31 de 85
QG = carga del gate del MOSFET superior.
IQBSM AX = corriente de reposo para el circuito del lado alto.
Qls = carga para la transicin de niveles requerida por ciclo (generalmente 5 nC para integrados que
manejan tensiones inferiores a 500 V)
Vf = cada de tensin sobre el diodo en directa.
Vls = cada de tensin sobre el MOSFET inferior.
VGSmin = diferencia de potencial mnima entre gate y source necesaria para encender el HMOS.
De acuerdo con la hoja de datos del MOSFET IR540 se tiene QG = 71 nC , VGSmin = 2 V y RDSON = 0, 44 .
Este ltimo dato permite calcular VlsM AX = IM AX RDSON = 10 A 0, 44 = 4, 4 V . Por otro lado, la hoja
de datos del IC IR2110s indica: IQBSM AX = 230 A, Qls 5 nC . Finalmente, para el diodo DBS se eligi
un diodo Schottky de conmutacin ultrarrpido MUR120, que tolera tensiones en inversa de hasta 200V y
cuya tensin de polarizacin en directa es Vf = 1 V .
Entonces para una frecuencia de conmutacin de 500 kHz se tiene:
230 A
2 71 nC + 500 kHz + 5 nC
CBS 2 32 nF
12 1 V 4,4 V 2 V
Dado que ste valor representa el mnimo necesario, las notas de aplicacin recomiendan utilizar un
valor al menos 15 veces mayor al hallado. Se utilizar entonces un capacitor de 1 F que cumple con los
requerimientos.
11.4.5. Dead time

Para asegurar que ambos transistores no estn encendidos simultneamente, se introduce un tiempo
muerto entre transiciones, en el cual ambos transistores estn apagados. Esto se logra haciendo que el
apagado de los MOSFETs sea abrupto y el encendido tome ms tiempo, de modo que cuando uno se est
encendiendo el otro ya se haya apagado prcticamente. Para realizar esta tarea se emplea una conguracin
como la destacada en la gura 36 para cada MOSFET de salida. El funcionamiento de este circuito es
sencillo: cuando el transistor se enciende la corriente circula por RG_ON. La presencia de este resistor en el
camino de la seal aumenta el tiempo de carga del capacitor de gate, logrando un encendido suave. Luego,
al producirse la descarga, la corriente circula por el diodo que presenta una resistencia dinmica mucho ms
pequea que la RG_ON, y por lo tanto el tiempo de descarga del capacitor es menor, lo que conduce a un
apagado ms abrupto.
Figura 36: Circuito empleado para controlar el dead time
Para la eleccin del diodo de la conguracin presentada se debe priorizar tanto la resistencia dinmica
que presente el mismo, como su rapidez y los picos de corriente que ste pueda soportar. Teniendo en cuenta
estos factores y, habiendo elegido los diodos MUR120 para el circuito de bootstrap, se utilizarn stos mismos
para el circuito de dead time.
pgina 32 de 85
Luego, la eleccin del resistor debe realizarse con cuidado, pues del RC que se forme entre RG_ON y
la capacidad del MOSFET depende que el transistor se encienda ms o menos lentamente. Si el encendido
de un transistor es tan rpido que se realiza previo al apagado del otro, entonces existe el riesgo de que
circule una corriente de shoot-through entre ambas alimentaciones que dae los dispositivos. Por otro lado,
si el encendido es demasiado lento se perder eciencia pues los transistores permanecern ms tiempo del
deseado en modo activo durante la transicin entre estados. Teniendo en cuenta que la tensin VGS mnima
para la cual se encienden los transistores elegidos (IRF540) es 2 V, se simul el encendido y apagado de los
MOS para distintos valores de resistencias y se adopt un valor que permitiera operar en una zona segura
aunque sin perder demasiada eciencia (aproximadamente 200 ).
11.4.6. Half Bridge y Full Bridge

Se analizaron dos topologas tpicas para esta etapa: Half-Bridge y Full-Bridge.
Half-Bridge: en esta conguracin se utilizan dos MOSFETs, donde cuando uno est encendido el otro
est apagado y viceversa. Cada uno de estos MOSFETs al encenderse conecta la carga a la tensin
positiva +Vrail o negativa Vrail . Este diseo es sencillo y requiere muy pocos componentes.
Figura 37: Conguracin Half-Bridge
Full-Bridge: en este caso, siempre dos de los cuatro Mosfets estn encendidos al mismo tiempo. Se
pueden tener tres estados posibles: positivo, negativo y neutro. Se tiene una tensin positiva sobre la
carga cuando Q1 y Q4 estn simultneamente encendidos; una tensin negativa cuando Q2 y Q3 estn
encendidos y la carga se pone a tierra cuando Q2 y Q4 estn al mismo tiempo encendidos. Es muy
importante que nunca estn encendidos al mismo tiempo Q1 y Q2, ya que las fuentes +Vrail y Vrail
estaran unidas por un camino de muy baja impedancia y se ocasionaran daos tanto al amplicador
como al parlante de salida.
Figura 38: Conguracin Full-Bridge
En la tabla 1 se muestra una comparacin entre las dos topologas.
11.4.7. Bus pumping

En la topologa Half-Bridge, sabiendo que el ujo de corriente sobre la carga es bidireccional, hay un
perodo donde el amplicador suministra energa a la fuente de alimentacin. La mayor parte de la energa
que uye de regreso a la fuente, es la almacenada en el inductor del ltro pasabajos de salida, como se
muestra en la gura:
pgina 33 de 85
Half-Bridge Full-Bridge
Tensin nominal 0,5 por 2 canales 1
Corriente nominal 1 2
MOSFET's 2 MOSFETs por canal 4 MOSFETs por canal
Gate Driver 1 Gate Driver por canal 2 Gate Drivers por canal
Distorsin de armnicos pares e No hay distorsin de armnicos
Linealidad
impares pares
DC Oset Necesita ajuste Puede cancelarse
Patrones de PWM 2 estados 3 estados pueden implementarse
Indispensable por el Bus-
Realimentacin Admite diseo a lazo abierto
pumping
Cuadro 1: Comparacin entre las topologas Half-bridge y Full-Bridge
(a) Bus pumping en Half Bridge (b) Efecto del bus pumping sobre la alimentacin
Figura 39: Bus Pumping y su efecto sobre la alimentacin
ste fenmeno no ocurre en Full-Bridge, debido a que la energa que es liberada por el ltro hacia la
fuente de alimentacin, es absorbida por el lado opuesto del puente como se observa en la siguiente gura:
Figura 40: Flujo de corriente en Full-Bridge
A pesar de que se requieren ms componentes, se decidi adoptar la topologa Full-Bridge debido a que,
con las mismas tensiones de alimentacin, se entrega hasta cuatro veces ms potencia que en el caso de
Half-Bridge y, adems, no presenta el fenmeno de Bus Pumping.
11.4.8. Filtro pasabajos

Para recuperar la seal de audio luego de la modulacin y su subsiguiente amplicacin, debe utilizarse
un ltro pasabajos para eliminar los componentes armnicos de la seal moduladora. A continuacin se
presentan las topologas posibles:
pgina 34 de 85
Figura 41: Topologas propuestas para el ltro de salida. a) Filtro simple, desbalanceado. b) y c) son las
alternativas comunmente empleadas. d) Filtro de cuarto orden, raramente utilizado.
El uso de una etapa de salida en puente completo requiere el diseo de un ltro de salida ms complejo. El
ltro de la gura a) representa la alternativa ms sencilla, que emplea el mnimo de inductores y capacitores
para cumplir su objetivo. Sin embargo, aunque este ltro atena la seal diferencial (lo que reduce la radiacin
magntica), no atena la seal de modo comn, que causa una EMI indeseada.
Lo ms comn es utilizar un ltro balanceado como los de la gura b) o c), puesto que el de la gura d)
representa un ltro de segundo orden cuya complejidad de implementacin es superior y que al agregar dos
inductores ms a la etapa de salida aumenta el tamao del circuito, que es una de las ventajas de la clase D.
Se implementar entonces un ltro Butterworth de segundo orden como el de la gura c).
Clculo de componentes En la gura 42 se muestra la topologa del ltro ms utilizada para Full-Bridge.
Figura 42: Filtro tradicionalmente usado
Al ser la salida del circuito diferencial, es ms cmodo analizar el ltro mediante el uso de hemi-circuitos.
As, en la gura 43 se observa el circuito equivalente que permite este anlisis.
Figura 43: Circuito equivalente para separacin en hemi-circuitos
De esta forma el ltro se reduce a un pasabajos LC, como se muestra en la gura 44.
pgina 35 de 85
Figura 44: Filtro LC resultante
La transferencia de este circuito resulta:
1
LC
H(s) = 1 1
s2 + RL C s + LC
1
o =
LC
p
Q = RL C/L
Volviendo al hemi-circuito para modo diferencial:
RL = RBT L /2
CBT L = C/2
LBT L = L
De acuerdo al factor de mrito Q, el ltro puede resultar sobreamortiguado, subamortiguado o crtica-
mente amortiguado. El sobreamortiguado puede producir la prdida de armnicos de alta frecuencia de la
seal de audio y el subamortiguado, que genera un pico en la respuesta en frecuencia, puede producir picos
de corriente que pueden daar al circuito. Se busca, idealmente, que el ltro sea crticamente amortiguado.

Es decir Q = 1/ 2. Sin embargo, permitir un pequeo pico puede reducir tanto el tamao como el costo de
los inductores.
Escogiendo luego la frecuencia de corte o apropiada, quedan determinados los valores de los componentes
a utilizar. Se debe tener en cuenta que a mayor frecuencia de corte mayor es la corriente de prdida de
conmutacin, y mientras menor sea, mayor es el tamao del inductor. Considerando este compromiso, la

frecuencia de corte recomendada para una carga de RBT L = 4 es de 31 kHz . Se obtiene as para Q = 1/ 2,
C = 1 F y L = 15 H .
11.5. Protecciones
11.5.1. Proteccin por sobrecarga a la salida
Si se reduce la impedancia de la carga por debajo de 4 , la corriente que circule por los transistores de
salida aumentar para mantener la cada de tensin constante sobre la carga. Esto implica una condicin de
sobrecorriente, no deseada para el circuito. Por este motivo, se agreg al diseo un circuito de proteccin
por sobrecarga o sobrecorriente (gura 45) que muestrea la corriente que circule por los MOSFETs y active
un TBJ cuando la misma supere el 10 % de la corriente mxima especicada para a carga de 4 . Cuando el
TBJ se encienda, circular por su colector una corriente IC , provocando una cada sobre R1 que disminuir
el potencial del colector hasta lograr un estado lgico alto que se copiar al pin de enable, inhabilitando el
funcionamiento del gate driver. Se coloc un diodo zener en paralelo a R1 para asegurar que una vez que
se alcance el nivel de tensin correspondiente al estado lgico alto para el driver, la tensin en el nodo no
contine aumentando por encima de lo permitido.
pgina 36 de 85
Figura 45: Circuito de proteccin por sobrecarga
Clculo de componentes A partir de la gura 45, se considera VEE = 20V , VDD = 20V , C1 = 0, 01F
y R1 = 22 k. Luego, para que el transistor est encendido debe ocurrir que VBE = 0, 7 V , con lo cual
VB = 19, 3 V . Pensando entonces que esta tensin est dada por el divisor resistivo entre R1 y R2 (se
desprecia la corriente que pueda ir hacia la base del transistor) se obtiene:
R2
(VB VDD ) = (VD VDD )
R1 + R2
Entonces la tensin de drain del MOSFET superior es:
R1 + R2
VD = (VB VDD ) + VDD
R2
R1 + R2
VD = (0, 7 V ) + 20 V (4)
R2
Considerando que la tensin lmite que pueda circular por los transistores de salida sea un 10 % superior
a ID IM AX = 11 A. Tomando R4 = 58 m, se tiene entonces
a mxima potencia (10 A), se tiene entonces
que la tensin VD VD = 20 V 11 A 68 m 19, 36 V . ste valor de resistencia para R4 se
est dada por:
eligi pequeo considerando que para los MOSFETs elegidos RDSON = 44 m.
Finalmente, si se elige R2 = 470 se obtiene a partir de la ecuacin 4 R3 = 5 k. R5 se agreg para
limitar la corriente de colector del transistor PNP.
11.5.2. Proteccin contra DC a la salida

La proteccin contra DC es implementada para proteger al parlante ante la presencia de tensin contnua
a la salida. Esta situacin ocurre cuando por algn motivo el circuito falla pero alguno de los MOSFETs
queda encendido por tiempo indenido. Esto puede ocasionar daos en el equipo ya sea porque se lleve
al parlante ms all de sus lmites mecnicos o porque se produzca una dispacin trmica excesiva en la
inductancia del parlante. Para ello se adicionar un circuito que implementar un ltro pasabajos de muy
9
baja frecuencia , para luego recticar la seal resultante con un puente completo y alimentar el circuito
de entrada de un emisor comn. Si bien es un emisor comn, el comn del mismo es la parte negativa del
puente. Finalmente se implementar un pequeo level shifter para que conmute entre Vee y Vdd, es decir,
los niveles digitales.
9 Aproximadamente 1 Hz.
pgina 37 de 85
Figura 46: Circuito de proteccin del parlante contra corriente continua.
Clculo de componentes Como se puede apreciar en la gura 46, cuando la diferencia de potencial sobre
R4 supere los 5 V el diodo Zener se podr considerar polarizado y el estado de salida estar en nivel alto.
Para que esto ocurra, debern circular 2 mA por el colector de Q2, dado a que si caen 5 V la corriente que
circula por el diodo Zener es la de la polarizacin y es despreciable con respecto a los 2 mA. Para poder
2
conseguir estos 2 mA se debe tener circulando en la base de Q1 aproximadamente
1 2 mA. Dado a la gran
dispersin de estos parmetros no tiene sentido realizar el calculo pero ronda el orden de los nA. Por lo que
apenas los diodos y la juntura base emisor de Q1 esten polarizados en directa el circuito ya se activar. Esto
suceder cunado haya una tensin de continua de aproximadamente 2V.
11.5.3. Red de Snubbercum

La funcin principal de una red de Snubber es absorber energa del componente inductivo del circuito
(inductores del ltro LC de salida e inductancias del parlante). Se implementa mediante un capacitor y un
resistor en serie, conectada entre el punto medio de los transistores de salida y comn. El propsito de esta
red RC es disipar la energa innecesaria, tal como los sobrepicos de tensin, que representan un riesgo para
el circuito.
Los sobrepicos de tensin son generados por los inductores cuando se les quiere forzar a un cambio de
corriente brusco. El problema se encuentra en que estos picos pueden en algunas ocaciones ser muy altos
y recaer sobre los MOSFETs de conmutacin. Estos dispositivos al estar en modo corte presentan una
impedancia muy alta que, multiplicada por la corriente que el inductor desea que siga pasando por l, da
lugar a grandes picos de tensin.
Si bien esta proteccin podra no ser necesaria debido al diodo conectado entre source y drain, que se
pone en directa cuando impone la corriente el inductor, se calcular de todos modos para evitar que la
respuesta tarda del diodo termine quemando el componente.
Clculo de componentes Para el clculo de la capacidad se suele utilizar generalmente el doble de la

capacidad de los transistores. En este caso segn el fabricante en el peor de los casos el IRF540N no supera
los 2 nF . Dado que la conguracin de la etapa de salida es full brige, se tiene entonces, desde el punto de
vista de la seal, la capacitancia de ambos transistores en paralelo, que se suman dando aproximadamente
4 nF en el peor de los casos. Por este motivo, se elegi el valor estandarizado de 10 nF para el capacitor.
Vmax 40V
Por otro lado,el resistor de Snubber se calcula como
Imax = 10A = 4 , el cual se aproximar al valor
comercial 3.3 . As, si circulan los 10 A mximos por la red, caeran en la misma 33 V.
Este circuito visto presentar a bajas frecuencias una impedancia muy alta, mientras que para frecuencias
muy altas su impedancia ser prcticamente la del resistor. Esto implica que habr un polo y luego un cero,
por lo que resulta importante saber dnde empiezan a actuar para saber si afectan al circuito ya diseado.
1
Calculando la frecuencia del polo, se obtiene que ste estar a
2RC 4,8 M Hz , que es una dcada por
encima de la frecuencia de trabajo, por lo que no va a afectar la modulacin.
11.5.4. Red de Zobel

Dado a que el parlante, en un modelo ms real del mismo, posee una inductancia asociada por ser una
bobina, la impedancia del mismo no es constante con la frecuencia y por lo tanto existir una potencia
reactiva en el mismo. Dicha potencia no es til dado a que lo unico que hace es ir y volver en el circuito,
pgina 38 de 85
haciendo que los MOSFETs disipen ms calor de lo que deberan disipar. Para ello se coloca una red de
Zobel en paralelo a la carga, haciendo que el sistema pase de tener un polo debido al inductor a tener dos
polos y dos ceros, que ajusten la respuesta en frecuencia para que la fase de la misma sea cero para todo el
espectro. En otras palabras, se busca que la impedancia que se vea hacia la carga sea puramente real.
Figura 47: Amplicador clase D con red de Zobel
Clculo de componentes Para el calculo de la Red de Zobel se utlizar el circuito de la gura 47 y como
primera hiptesis se tomar que RZ = 4 . Luego, se hallar la admitancia del dipolo:
1 1
YIN = + 1
sL + R R + sC
1 sC
YIN = +
sL + R sRC + 1
sRC + 1 + s2 LC + sCR
YIN =
(sL + R)(sRC + 1)
1 s2 LC + 2sCR + 1
YIN =
L
R s LC + s(RC + R )+1
1 s2 + 2s R
L + LC
1
YIN =

R s + s( R 1
L + RC ) +
1
LC
Suponiendo una entrada de tipo sinusoidal y reemplazando en la expresin anterior, se separar la parte
real de la imaginaria:
1 2 + 2j R 1
L + LC
YIN =

R + j( R 1
L + RC ) +
1
LC
Como puede verse, si las partes imaginarias de los polinomios tanto del denominador como del numerador
1
fuesen iguales la transferencia sera
R para todas las frecuencias independientemente de la frecuencia. Por
este motivo, se igualan las partes imaginarias de los mismos:
R R 1
2 = +
L L RC
L
C=
R2
El valor de L es deconocido pues est determinado por el parlante a utilizar. Por lo tanto, se estima un
valor de L de 30 nH , resultando as un capacitor de Zobel de 0,1 uF. Como se mencion anteriormente, el
resistor de Zobel ser de 4,7 .
12. Caracterizacin del diseo (simulaciones y ensayos)

A continuacin se presentan las simulaciones realizadas sobre cada bloque y luego la simulacin del
circuito nal.
pgina 39 de 85
(a) Preamplicador
(b) Modulador + Level shifter
Figura 48: Etapa preamplicadora y etapa de modulacin
pgina 40 de 85
Figura 49: Etapa de salida
pgina 41 de 85
12.1. Preamplicador
12.1.1. Filtro pasabanda
Se simul el ltro pasabanda diseado realizando un barrido en frecuencia del circuito de la gura 50.
Figura 50: Filtro pasabanda simulado en LTSpice
Los resultados presentados a continuacin arrojaron efectivamente una frecuencia de corte inferior del
orden de los 3 Hz y una frecuencia de corte superior del orden de los 70 kHz.
Figura 51: Respuesta en frecuencia del ltro pasabanda
12.1.2. Control de volumen

El circuito de control de volumen diseado se presenta en la gura 52. Se realiz un barrido en frecuencia
del mismo para los casos en que la ganancia sea mnima o mxima (aproximadamente unitaria).
Figura 52: Control de volumen simulado en LTSpice
pgina 42 de 85
A partir de la simulacin pudo comprobarse que, efectivamente, la mnima atenuacin de la seal corres-
ponde a -86 dB aproximadamente, lo cual garantiza un volumen nulo a la salida.
Figura 53: Control de volumen ajustado al mnimo
Cuando el potencimetro de control se coloca a mximo volumen, la ganancia es de aproximadamente

10 dB.
Figura 54: Control de volumen ajustado al mximo
12.1.3. Control de tonos

El control de tonos se realiza mediante el circuito de la gura 55. El potencimetro de la izquiera controla
los las frecuencias bajas (bass) y el de la izquierda las frecuencias altas (treble).
Figura 55: Control de tonos simulado en LTSpice
Se simul el control de tonos congurando los potencimetros a mximo o mnimo. En la gura 56 se

hizo mxima la ganancia para bajos y se dej la de altos unitaria y luego se maximiz slo la ganancia para
altos (gura 57). Tambin se simul el control para ambos potencimetros ubicados a la mitad, resultando
pgina 43 de 85
ganancia unitaria para todo el rango de frecuencias (gura 58). Finalmente, si simul la situacin en que
ambos controles estn al mximo (gura 59).
Figura 56: Simulacin del control de tonos. Ganancia mxima para graves.
Figura 57: Simulacin del control de tonos. Ganancia mxima para agudos.
Figura 58: Simulacin con ambos controles a mitad de posicin
Figura 59: Simulacin con ambos controles al mximo
12.2. Gate driver

A continuacin se presenta el IR2010, con todos sus componentes asociados, necesarios para que en cada
medio puente se pueda controlar a los MOSFETs.
pgina 44 de 85
Figura 60: Gate driver IR2010
Se simul el circuito para una seal cuadrada de entrada entre -15 V y -20 V, obtenindose a la salida
una cuadrada cuyos lmites estn determinados por las tensiones de alimentacin.
Figura 61: Tensiones en la entrada y en la salida del gate driver
pgina 45 de 85
12.3. Modulador Sigma Delta
Figura 62: Salida del modulador Sigma Delta para una entrada sinusoidal de 1KHz
Figura 63: Respuesta en frecuencia del modulador Sigma Delta para una entrada sinusoidal de 1KHz
12.4. Filtro Pasabajos

Se trata de simular la respuesta en frecuencia del ltro de salida, mostrado en la siguiente gura:
pgina 46 de 85
Figura 64: Respuesta en frecuencia del modulo del ltro pasabajos
Se observa una respuesta en frecuencia caracterstica de un pasabajos, con frecuencia de corte de 29.5
kHz
Figura 65: Respuesta en frecuencia de la fase del ltro pasabajos
13. Seleccin de los componentes y validacin del circuito

Mosfets de salida
Teniendo en cuenta los parmetros antes mencionados y la disponibilidad en el mercado local, se consideraron
dos modelos a utilizar: el Irf530 y el Irf540, que se diferencian en que ste ltimo posee el doble de Qg pero la
mitad de Rds(on) que el primero. Para seleccionar el Mosfet, se procedi a efectuar el clculo de las prdidas
de potencia en cada uno, cuyos resultados se muestran en el siguiente cuadro:
Pconmutacion [W ] Pconduccion [W ] Pgate [W ] PT OT AL [W ]

IRF530 0,148 4,5 0,026 4,67
IRF540 0,284 2,2 0,054 2,54
Cuadro 2: Prdidas de potencia en los Mosfets
pgina 47 de 85
Se pudo observar en este caso que el parmetro predominante en cuanto a prdida de potencia es Rds (ON ),
al ser ms signicativas las prdidas en conduccin. Debido a que el IRF540 produce menor prdida de
potencia al tener menor Rds (ON ), se seleccion este modelo por sobre el IRF530.
Resistencias
Para la eleccin de los resistores se tendr en cuenta la precisin de los mismos, buscando minimizar la
dispersin de valores. Por este motivo se considera que las resistencias de metal lm con tolerancia del 1 %
son las ms adecuadas para el diseo.
Capacitores
Existen tres alternativas principales en cuanto a la eleccin de capacitores, dependiendo el valor de capacidad
requerida:
1. Para capacitancias menores a 1 nF se utilizan capacitores cermicos, que adems de ser ms pequeos
son ms estables a altas frecuencias, el cual es un factor fundamental para el circuito diseado. Tambin
operan correctamente dentro de un amplio rango de temperaturas. Estos capacitores son accesibles y
de bajo costo, aunque no son recomendados para capacitancias mayores a 1 nF .
2. Para valores de capacidad mayores a 1 nF y menores a 1 F se emplean capacitores de polister, que
si bien son de mayor costo presentan mejor estabilidad.
3. Para capacitancias nayores a 1F debern utilizarse capacitores electrolticos. Su respuesta no es buena

para frecuencias del orden de los MHz, pues para estos valores presentan comportamiento inductivo.
Sin embargo, si se los emplea para el rango de frecuencias medias puede conectarseles un capacitor
cermico de menor valor en paralelo, para mejorar su respuesta en frecuencia.
Gate driver
Para el circuito controlador de compuerta se analizaron distintas alternativas, teniendo en cuenta su abi-
lidad a altas frecuencias, su costo y adems su disponibilidad en el mercado. La alternativa inicial fue la
implementacin del IC IR2110, utilizado para amplicadores clase D con modulacin PWM. Otras alterna-
tivas propuestas en notas de aplicacin fueron el IR20124s o el IR2011, que si bien operaban normalmente
a frecuencias altas no se consiguen en el mercado local. Finalmente, una alternativa al IR2011 es el IR2010,
que se consigue en el mercado. Sin embargo, por cuestiones de costos se decidi volver a la primera opcin
(IR2110) y utilizar este integrado en el diseo.
Amplicadores operacionales
Para implementar los amplicadores operacionales utilizados en el circuito preamplicador se utilizarn los
ICs LME49990 para la entrada balanceada de micrfono, debido a su bajo ruido y distorsin, y NE5532 para
el control de tonos y de volumen. Estos integrados son de bajo costo y adems operan dentro del rango de
frecuencias deseado.
Por otro lado, para el modulador se decidi utilizar opamps ultra rpidos, de manera de reducir los
retardos del lazo. Se eligi entonces el IC LM6172 de Texas Instruments, obtenido como muestra gratis.
Diodos
Para los diodos de Bootstrap se utilizarn los diodos Schottky ultrarpidos MUR120, que poseen una tensin
de ruptura inversa superior a la tensin de alimentacin de la etapa de salida y adems presentan buenas
caractersticas para su operacin en conmutacin a altas frecuencias. Lo mismo sucede con los diodos de
apagado de los MOSFETs, donde se utilizarn los modelos MUR140 que se obtienen fcilmente en el mercado,
son de bajo costo y adems operan correctamente dentro del rango de frecuencias deseado.
14. Especicacines alcanzadas

14.1. Eciencia
Para medir la eciencia se midi la potencia media en la carga y en las fuentes. Luego se hizo la relacin
entre ellas. Como seal de entrada se utiliz una sinusoidal de 1Vp @ 1KHz.
Los valores obtenidos son:
pgina 48 de 85
Potencia en la carga
Figura 66: Simulacin de la potencia disipada en la carga
Potencia en la fuente Vdd
Figura 67: Simulacin de la potencia entregada por la fuente Vdd
Potencia en la fuente Vee
Figura 68: Simulacin de la potencia entregada por la fuente Vee
PLOAD 133,18 W
La eciencia simulada es entonces: = PV DD +PV EE 100 % = 71,65 W +71,87 W 100 % = 92, 7 %
14.2. Potencia de salida nominal

Para medir la potencia nominal en la carga se midi la tensin en forma diferencial, obtenindose la
siguiente seal sinusoidal.
pgina 49 de 85
Figura 69: Tensin de salida en la carga
Puede apreciarse aqu, que para una seal de entrada de 1 Vp 1 kHz Sinusoidal, se obtiene a la salida un
seno de 34.2 V de amplitud. Entonces resulta:
V2
2
Vo2RM S (34,2 V )
PRM Ssalida = = o = 146,2 W
RL 2RL 8
14.3. SNR
Dado que no se encontr una forma directa de simular la relacin seal a ruido en LTSpice, se realiz
una aproximacin de la misma mediante el grco de la FFT. As, observando la diferencia entre piso de
ruido y el pico en 1 kHz de la gura 70, se estim la SNR.
Figura 70: SNR del amplicador obtenida a partir de la SNR de la salida
Se obtuvo una SNR de aproximadamente 60 dB, la cual es mucho menor a la esperada (100 dB). Esto
puede deberse al ruido introducido en la modulacin.
14.4. THD
La THD fue calculada con la carga de 4 para una determinada frecuencia.
pgina 50 de 85
Figura 71: THD
THD: 1.38 % @ 4 .
Seal de entrada: 750 mVp 1 kHz sinusoidal.
14.5. IMD
La IMD se obtuvo en LTspice. Para ello, se colocaron a la entrada dos fuentes de tensin en serie con
1 V de amplitud y frecuencias 19 kHz y 20 kHz, respectivamente. Luego, mediante el comando .four 19
kHz+20kHz V(out) se obtuvo lo siguiente:
Figura 72: IMD simulada en LTSpice
Donde se indica la distorsin armnica total se reere a la distorsin por intermodulacin, obtenindose
un valor superior al especicado (7,84 %>0,1 %).
14.6. Impedancia de entrada

Para calcular la impedancia de entrada se simul el circuito colocando entre el generador de tensin y la
entrada del amplicador una resistencia de 56 k . As, midiendo la tensin en ambos extremos de la misma
se tienen los datos necesarios para calcular el divisor de tensin entre la resistencia colocada y la resistencia
de entrada del amplicador:
pgina 51 de 85
Figura 73: Esquema empleado para el clculo de la resistencia de entrada del circuito
Siendo,

Rin
Vinampli = Vgen
Rin + Rx
Vinampli
Vgen Rx
= Rin = Vin
1 Vampli
gen
Las seales observadas fueron:
Figura 74: Seal entregada por el generador (rojo) y seal de entrada al amplicador (azul)
De esta manera, con Vgen = 1 V y Vinampli 0,72 V se obtuvo:
0,72 V
1V 56 k
Rin = 0,72 V
144 k
1 1V
El valor resultante es mayor al especicado (50 k ) , con lo cual se cumple el requisito propuesto.
14.7. Factor de damping

Se midi la tensin en la carga para una entrada senoidal de 1 V de amplitud a 1 kHz, luego se midi la

Vocon carga
tensin de salida a circuito abierto. Mediante la relacin
Vosin carga 1 , se obtuvo una impedancia
Zo =
de salida de aproximadamente 0,76 . Finalmente, siendo FD = RZo , para una carga de 4 se obtuvo un
L
factor de damping de 5.26.
pgina 52 de 85
14.8. Sensibilidad
La sensibilidad alcanzada es de aproximadamente 1,28 Vp , que es el mximo de amplitud admitida a la
entrada sin que la salida distorsione.
pgina 53 de 85
Parte III
Integracin
15. Requerimientos Elctricos, Mecnicos y Trmicos
Los requisitos a cumplir estn especicados en las publicaciones de IEC(Comit Electrotcnico Interna-
cional) e IRAM(Instituto Argentino de Normalizacin)
10 .
El amplicador de audio clase D bajo desarrollo, se encuadra dentro de la categora de Aparatos elec-
trnicos de audio para uso domstico, para la cual la referencia normativa es la IRAM 4029 (basada en la
IEC 60065), que establece que el aparato debe disearse y fabricarse de forma tal que no presente peligro
para las personas o entorno cuando se usa para su propsito previsto, ya sea en condiciones normales de
funcionamiento o en condiciones de falla. proporcionando proteccin contra:
- Corrientes peligrosas que pasan a travs del cuerpo humano (descargas elctricas).
- Temperaturas excesivas: Durante el uso previsto, ninguna pieza deber alcanzar una temperatura ex-
cesiva. Esto puede vericarse mediante la medicin del aumento de la temperatura cuando se ha alcanzado
un estado estacionario
11 .
- Radiaciones peligrosas.
- Efectos de implosin y explosin.
- Inestabilidad mecnica.
- Lesiones producidas por piezas mecnicas.
- Inicio y propagacin de fuego.
Es por esto que la norma describe los siguientes ensayos del tipo de seguridad:
Radiaciones peligrosas.
Calentamiento bajo condiciones normales de operacin.
Requisitos de aislamiento.
Condiciones de falla
Resistencia mecnica
Lneas de fuga y distancias en el aire.
Componentes.
Terminales
Cordones exibles externos.
Conexiones elctricas y jaciones mecnicas.
Estabilidad y peligro mecnico
Resistencia al fuego.
15.1. Compatibilidad electromagntica

A continuacin se listan las normas bsicas referidas al tema de emisin, susceptibilidad o inmunidad
electromagntica:
IEC 61000-4-2: para Inmunidad a Descargas Electrostticas directas e indirectas, por aire por con-
tacto.
IEC 61000-4-3: para Inmunidad a Campos Radiados de Alta Frecuencia (la ltima versin de esta
norma llega hasta 2,5 GHz ).
IEC 61000-4-4: para Inmunidad a Transitorios Rpidos Elctricos en rfagas en lneas de alimentacin
y acoplados capacitivamente a lneas de datos y de comunicacin y control.
10 algunas normas IRAM son equivalentes a las IEC, mientras que otras estn basadas en normas IEC y tambin IRAM posee
normas que son desarrollos propios.
11 Generalmente se asume que se alcanza un estado estacionario luego de 4 horas de funcionamiento.
pgina 54 de 85
IEC 61000-4-5: para Inmunidad a Onda de Choque de Tensin de 1,2/50 us.
IEC 61000-4-6: para Inmunidad a perturbaciones conducidas inducidas por campos radiados.
IEC 61000-4-8: para Inmunidad a Campos Magnticos Inducidos de 50 Hz.
IEC 61000-4-11: para Inmunidad a interrupciones breves ( microcortes ) y a pozos de tensin en la

lnea de alimentacin.
IEC 61000-3-2: Lmites para las emisiones de corriente armnica en equipos con corriente de entrada
16 A por fase
IEC 61000-3-3: Lmites de variaciones de tensin, uctuaciones y icker en equipos con corriente de
entrada 16 A por fase
15.2. Requerimientos mecnicos

El aparato debe tener suciente resistencia mecnica y estar construido de manera que soporte las ma-
nipulaciones que se pueden esperar durante su traslado, instalacin y uso.
Segn las recomendaciones de IEC 60065, deben realizarse las siguientes pruebas, luego de las cuales no
debera producirse dao sobre el equipo:
De golpe
De vibracin
12
De cada
De impacto
De esfuerzo mecnico
16. Diseo de los circuitos impresos

16.1. Criterios de diseo
16.1.1. Distribucin de componentes
Para el diseo del circuito impreso se opt por el diseo de un PCB bicapa, dada la complejidad del
circuito y el nmero elevado de componentes. Esta estrategia permite minimizar el tamao del impreso, al
mismo tiempo que se evita el cruce entre pistas y adems se deja espacio para engrosar las pistas de la etapa
de salida.
En cuanto a la distribucin de los componentes en el circuito, se tom como referencia la nota de aplicacin
?
de IRF [ ], en el que se coloca al disipador en medio de la placa, dividiendo as los mdulos de alta potencia
del amplicador (ltro de salida, capacitores de desacople ) del resto (preamplicador, modulador, gate
driver). En lneas generales, se agruparon los componentes relacionados, para que de esta manera las pistas
que los unen sean lo ms cortas posibles. Se colocaron jumpers que conectaran los distintos mdulos, de
manera que stos pudieran desacoplarse para probar el circuito por etapas. Adems, se eligieron puntos de
prueba de forma tal de facilitar las mediciones sobre el circuito y encontrar posibles fallas.
16.1.2. Trazado de las pistas de alimentacin y masa

El impreso estar provisto de dos conectores que lleven alimentacin al circuito, ubicados en dos sectores
de la placa. El primer conector ser el responsable de alimentar tanto el preamplicador como el modulador,
utilizando los reguladores necesarios para proveer las tensiones de alimentacin de ambas etapas (15 V, +
5 V). Luego, el segundo conector con 20 V y GND se ubica lo ms prximo posible a los transistores de
salida, siendo ste el responsable de alimentar la etapa de potencia.
12
los aparatos destinados a ser usados para la amplicacin de audio, deben ser sometidos a las pruebas de vibracin
sinusoidales sobre un rango de frecuencias dado, especicadas en la publicacin IEC 60068-2-6.
pgina 55 de 85
Otro criterio que se sigui es la separacin de las masas de los principales mdulos (preamplicador,
modulador, salida), que luego se unen en la masa general del circuito (una correspondiente al primer conector
y otra correspondiente al segundo), as como el ruteo independiente de las alimentaciones dentro de cada
mdulo.
16.1.3. Trazado de las pistas de seal

Se procur que las pistas de seal sean lo ms cortas posibles para evitar que las impedancias y efectos
parsitos inuyan sobre el circuito impreso. Adems, se procur no rutear con ngulos rectos, buscando evitar
la formacin de posibles antenas. En particular en la etapa de salida, se ensancharon las pistas teniendo en
cuenta que circula seal de alta potencia. Se prest especial atencin a minizar la longitud de las pistas entre
los gate drivers y mosfets, y entre stos ltimos y el ltro de salida.
El grosor de las pistas se eligi en funcin de la corriente que se espera que circule por ellas.
16.2. Denicin de mdulos y gua de localizacin de los componentes

A continuacin se presenta la serigrafa del circuito, donde se denen los mdulos del equipo de acuerdo
con los bloques principales del mismo: alimentacin, preamplicador, modulador y etapa de salida.
pgina 56 de 85
Figura 75: Denicin de mdulos y ubicacin de componentes
16.3. Circuito impreso

Como se mencion anteriormente, se dise un circuito bicapa. La gura 76 corresponde a las pistas de
la capa superior y la gura 77 corresponde a las pistas de la capa inferior.
pgina 57 de 85
Figura 76: PCB capa superior
pgina 58 de 85
Figura 77: PCB: capa inferior
17. Diagrama de conexionado

En la gura 78 se presenta el diagrama de conexionado entre las entradas y salidas del PCB principal,
con sus respectivos conectores.
pgina 59 de 85
Figura 78: Diagrama de conexionado
18. Dimensionamiento del conexionado

En el PCB presentado en la seccin anterior, puede apreciarse que tanto las conexiones de audio de
entrada y de salida, as como las de alimentacin y ventilacin no se realizan en forma directa a la placa
mediante sus respectivos conectores, sino que lo hacen por medio de cables que se conectan a borneras o pines.
Esto permite que la placa tenga una mayor independencia del gabinete a utilizar, adems de la comodidad
de conexionado.
Para la entrada de audio o micrfono, as como la llave selectora de entrada se utilizar un cable mallado
con la masa del circuito conectada a la malla de los mismos. Este tipo de cableado es importante puesto que
al trabajar con seales de pequea amplitud es necesario inmunizarlas contra el ruido o interferencia que
pudiese ocasionar el PCB, principalmente para la entrada de lnea y el interruptor, donde las seales que
circulan son desbalanceadas.
Por otro lado, para la fuente de alimentacin y el cable de salida se seguir el AWG (American Wire
Gauge), que proporciona una referencia de la seccin mnima de cable necesaria de acuerdo a la corriente
que circule por los mismos. En este caso para una corriente mxima de 10 A corresponde el uso de cables
con AWG>11, lo que equivale a una mnima de 5,26 mm2 .
Finalmente, los cables de entrada y salida de audio soldados por un extremo a la placa o conectados
mediante borneras se soldarn en su otro extremo a sus conectores correspondientes:
(a) Conector Jack 6.3 mm para(b) Conector XLR para entrada(c) Conector Spring para
entrada de audio de micrfono la salida de audio
Figura 79: Conectores de entrada y salida de audio
pgina 60 de 85
19. Dimensionamiento y forma de la estructura del gabinete

Para el gabinete se utilizar una estructura metlica como la de la gura 80. El tamao de la placa es,
en principio, de 13 cm x 17 cm, con lo cual las dimensin del gabinete debera ser en principio mayor a la
misma (al menos 5 cm ms de largo y de ancho, para facilitar el conexionado externo). Por otro lado, el alto
est relacionado con la altura mxima de los componentes (disipador, inductores, capacitores de la fuente)
, considerando que la placa se encuentra montada con cierta altura sobre el gabinete. Una altura promedio
es de 10 cm de alto.
Todos estos requerimientos se tomarn en cuenta como parmetros mnimos a cumplir al seleccionar un
gabinete entre los disponibles comercialmente o, en su defecto, al momento de contruir uno.
(a) Vista frontal del gabinete (b) Vista trasera del gabinete
Figura 80: Estructura del gabinete
Puede apreciarse que en la parte delantera del gabinete se ubican los conectores de entrada de audio y
de micrfono, as como el switch selector de entradas y las perillas correspondientes al control de volumen y
de tonos. Por otro lado, en la parte lateral se ubicar la ventilacin y en la parte trasera los conectores de
salida de audio y de entrada de alimentacin.
20. Dimensionamiento y posicin de los puntos de jacin

La placa se jar a la base del gabinete mediante separadores de plstico colocados en los agujeros de
diseo y sujetos al chsis, tal como se indica en la gura 81. Deber tenerse en cuenta en este punto el peso
de los disipadores, buscando que los MOSFETs no se vean sometidos a tal fuerza que podra daarlos. Una
opcin para evitar correr ese riesgo es colocar sobre el gabinete un soporte para el disipador, que lo je al
mismo sin necesidad de forzar a los transistores de salida. Otra opcin sera colocar un soporte metlico que
sostenga tanto a la placa como al disipador, evitando hacer conexiones auxiliares en la base del gabinete.
Figura 81: Puntos de jacin - Opcin I
pgina 61 de 85
21. Diseo de los mecanismos de disipacin

Para la disipacin de los componentes de potencia se utilizar un disipador metlico, que se colocar
dentro del gabinete. ste se utilizar para disipar la temperatura generada por los cuatro MOSFETs, es
decir que disipar la potencia que los mismos pierden. En caso que, conectado el disipador, la temperatura
se eleve ms de lo esperado se deber extrarlo del gabinete o en su defecto mejorar la disipacin por medio
de una conveccin forzada.
Para poder calcular el disipador a utilizar, se har una analoga entre el modelo trmico y un modelo
elctrico asociado al mismo. La tensin representar la temperatura, la corriente ser la potencia calrica y
la resistencia elctrica ser la resistencia trmica de los componentes. As, el modelo del disipador se puede
representar como el circuito de la gura:
Figura 82: Modelo elctrico del disipador
Dado a que los los Drains de los MOSFETs estn a distintos potenciales entre s, y a su vez estn
conectados con el chasis metlico del TO-220, los mismos transistores no pueden montarse sobre el mismo
C
disipador sin ser aislados entre s. Por este motivo, la resistencia de 1,2 W es debida a la mica aislante
empleada
13 .
C
Por otro lado la resistencia entre la juntura y la carcasa es proporcionada por el fabricante y es de 1,15 W .
La potencia total a disipar por cada Mosfet se calcula de la siguiente forma:
PT OT AL = Pconmutacion + Pconduccion + Pgate
En conmutacin, el capacitor de salida del mosfet se carga y descarga a la frecuencia de conmutacin

fSW = 500 kHz , con una consecuente prdida de potencia, que se calcula como:

Pconmutacion = Coss V DD2 fsw donde Coss es la capacitancia de salida
Por otro lado, cuando el transistor est encendido(en conduccin), se disipa potencia, dada por:
RDS (ON )
Pconduccion = RL Psalida
Por ltimo, se considera tambin la prdida de potencia en el gate:
Pgate = 2Qg Vgs fsw donde Qg es la carga total en el gate
A continuacin se muestra la potencia consumida por el IRF540:
13 Sin disipador, es decir, simplemente con la grasa siliconada correspondiente se estima aproximadamente segn el fabricante
C
0,6 W
pgina 62 de 85
Pconmutacion [W ] Pconduccion [W ] Pgate [W ] PT OT AL [W ]

IRF540 0,284 2,2 0,054 2,54
Cuadro 3: Prdida de potencia del IRF540
Luego, para una potencia de 2.54 W la temperatura de juntura es de aproximadamente 65 C 14 , con una
resistencia entre chasis y ambiente de 3 WC .

De esta manera, la resistencia termica del disipador elegido debe

ser esa misma.

La temperatura mxima de juntura segn el fabricante es de 175 C por lo que no hay necesidad de montar

el disipador fuera del chasis, pues si se supone una temperatura de operacin de aproximadamente 50 C en
el interior del gabinete, sta se elevara como mximo a 90 C . As, la temperatura de juntura de operacin
resultara mucho menor
15 que el valor mximo de la misma.
Medicin de refrigeracin forzada Para la dispacin de los transistores se decidi utilizar un disipa-
C
dor que tiene una resistencia trmica de 7W . Consecuentemente, para evitar el sobrecalentamiento de los
componentes se opt por la convexin forzada. Esto quiere decir que se montar un ventilador junto con el
disipador para que, mediante el ujo continuo de aire, baje la temperatura. Se colocarn 2 rejas para que
circule el aire alineadas con el disipador y el ujo del aire.

Se realiz un banco de pruebas son el disipador en donde se disiparon 10 W con una temperatura ambiente

de 15 C, para luego medir la temperatura del disipador con una termocupla sin ventilador y con ventilador.
Sin ventilador se logr, luego de alcanzar un estado estacionario 85 C, lo cual era algo esperado pues la

resistencia trmica es casi el doble de la calculada. Sin embargo, luego de montar el ventilador, se logr bajar
la temperatura a 62 C aproximadamente.
22. Detalles de ensamblado y montaje

Se pueden enumerar los siguientes pasos para la realizacin del montaje:
Seleccin de todos los componentes para su montaje.
Empezar con las resistencias de menor a mayor potencia, y tambin colocar los potencimetros.
Montaje de los capacitores, empezando por los cermicos, polister, pasando a los electrolticos ms
pequeos y nalizando por los ms grandes
Montaje de los semiconductores:diodos y transistores, en la placa de circuito impreso.
Interconexin de los mdulos con sus respectivos cables.
Interconexin de los dispositivos de entrada y salida (volumen, interruptores etc), proteccin y seali-
zacin en el gabinete.
Ensamblado y conexionado de todos los elementos y dispositivos del equipo. Ajuste y vericacin
general del equipo.
23. Diagramas esquemticos

A continuacin se presenta el circuito esquemtico nal del amplicador de audio clase D diseado:
14 Suponiendo que la temperatura ambiente es de 25C.

15 Menos de la mitad.
pgina 63 de 85
Figura 83: Esquemtico parte I: Preamplicador y alimentacin
pgina 64 de 85
Figura 84: Esquemtico parte II: modulador
pgina 65 de 85
Figura 85: Esquemtico parte III: etapa de salida
pgina 66 de 85
24. Listado de partes y proveedores

Proveedor Componente Designacin Cantidad Precio unitario Precio total
Microelectrnica Bornera 3 terminales MIC, SWITCH 2 3.02 6.04
SyC Bornera 3 terminales 10 A ALIM, ALIM1 2 10.30 20.60
Microelectrnica Bornera 2 terminales AUDIO 1 2.00 2.00
Texas instr. LME49990 - Op. Amps. IC_1, IC_2, IC_3 3 S/C 0.00
Texas instr. LM6172 - Op. Amps. IC_4, IC_5, IC_6 3 S/C 0.00
Microelectrnica LM311 - Voltage comp. U10 1 5.47 5.47
Microelectrnica 74LS175 - Flip Flop D IC_8 1 5.54 5.54
G.M. Electrnica Oscilador 1 MHz IC_9 1 80.00 80.00
Microelectrnica IR2110 - Gate driver IC_10, IC_11 2 45,00 90.00
Microelectrnica IRF540 - NMOSFET Q1, Q2, Q3, Q4 4 9.64 38.56
Microelectrnica 2N3906 - TBJ PNP T1, T2 2 1.49 2.98
Microelectrnica MPSA42 - TBJ NPN T5 1 0,99 0.99
Microelectrnica MPSA92 - TBJ NPN T3, T4 2 0,99 1.98
G.M. Electrnica MUR120RL - Diodo Schottky D5, D6 2 4.45 9.90
Microelectrnica MUR140RL - Diodo Schottky D1, D2, D3, D4, 4 4.45 17.80
Microelectrnica Diodo 1N4148 D8, D9, D10, D11 4 0.16 0.64
Microelectrnica Diodo Zener 5V 1N751 D7, D12 2 0.49 0.98
SyC Tira de pines hembra 2 24.92 40.00
Microelectrnica Potencimetro lineal R3, R4, R5 3 10.00 30.00
Microelectrnica Resistencia metallm, 0.47 1W R34, R35, R45, R46, R47, R48, R49,R67 8 0.57 4.56
Microelectrnica Resistencia carbn 1/2 W , 4.7 R54, R60, R61 3 0.75 2.25
Microelectrnica Resistencia metallm 1 % , 10 R24, R25, R26, R27 4 0.25 1.00
Microelectrnica Resistencia metallm 1 % , 82 R43 1 0.25 0.25
Microelectrnica Resistencia metallm 1 % , 100 R11, R42 2 0.25 0.50
Microelectrnica Resistencia metallm 1 % , 120 R40 1 0.25 0.25
Microelectrnica Resistencia metallm 1 % , 220 R24, R25, R26, R27 4 0.25 1.00
Microelectrnica Resistencia metallm 1 % , 390 R62, R63 2 0.25 0.50
Microelectrnica Resistencia metallm 1 % , 470 R44, R50, R51, R65, R66 5 0.25 1.25
Microelectrnica Resistencia metallm 1 % , 1 k R7, R15, R16, R52, R59 5 0.25 1.25
Microelectrnica Resistencia metallm 1 % , 1.8 k R9, R12 2 0.25 0.50
Microelectrnica Resistencia metallm 1 % , 2.2 k R18, R19, R20, R21 4 0.25 1.00
Microelectrnica Resistencia metallm 1 % , 3.3 k R8 1 0.25 0.25
Microelectrnica Resistencia metallm 1 % , 10 k R41, R57, R58 3 0.25 0.75
Microelectrnica Resistencia metallm 1 % , 22 k R6, R10, R13, R53 4 0.25 1.00
Microelectrnica Resistencia metallm 1 % , 33 k R28, R30 2 0.25 0.50
Microelectrnica Resistencia metallm 1 % , 47 k R29, R31, R37, R33, R38 5 0.25 1.25
Microelectrnica Resistencia metallm 1 % , 100 k R22, R23, R55, R56 4 0.25 1.00
Figura 86: Listado de partes y proveedores
pgina 67 de 85
Microelectrnica Capacitor electroltico, 1 F 50V C1 1 0.38 0.38

Microelectrnica Capacitor electroltico, 1 F 100V C10, C11 2 0.68 1.36
Microelectrnica Capacitor electroltico, 10 F 100V C23 1 0.68 0.68
Microelectrnica Capacitor electroltico, 22 F 63V C4, C12, C13, C37, C38 5 0.64 3.2
Microelectrnica Capacitor electroltico, 47 F 50V C3, C6 2 0.82 1.64
Microelectrnica Capacitor electroltico, 100 F 50V C26, C27, C30, C31, C41, C42 6 1.85 11.10
Microelectrnica Capacitor electroltico, 1000 F 50V C33, C34, C35, C36 4 6.66 33.68
Microelectrnica Capacitor cermico 22 pF C9 1 0.30 0.30
Microelectrnica Capacitor cermico 33 pF C2, C5 2 0.27 0.54
Microelectrnica Capacitor de polister 10 nF C8, C18 2 0.36 0.72
Microelectrnica Capacitor de polister 100 nF C7, C16, C32, C24, C25, C28, C29, C43, C44 9 1.11 9.99
Microelectrnica Capacitor de polister 220 nF C20, C21 2 1.45 2.90
Microelectrnica Capacitor de polister 1 F C19 1 2.36 2.36
Texas instruments LM385-Regulador ajustable REG1 1 S/C S/C
Microelectrnica LM7915- Regulador -15 V IC_14 1 5.77 5.77
Microelectrnica LM7815- Regulador 15 V IC_13 1 5.77 5.77
Microelectrnica LM7805- Regulador 5V IC_12 1 5.77 5.77
Microelectrnica Placa virgen doble faz epoxy 30x30 1 164.16 164.16
Microelectrnica Percloruro frrico 1 18.70 18.70
SyC Tornillos y tuercas plsticas 8 2.00 16.00
Microelectrnica Pines torneados 9 0.5 4.50
Figura 87: Listado de partes y proovedores (cont.)
La suma de total arroja un costo aproximado de $668.54 en componentes inicialmente, aunque a esta cifra
se le debe sumar el costo de realizar una segunda placa, adems de las prdidas sufridas por componentes
quemados durante la etapa de optimizacin del modelo.
25. Pruebas funcionales y ambientales

Entre las pruebas funcionales a realizar sobre el circuito impreso se pueden incluir:
Vericacin de ausencia de cortocircuitos
Vericacin de continuidad de las pistas
Vericacin del funcionamiento del amplicador, mediante la visualizacin de la forma de onda a la

salida.
Para la determinacin de las pruebas ambientales, se toma como referencia a la norma IRAM 4200, basada
en la IEC 60068, que describe mtodos bsicos para los ensayos ambientales climatolgicos y de durabilidad
para equipos y componentes electrnicos. Adems se toman como referencia a las normas:
IRAM 4201(IEC 68-2-1) - Mtodo de ensayo A: fro.
IRAM 4202(IEC 68-2-2) - Mtodo de ensayo B: calor.
IRAM 4203(IEC 68-2-3) - Mtodo de ensayo C: calor hmedo prolongado (hasta 24 horas).
pgina 68 de 85
Parte IV
Mediciones
25.1. Prototipo nalizado
A continuacin se presentan imgenes del amplicador diseado e implementado, sobre el cual se reali-
zaron las distintas mediciones.
Figura 88: Amplicador clase D sigma - delta. Vista frontal.
Figura 89: Amplicador de audio clase D sigma-delta
pgina 69 de 85
25.2. Instrumentos empleados

Para realizar las mediciones se utilizaron distintos instrumentos de laboratorio, que se enumeran a con-
tinuacin.
25.2.1. Generador de funciones ATTEN-ATF20D+

Es un generador de funciones con ms de 32 tipos de formas de onda y un ancho de banda de 20 MHz.
Tiene la posibilidad de obtener una salida TTL con el disparo de la seal que se utiliz en el osciloscopio.
Este instrumento se emple para generar la seal de entrada al amplicador en todas las mediciones.
Figure 90: Generador de funciones Gratten ATF-200
25.2.2. Fuentes de alimentacin MCP M10-SP3010L

Para hacer la fuente partida de +20V/-20V y alimentar al PCB para cada una de las mediciones, se
emplearon dos de estas fuentes. Cada una puede entregar hasta 30 V de tensin continua con una corriente
de hasta 10 A.
Figure 91: Fuente de alimentacin MCP M10-SP3010L
25.2.3. Osciloscopio digital RIGOL DS1204B

ste es un osciloscopio digital de 4 canales que se utiliz para el clculo de la potencia mxima de salida,
la impedancia de entrada, sensibilidad y ancho de banda.
pgina 70 de 85
Presenta un ancho de banda de 200 MHz y una frecuencia de sampling de 2GSa/s, adems de interfaz
USB para la obtencin de los datos medidos. Entre sus funciones son de gran utilidad la adicin, resta, FFT
e inversin de seales.
Figure 92: Osciloscopio digital Rigol DS1204B
25.2.4. Multmetro digital Chekman TK-4002

Este multmetro se utiliz en las mediciones de eciencia y factor de damping. Presenta las siguientes
caractersticas:
3
Es un multmetro de 3
4 dgitos.
Voltmetro: 400 mV /4 V (0.5% 1DGT ), 40 V /400 V (0.5% 3DGT ).
hmetro:400 , 4 k, 40 k(0.8% 6DGT ).

Ampermetro: 40 mA/400 mA(1.5% 2DGT ), 10 A(2% 5DGT ).
Figure 93: Multmetro digital Chekman TK-4002
pgina 71 de 85
25.3. Procedimientos y resultados

25.3.1. Potencia mxima de salida
En la gura 95 se muestra el banco de medicin empleado para obtener la potencia RMS de salida.
Figura 94: Banco de mediciones para el clculo de la potencia de salida
Se aplic a la entrada una seal senoidal de 1 kHz con el generador de funciones, variando su amplitud
desde 100 mV hasta alcanzar la mayor amplitud sobre la carga, sin que se produzca recorte. A partir de
la lectura de la seal de salida mediante el osciloscopio se calcul la potencia RMS mediante la siguiente
relacin:
Vo2rms
PRM Ssalida =
RL
Vo2
PRM Ssalida =
2RL
Midiendo previamente el valor de la carga proporcionada por la facultad, se obtuvo RL 4, 6 . Luego,
se realizaron las mediciones con el osciloscopio, obtenindose el siguiente resultado:
pgina 72 de 85
Figura 95: Potencia mxima de salida
Se puede apreciar que el pico de la salida, siendo 10V/div la escala vertical, es de aproximadamente 36 V
de pico mximo con una carga de 4,6 . Con estos datos se calcul entonces la potencia media, suponiendo
que la seal de salida es una seal senoidal.
PRM Ssalida =
VP =
(36 V )
2
141 W
2 RL 2 4, 6
La potencia obtenida es de aproximadamente 141 W.
25.3.2. Eciencia
Para calcular la eciencia se proceder a calcular la potencia en la carga como se mostr en la seccin
4.1. Se medir la potencia entregada por la fuente para luego calcular la relacin entre ellas, es decir, la
eciencia del amplicador.
PRM Ssalida
=
Pf uente
En la siguiente gura se presentan los valores de tensin y corriente entregados por cada fuente de
alimentacin de laboratorio:
pgina 73 de 85
Figura 96: Corriente y tensin entregadas por las fuentes de alimentacin
La potencia total entregada por ambas fuentes de alimentacin puede calcularse como:
Pf uente = Pf uente+ + Pf uente = Vf + If + + Vf If
Puede apreciarse en la gura 96 que ambas fuentes de alimentacin entregan la misma corriente If + =
If = If = 3, 86 A y la misma tensin Vf + = Vf = Vf = 20 V , con lo cual la potencia entregada por las
fuentes resulta:
Pf uente = 2 Vf If = 2 20 V 3, 86 A = 154, 4 W
Con este valor, y el obtenido en la seccin anterior para la potencia mxima sobre la carga se obtiene la
eciencia del circuito.
PRM Ssalida 141 W

= = 89 %
Pf uente 158, 4 W
25.3.3. Sensibilidad
Para determinar la sensibilidad del amplicador, se midi con uno de los canales del osciloscopio la
amplitud de la seal de entrada para la cual la potencia entregada a la carga es mxima. En la gura 97
puede observarse que la seal de entrada presenta una amplitud de aproximadamente 1,3 V cuando la salida
alzanza los 36 Vp . La sensibilidad del amplicador es entonces 1,3 V.
pgina 74 de 85
Figura 97: Sensibilidad. Seal de entrada (amarillo) y seal de salida (azul)
25.3.4. SNR
En la medicin de la SNR se utiliz el programa Spectra Plus. As, por medio de la placa de sonido
de una computadora se ingresa al amplicador con una seal senoidal estndar de 1 kHz 1 Vp, para luego
conectar la salida del bloque medido con la entrada de lnea de la misma computadora. El software luego
de reconocer la seal ingresada permite gracarla tanto en el tiempo como en el dominio de la frecuencia,
pudiendo obtener su FFT, y adems despliega en pantalla los parmetros que se desean conocer (SNR, THD,
IMD).
Se obtuvo una SNR de aproximadamente 60 dB, la cual es mucho menor a la esperada (100 dB). Esto
puede deberse al ruido introducido en la modulacin.
Modulador
En la gura 98 se presenta el banco de mediciones empleado para medir la SNR y THD del bloque modu-
lador. Puede apreciarse que en este caso, adems del esquema propuesto anteriormente, debi implementarse
un circuito que permitiera demodular la seal de salida del sigma delta. Para esto, se dise el circuito de
la gura 99, que es un ltro pasabajos de Chebyshev de segundo orden con frecuencia de corte en 31 kHz
aproximadamente. Mediante esta topologa se pudo recuperar la seal senoidal a la salida del modulador
para ingresarla a la PC.
pgina 75 de 85
Figura 98: Banco de mediciones para la SNR y THD del modulador
Figura 99: Filtro pasabajos empleado para medir la SNR del modulador
A continuacin se presentan los resultados obtenidos mediante el software.
pgina 76 de 85
Figura 100: SNR y THD del modulador
Como puede observarse, el programa indica que el modulador presenta una SNR de 42,16 dB. Sin embargo,
debe considerse que el mtodo empleado por el software para hacer la medicin consiste en integrar la
densidad espectral de ruido en un rango de frecuencias que llega hasta los 24 kHz, siendo la frecuencia
superior especicada para el amplicador 20 kHz. Por este motivo, si se hace una aproximacin de la SNR
observando la diferencia en dB del pico en 1 kHz (aproximadamente 0 dB) y el piso de ruido (-60 dB aprox.),
se tiene una SNR de 60 dB para el modulador. Este valor se corresponde con el esperado para el sigma delta
de segundo orden.
Bloque amplicador
La medicin de la SNR del amplicador supone dos inconvenientes pues al tratarse de una topologa
full-bridge la seal de salida se toma en forma diferencial sobre la carga, y adems esta seal tiene una
amplitud mucho mayor a la admitida por la placa de sonido de la computadora (aproximadamente 1 V). Por
este motivo, se decidi implementar un restador atenuador como parte del banco de medicin (gura 101)
para poder ingresar la seal de salida a la PC, donde nalmente el programa se encarg de analizar la SNR.
pgina 77 de 85
Figura 101: Banco de medicin para la obtencin de la SNR, THD e IMD del amplicador
En la gura siguiente se presenta el circuito restador.
Figura 102: Restador con atenuacin para la comunicacin de la salida con la PC
En la siguiente imagen se puede apreciar el espectro de salida para 10 W de potencia disipados sobre la
carga. Puede verse que los valores de las distorsiones son relativamente bajos, aunque no llegan a cumplirse
las especicaciones. Al igual que para el modulador, si se aproxima la SNR teniendo en cuenta la diferencia
entre el pico en 1 kHz y el piso de ruido, podra estimarse que este parmetro se aproxima a los 60 dB, con
lo cual la etapa de salida no desmejorara los valores de distorsin alcanzados por el modulador.
pgina 78 de 85
Figura 103: Espectro de salida. Potencia disipada en la carga: 2 W
Por ltimo se analiz el espectro de salida para 20 W. Evidentemente dado a la fuerte aparicin de la
tercer armnica, la IMD aumenta considerablemente. El resto de los parmetros aumentan tambin debido
el aumento de la carga pero lo hacen en menor medida.
Figura 104: Espectro de salida. Potencia disipada en la carga: 20 W
pgina 79 de 85
25.3.5. THD
Para calcular la THD se utiliz el mismo banco de mediciones de la gura 101, estimando su valor
mediante el programa Spectra Plus. Puede observarse en la seccin anterior que a medida que aumenta la
amplitud de salida aumenta la THD, dado a que las alinealidades del modulador resultan ms notorias.
25.3.6. IMD
La IMD es la distosin producida por las armnicas que se generan cuando 2 frecuencias o mas entran
al amplicador, siendo las armnicas esprias sumas o restas de las frecuencias de entrada.
Para medir este parmetro se utiliz el programa de computadora Spectra Plus empleado anteriormente
para medir la SNR y THD. Para una potencia de 10 W se obtuvo un valor de IMD relativamente bajo,
aunque cuando se duplic la misma , la aparicin de armnicas indeseadas elev considerablemente la IMD.
25.3.7. Ancho de banda

Para trazar la curva de respuesta en frecuencia, se tomaron valores de la salida con una entrada senoidal
de 2 Vpp, para distintos valores de frecuencia. Siendo la frecuencia de corte del ltro de salida 31 kHz, se hizo
hincapi en la banda de frecuencias cercanas a sta, siendo all donde se encuentra el quiebre de la curva.
El banco utilizado para esta medicin se presenta en la siguiente gura.
Figura 105: Banco de medicin para la obtenencin de la respuesta en frecuencia
Se obtuvo luego el ancho de banda a potencia mxima hallando slo los valores de frecuencia de corte
superior e inferior. Tericamente el ancho de banda inferior no existe dado a que el amplicador amplicara
hasta la continua (las mediciones en el amplicador no consideran la etapa preamplicadora donde se emplea
un ltro pasabanda con frecuencia de corte inferior de aproximadamente 10 Hz).
Luego de tomar nota de la amplitud de la seal de salida para distintas frecuencias, se grac con Matlab
la curva de respuesta en frecuencia.
pgina 80 de 85
Figure 106: Respuesta en frecuencia del circuito
Puede apreciarse aqu que la frecuencia de corte ronda los 31KHz, tal como se dise en el ltro. Dicha
respuesta en frecuencia es con carga de 4.
25.3.8. Impedancia de entrada

Para el clculo de la impedancia de entrada, se coloc una resistencia de 56 k entre el generador de
funciones y la entrada al amplicador. Luego, con una seal senoidal de entrada de 1V, se midi la amplitud
de la seal entrante al amplicador, para determinar la impedancia de entrada Zi, dado que forma un divisor
de tensin con la resistencia de 56 k.
En la gura 107 se presenta el banco de medicin empleado para la obtencin de Zi experimentalmente.
pgina 81 de 85
Figura 107: Banco de medicin para la obtencin de Zi
Se midi en el osciloscopio con el canal 1 (amarillo) a la salida del generador, mientras que se midi con
el canal 2 (verde) la entrada al amplicador.
Figura 108: Seal entregada por el generador (amarilla) y seal de entrada al amplicador (verde)
Como puede apreciarse, se coloc con el generador de funciones una senoidal de 720 mVp en el extremo
de la resistencia de 56 k y a la entrada del amplicador se obtuvo una senoidal de 528 mVp. Esto permite
calcular la Zin como:
VOU T ZIN 528
= =
VIN ZIN + R56 k 720
528 528
ZIN (1 )= 56 k
720 720
ZIN = 154 k
25.3.9. Factor de damping

RL
Sabiendo que FD = ZOU T con RL 4, 6 , se procedi a medir la impedancia de salida del siguiente
modo:
pgina 82 de 85
Se coloc a la entrada una seal senoidal de 0.75 V de amplitud y un 1 kHz de frecuencia.
Se midi la tensin pico con una carga de 10 k para tener una referencia de la tensin en vaco Vo
sobre uno de los extremos de la carga. Se obtuvo Vo 22,97 V .
Se midi la tensin pico Vc sobre la carga de 4, 6 . En este caso la tensin medida fue Vc 19, 45 V .
Se obtuvo la impedancia de salida, asumindola puramente resistiva, como:

Vo
Z o = RL 1
Vc

22, 97 V
Zo = 4.6 1 0.83
19, 45 V
Entonces:
RL 4.6
FD = = 5.54
Zo 0.83
26. Resumen comparativo de los valores calculados, simulados y

medidos
A continuacin se muestra un cuadro comparativo con los resultados obtenidos en las distintas etapas de
simulacin, clculo anlitico y medicin:
Parmetro Valor especicado Valor simulado Valor medido
Eciencia >85 % 92.7 % 89 %

Potencia de salida nominal 200 W @ 4 146.2 W 141 W
Respuesta en frecuencia del amplicador 10 Hz - 20 kHz fc = 29,5 kHz fc = 31 kHz
Impedancia de entrada amplicador 50 k 144 k 154 k
Sensibilidad 1 V 1.28 V 1.30 V
THD 0,5 % @ 1 kHz y 20 W 1.38 % 1.87 %
SNR 100 dB 60 dB 60 dB
Factor de damping >200 5.26 5.54
Figure 109: Cuadro comparativo de valores especicados, simulados y medidos
27. Conclusiones
El proyecto consisti en la construccin de un amplicador de audio, diseado en base a los requerimientos
tcnicos y funcionales obtenidos a partir de las indicaciones del usuario. Aqu se prioriz el rendimiendo del
circuito, por lo cual debido a la potencia solicitada, se recurri a una topologa muy utilizada dentro de la
gama de amplicadores de alta potencia como es la clase D. Lamentablemente el tipo de modulacin que se
utiliz hizo que el amplicador no rindiera lo suciente, en lo que respecta a varias de las especicaciones de
calidad.
No se pudieron alcanzar las especicaciones planteadas inicialmente, aunque si se compara entre lo medido
y lo simulado no se encuentra mucha diferencia. Claramente el modulador Sigma-Delta de segundo orden
implementado de manera discreta no fue suciente para cumplir los objetivos propuestos por la ctedra. El
ruido que ste genera es de cuanticacin y la SNR depende tanto del orden del modulador como de la OSR,
dada por la frecuencia de muestreo a utilizar. En el caso de un modulador sigma-delta de segundo orden,
para alcanzar una SNR de 90dB o ms, habra que utilizar una frecuencia de muestreo de 5 MHz, lo cual es
inviable, dada la velocidad de switcheo que se requerira de los componentes tanto del modulador como del
gate driver y mosfets. Las limitaciones del modulador tambin se reejaron en el valor de la THD.
Las posibles soluciones seran cambiar el tipo de modulacin, por ejemplo, por PWM que es mucho ms
estable y no genera ruido por cuantizacin, como lo hace el Sigma-Delta; o, en su defecto, aumentar el grado
de conversin del Sigma-Delta actual, es decir, de 4to o 5to grado, a modo de reducir la potencia del ruido
generado. Estos tipos de topologas son muy dicultosas e imprcticas al momento de implementarlas, por lo
que sta no resultara una solucin vlida. Por otro lado la implementacin de dicho modulador con mdulo
pgina 83 de 85
tipo FPGA en principio solucionara estos inconvenientes, aunque no es la incumbencia de esta materia y
requiere un desarrollo mucho ms extenso.
Como se mostr en el informe, el modulador sufri ciertos cambios durante el transcurso del proyecto. El
primer circuito diseado fue montado y probado, resultando en un funcionamiento errneo. Luego de analizar
las posibles razones del mal funcionamiento, se concluy que el problema era que haba muchos retardos en el
circuito, principalmente en los opamps. Se procedi entonces a redisear al modulador reduciendo al mnimo
el nmero de opamps a utilizar, a n de hacer posible la implementacin del modulador con componentes
que se puedan encontrar en el mercado local. Se implement esta versin del modulador con xito, aunque
esto condujo a una limitacin indeseada pues con la nueva versin no se pudo alcanzar la mxima potencia
de salida (en vez de alcanzar 40 V a la salida, se alcanzan 36 V aproximadamente).
Sin embargo, los parmetros como la eciencia y la respuesta en frecuencia fueron muy satisfactorios y
rindieron tal como se esperaba. Esto se debe a que en cierto modo, stos son independientes del tipo de
modulador que se est utilizando, relacionndose ms con la etapa de potencia del clase D.
Una de las grandes ventajas que se encontr en el diseo fue utilizar salida Full-Bridge. sta permiti
obtener la misma potencia con la mitad de tensin y a su vez el hecho de trabajar con cargas de baja
impedancia hizo que predominaran las corrientes altas sobre las tensiones altas en el circuito que, en cuanto
al el testeo del PCB, result ms sencillo. As, cuando se tienen tensiones no tan altas, se puede probar
inicialmente con cargas bajas (alta impedancia) para que la corriente sea baja y consecuentemente la potencia
de salida lo sea tambin. Adems, todos los ruidos que se generan en el PCB de cualquier ndole de modo
comn son anulados, mientras que en Simple Brigde no.
En sntesis, en el diseo del amplicador de audio se propusieron ciertas especicaciones de las cuales
algunas se cumplieron y otras no tanto. Al pasar del clculo terico al armado experimental, debieron
solucionarse distintos problemas que retrasaron el trabajo, tal como la optimizacin del modulador y luego
el problema de oset del circuito optimizado. El parmetro crtico fue la SNR, cuyo valor especicado fue
demasiado elevado para lo que se puede obtener realmente mediante la implementacin analgica de un
modulador sigma delta de segundo orden.
Tanto la planicacin del proyecto, como su diseo, implementacin y presentacin de soluciones ante los
distintos inconvenientes encontrados experimentalmente, permitieron familiarizarse con la prctica electr-
nica. Tambin, fue una buena oportunidad para explorar las necesidades y ofertas del mercado, realizando
un relevamiento de los equipos existentes y sus funcionalidades.
28. Recomendaciones para futuros diseos

En cuanto a las recomendaciones para futuros diseos, adems de lo indicado en la seccin anterior
(implementacin de un modulador de orden superior en forma digital), podra agregarse que para lograr un
amplicador completamente funcional, sera til incluir en el diseo la realizacin de una fuente incorporada
que provea las alimentaciones necesarias para el circuito. De esta manera, el amplicador de audio podra
independizarse de las fuentes de laboratorio y ser utilizado donde se lo requiera.
Finalmente y para un mejor testeo del amplicador, sera ms adecuado realizar las distintas etapas del
amplicador en distintos PCB conectados entre s. Si bien es cierto que la frecuencia de trabajo era elevada,
pudiendo haber crosstalking entre los cables, se estima que con cables cortos o placas encastrables, para los
PCB que manejan alta frecuencia, se podra lograr la interconexin de manera eciente de todos modos.
Esto permitira que, si por alguna razn, se tiene que realizar una modicacin simplemente se hara sobre
el PCB involucrado y no en el que abarque al circuito completo. Por otro lado, el dividir las distintas etapas
del routeo permitira realizar un diseo en simple fase y tambin efectuar pruebas funcionals sobre cada uno
de los PCBs individuales. Por ltimo, las distintas alimentaciones para cada placa aislaran a los circuitos
de baja potencia de los de alta de manera ms eciente.
Referencias
[1] Kyoungsik Kang, Jeongjin Roh, Youngkil Choi, Hyungdong Roh, Hyunsuk Nam, Songjun Lee. Class-D
Audio Amplier Using 1-Bit Fourth-Order Delta-Sigma Modulation, IEEE transactions on circuits and
systems - II: Express briefs, Vol. 55, No. 8, August 2008.
[2] Andrea Merello. International Rectier. Application Note AN-1123. Bootstrap Network Analysis: Fo-
cusing on the Integrated Bootstrap Functionality.
[3] Jonathan Adams. Bootstrap Component Selection For Control IC's. IRF.
pgina 84 de 85
[4] Ian Williams. TI Precision Designs: Veried Design Active Volume Control for Professional Audio.
[5] Douglas Self, Small signal audio design. Focal Press. 2010.
[6] Texas Instruments. Class-D LC Filter Design. Application Report.
[7] Apunte de la ctedra de Circuitos II, FIUBA, Amplicadores de Audio Clase D.
[8] Jun Honda & Jonathan Adams. Application Note AN-1071: Class D Audio Amplier Basics, Interna-
tional Rectier.
[9] Briana Morey, Ravi Vasudevan, Ian Woloschin. Class D Audio Amplier, Worcester Polytechnic Insti-
tute.
[10] Chintan Trehan, B.E.. A high performance class D amplier with cascaded sigma-delta modulators, A
thesis in Electrical Ingeneering, Texas Tech University.
[11] Ph. Dondon, M. Cifuentes, G. Tsenov, V. Mladenov. A practical modelling for the design of a sigma
delta class D power switching amplier and its pedagogical application.
[12] H.Ballan, M.Declercq. 12V sigma-delta class D amplier -
[13] IRF, IRAUDAMP1, Reference Design.
[14] http://www.inti.gob.ar/
[15] IEC, IEC 60065: Audio, video and similar electronic apparatus-Safety requirements.
[16] Fairchild Semiconductor. AN-6076. Design and Application Guide of Bootstrap Circuit for High-Voltage
Gate-Drive IC.
pgina 85 de 85

Informe Final de Circuitos I

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Informe Final de Circuitos I

Cargado por

Copyright:

Formatos disponibles

Amplicador de potencia

F. Grosso (# 91805), R. Prez Milln (# 93162), F. Anze Lafuente (# 91869)

5. Especicaciones tcnicas funcionales y de diseo 7

11.4.7. Bus pumping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

12.Caracterizacin del diseo (simulaciones y ensayos) 39

13.Seleccin de los componentes y validacin del circuito 47

16.Diseo de los circuitos impresos 55

26.Resumen comparativo de los valores calculados, simulados y medidos 83

3. Anlisis de los requerimientos del usuario

Buena calidad de sonido.

Control de agudos y graves.

Entrada para micrfono.

Equipo compacto y lo ms liviano posible.

4. Denicin de los requerimientos tcnicos

4.1. Ancho de Banda (BW)

4.3. Factor de Damping

4.5. Impedancia de entrada

4.6. Potencia RMS

4.7. Rango Dinmico

5. Especicaciones tcnicas funcionales y de diseo

Potencia de salida nominal: 200 W RMS @ 4

T HD 5 0,5 % @ 1 kHz y 20W

IM D 5 0,1 % @ 1 kHz y 20W

SN R = 100 dB (20 Hz - 20 kHz)

Respuesta en frecuencia: 10 Hz - 20 kHz (+/- 1 dB)

Factor de amortiguamiento: > 200

Impedancia de entrada amp: 50 k

Control de volumen: +10dB/-80dB @ 20Hz / 20kHz

Control de tonos: +/-15dB @ 64Hz, 250Hz, 1kHz, 4kHz, 12kHz

Protecciones por cortocircuito o sobrecarga y contra corriente continua a la salida.

6. Propuestas alternativas de diseo

7. Relevamiento de soluciones existentes

Figura 2: Diagrama de bloques del amplicador clase D a disear

10. Descripcin de funcionamiento de cada bloque

10.1. Modulador Sigma-Delta

Figura 3: Diagrama de bloques del modulador de primer orden

Figura 4: Ejemplo de modulacin para una entrada senoidal

10.2. Etapa de potencia

10.2.2. Etapa de salida MOSFET

10.3. Realimentacin negativa

10.4. Filtro pasa bajos

11.1.1. Amplicador de micrfono

Figura 5: Amplicador de micrfono con entrada balanceada

Se implementar entonces el amplicador de instrumentacin para la entrada de micrfono.

Explicacin detallada del funcionamiento del circuito implementado

Figura 6: Entrada balanceada

Figura 7: Amplicador de intrumentacin. Etapa buer.

Se conecta la entrada no inversora de U1 a un generador de prueba V i1 y la no inversora de U2 a tierra.

Figura 8: Amplicador de instrumentacin. Etapa restadora.

11.1.2. Filtro pasabanda

Figura 9: Filtro pasabanda pasivo

Figura 10: Filtro pasabanda activo

Filtro pasa altos: R1 = 56 k , C1 = 1 F =fcLP 2, 84 Hz

11.1.3. Control de volumen

Figura 11: Control de volumen pasivo

Figura 13: Funcionamiento del control de volumen activo

La ganancia total del circuito puede calcularse de la siguiente manera:

Clculo de componentes Como se mencion en la seccin anterior, el control de volumen se realiza

11.1.4. Control de tonos

Control de tonos pasivo tipo Baxandall

Figura 14: Control de tonos pasivo

Control de tonos activo tipo Baxandall

Explicacin detallada del funcionamiento del circuito implementado

Figura 16: Control de graves (bass) y agudos (treble)

Amplicador de potencia

5. Especicaciones tcnicas funcionales y de diseo 7

4. Denicin de los requerimientos tcnicos

5. Especicaciones tcnicas funcionales y de diseo

Figura 2: Diagrama de bloques del amplicador clase D a disear

11.1.1. Amplicador de micrfono

Figura 5: Amplicador de micrfono con entrada balanceada

Se implementar entonces el amplicador de instrumentacin para la entrada de micrfono.

Figura 7: Amplicador de intrumentacin. Etapa buer.

Figura 8: Amplicador de instrumentacin. Etapa restadora.

Figura 28: Level shifter implementado con un amplicador operacional

El funcionamiento de la conguracin se presenta en la siguiente gura:

Figura 37: Conguracin Half-Bridge

Figura 38: Conguracin Full-Bridge

Figura 47: Amplicador clase D con red de Zobel

Figura 48: Etapa preamplicadora y etapa de modulacin