Practica 10: Contadores

Objetivos:
1. Comprobar el funcionamiento de un circuito contador binario de 4
y 8 bits.
Material necesario:
Una fuente de voltaje de 5V
12 diodos emisores de luz (LED)
El material usado para el circuito de reloj (ya usado en la
prctica anterior)
Las siguientes resistencias: doce de 330ohms (R5)
Un preset de 1Mohm (R4)
Un push botton (reset o reinicio)
Tablillas de conexiones (protoboard)
Los siguientes circuitos integrados (TTL):
Un LM555, dos 74LS193
Alambre para conexiones.
Un desarmador pequeo (para ajustar el preset)
Manual ECG Semiconductor

Marco terico.

CONTADOR 74193 (LS193/HC193)

La Figura 8.1, muestra el smbolo lgico y la descripcin de entrada y
salida del contador 74193. Este contador puede describirse como un
contador ascendente/descendente pre iniciable MOD-16, con conteo
sincrnico, pre iniciacin asincrnica y reiniciacin maestra asincrnica.

FIGURA 8.1. Contador ascendente/descendente preiniciable 74193. a)

Smbolo lgico, b) Descripcin entrada/salida y c) Tabla de seleccin de
modos.
Descripcin de la funcin de cada entrada y salida:
ENTRADAS DE RELOJ CPU Y CPD. El contador responder a las TTP
(Transicin de Pendiente Positiva) en una de las dos entradas de reloj.
CPU es la entrada de reloj de conteo ascendente. Cuando se apliquen los
pulsos a esta entrada, el contador se incrementar (contar hacia
arriba) en cada TPP hasta llegar a un conteo mximo de 1111; entonces
se recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de
conteo descendente. Cuando se apliquen los pulsos a esta entrada, el
contador decrementar (contar hacia abajo) en cada TPP hasta llegar a
un conteo mnimo de 0000; entonces se recicla a 1111 y vuelve a

comenzar. De este modo se usar una entrada de reloj para contar en

tanto la otra est inactiva (se conserva en ALTO).

REINICIACIN MAESTRA (MR). Esta es una entrada asincrnica activa en

ALTO que reinicia al contador en el estado 0000. MR es un re iniciador
de CD (corriente directa), de manera que tendr al contador en 0000 en
tanto que MR=1. Tambin elimina todas las otras entradas.

ENTRADAS PREINICIABLES. Los multivibradores, MVB (flip-flop), del

contador pueden pre iniciarse en los niveles lgicos presentes en las
entradas de datos paralelas P0-P3, pulsando momentneamente la
entrada de carga paralela PL' de ALTO a BAJO. Esta es una pre iniciacin
asincrnica que elimina la operacin de conteo. No obstante, PL' no
tendr efecto si la entrada MR se encuentra en su estado activo ALTO.

SALIDAS DEL CONTEO. El conteo regular siempre est presente en las

salidas Q0-Q3 de los MVB, donde Q3 es el bit menos significativo (LSB,
por sus siglas en ingls) y Q0 es el bit ms significativo (MSB, por sus
siglas en ingls).
SALIDAS FINALES DEL CONTEO. Estas salidas se utilizan cuando dos o
ms unidades del 74LS193 se conectan como contador con etapas
mltiples, para producir un nmero MD mayor. En el modo de conteo
ascendente, la salida TC'U del contador de orden inferior se conecta a la
entrada CPU del siguiente contador de orden superior. En el modo de
conteo descendente, la salida TCD del contador de orden inferior se
conecta a la entrada CPD del siguiente contador de orden superior.

FIGURA 8.2 a) Lgica de la unidad 74193 para generar TC' U; b) Lgica

para generar TC'D
TCU es el conteo ascendente final (tambin llamado acarreo). Se genera
en el 74193 utilizando la lgica que se muestra en la Figura 8.2 a).
Evidentemente TC'U ser BAJO slo cuando el contador se encuentre en
el estado 1111 y CPU sea BAJO. As, TC'U permanecer en ALTO cuando
el contador cuente hacia arriba de 0000 a 0001. En la siguiente TPP de
CPU, el conteo pasa a 1111, pero TC'U no pasa a BAJO sino hasta que CPU
retorna a BAJO. La siguiente TPP en CPU recicla el contador a 0000 y
tambin ocasiona que TC'U retorne a ALTO. Esta TPP en TC'U ocurre
cuando el contador se recicla de 1111 a 0000 y se puede utilizar para
cronometrar un segundo contador ascendente 74193 a su
siguiente conteo superior.
TC'D es la salida del conteo descendente final (tambin llamado
prstamo). Se genera como se muestra en la Figura 8.2 b).
Normalmente es ALTO y no pasa a BAJO sino hasta que el contador haya
contado hacia abajo hasta el estado 0000 y CPD sea BAJO. Cuando la
siguiente TPP en CPD recicla el contador a 1111, ocasionando que TCD
retorne a ALTO. Esta TPP en TCD se puede usar para cronometrar un
segundo contador descendente 74193 en su siguiente conteo inferior.

DIRECCIN DEL CONTEO (+ o -). Las entradas CTU y CPD se muestran

como dos etiquetas distintas porque tienen efectos internos diferentes.
Primero se considerar la etiqueta superior. Esta etiqueta para la
entrada CTU es 2+. El signo (+) indica que una TPP en esta entrada
incrementar en 1 el conteo; en otras palabras, causar que el
contador cuente de manera ascendente. Del mismo modo, la etiqueta
superior para la entrada CPD tiene un signo (-) para sealar que esta

entrada disminuye en 1 el valor del conteo; en otras palabras, causa

que el conteo sea descendente.

Desarrollo y Resultados.
1. Armar el siguiente circuito:
Circuito topolgico 1. Contador binario de 0 a 15.

Ajustar la resistencia en el preset con el desarmador de tal forma

que se pueda observar el conteo binario en los LED.
Comprobar la numeracin binaria de 0 a 15.
Conectar la seal de reloj a CPD (terminal 4, conteo descendente) y
CPU (terminal 5, conteo ascendente) a VCC.
Observar y comprobar el conteo binario descendente de 15 a 0.

Circuito original armado.

Una vez terminado de armar el circuito, nosotros le agregamos un

display de 7 segmentos y una compuerta 74Ls47 nodo comn,
utilizados en prcticas anteriores, para poder apreciar el conteo
ascendente y el conteo descendente.
Para poder ver el conteo ascendente en cada pulso de reloj
colocbamos la terminal cinco (entrada de reloj para conteo
ascendente)de la compuerta 74ls193 a Vcc. Observamos que en el
display comenzaba en 0 y aumentaba proporcionalmente la unidad
(contara hacia arriba). Mientas que los leds prendan y apagaban de
acuerdo al conteo pero en binario; es decir, 0000, 0001,0010, 0011,

0100 hasta llegar a el numero 1111, que es el numero 15 en decimal.

Despus de eso el conteo se volva a reiniciar. Pero tambin si nosotros
activamos el reinicio maestro asncrono (terminal 14 de la compuerta)
cuando estuviera contando, ste automticamente reiniciaba el conteo
y volva a comenzar en 0000.
En seguida se procedi a ver como era el conteo descendente, para
esto desactivbamos la terminal 5 de nuestra compuerta (se
conservaba en ALTO y activamos la terminal 4 (entrada de reloj para
conteo descendente), al comenzar el conteo se observo que inicio en
1111 por el brillo de los leds y fue descendiendo (contar hacia abajo)
hasta llegar a 0000; despus de eso, nuevamente se volva a reiniciar el
conteo comenzando en 1111 y terminando en 0000. De la misma forma
que en el conteo ascendente si queramos borrar el conteo cuando se
encontrara contando y reiniciarlo nuevamente, se activaba la terminal
14 de la compuerta. Ocasionando su reinicio.

Armar el siguiente circuito.

Circuito topolgico 2. Contador binario de 0 a 255

Observar el conteo binario ascendente en los 8 LED.

Circuito original armado.

Al terminar de armar el circuito se prosigui observar su

funcionamiento, el cual por el brillo de los leds comenz en 0000000, ya
que es un contador binario de 8 bits. Este tipo de contador fue
ascendente ya que se fue incrementando con cada pulso de reloj hasta
llegar a 11111111 segn el brillo de los leds, donde el contador
terminaba su ciclo y reiniciaba en 00000000.

Conclusin.
Se demostr que efectivamente los circuitos cumplan con lo que se vio
en la teora, solo que tuvimos un pequeo problema con nuestro
presset, debido a que tenia solo 1M de capacidad y el que se requera
para la practica era de 4M, esto ocasion que nuestros pulsos de reloj
fueran demasiado lentos ya que n se les pudo ajustar una velocidad
mayor con el presset de 4M, y fue muy tedioso esperar a que terminara
su ciclo el contador de 0 a 255, fue una eternidad; pero al final de todo
se demostr su funcionamiento.