Documentos de Académico
Documentos de Profesional
Documentos de Cultura
PRCTICA No. 3
RESPUESTA EN FRECUENCIA DE
UN PAR CASCODO NMOS
OBJETIVO
Al trmino de la sesin, el alumno ser capaz de:
1. Disear la polarizacin de un amplificador
fuente comn y un par cascodo con base en
transistores NMOS.
2. Trazar y comparar las respuestas en
frecuencia de la ganancia de un amplificador
NMOS fuente comn y de un par cascodo
NMOS.
3. Valorar la respuesta en frecuencia de la
ganancia de un par cascodo NMOS con
respecto a la de un amplificador fuente comn
NMOS.
CONCEPTOS RELACIONADOS
PREPARACIN
Esta parte de la prctica ha de realizarse en
equipo.
Pgina 1 de 6
INTRODUCCIN
La configuracin par cascodo es mejor
entendida si se mira como la conexin directa
entre un transistor NMOS en configuracin gate
comn (GC) en serie con un transistor NMOS en
configuracin fuente o source comn (SC)
como se muestra en la figura 3-1.
EXPERIMENTACIN
Figura 3-1. Circuito elctrico de un par cascodo NMOS.
M1 funciona como una etapa SC y M2 como una etapa
GC.
DESCRIPCIN
1
1
1
1
1
1
1
Pgina 2 de 6
Material requerido:
CANT.
DESCRIPCIN
2
CD4007UB
1
Resistor 1 M, 5%, W
1
Trimpot vertical, 20 vueltas, 20 k (# parte AG:
3299W-1-203)
2
Capacitor electroltico 10 F/16 o 25 V
-Alambre 22AWG varios colores
4
Pares
de
puntas
banana/caimn
banana/ganchillo de 40 cm de largo
1
Hoja de datos CI CD4007UB
Trabajo solicitado
2. Estudio en el dominio de la frecuencia de
una etapa CS NMOS
A fin de comprender la ventaja que ofrece un par
cascodo NMOS en el dominio de la frecuencia, se
la comparar con la respuesta correspondiente de
una etapa CS.
Pgina 3 de 6
20log(VDS/VGS) = ______________
2.4 Medicin de IBIAS. Una vez ajustada la
ganancia en CD:
2.4.1
2.4.2
2.4.3
2.4.4
VGS = ________________________
Pgina 4 de 6
NMOS
Pgina 5 de 6
VGS1 = ________________________
Vopp = _________________ con carga.
AC(dB)CD = 20log(VDS3/VGS1) = ______________
Obtencin de la respuesta en frecuencia del par
cascodo NMOS.
3.4 Con ayuda del generador de funciones,
generar un voltaje vin(t) = 50sen(2000t)
mV. Este voltaje se ha de comprobar al
medirlo y visualizarlo en el osciloscopio.
3.5 Aplicar el voltaje vin al montaje del circuito de
la figura 3-5. Registrar la imagen de los
oscilogramas correspondientes a vin y vo para
una frecuencia de 10 kHz de la seal de
entrada vin.
REFERENCIAS
[1] A. S. Sedra, K. C. Smith, Circuitos
microelectrnicos, McGraw-Hill, Mxico,
2006. Secciones 6.8.1 y 6.8.2.
[2] Reyes Ayala, N., Barrales Guadarrama, R.,
Vzquez Cern, E. R., Rodrguez Rodrguez,
M. E., Barrales Guadarrama, V. R. (2016).
Laboratorio de circuitos electrnicos I.
Bogot, Colombia: ediciones de la U. p. 23.
Pgina 6 de 6