Documentos de Académico
Documentos de Profesional
Documentos de Cultura
ELECTRÓNICA DIGITAL I 2
Introducción
El C.I. se encuentra dentro de un encapsulado
plástico o de cerámica con terminales que
permiten conectarlo con otros dispositivos.
ELECTRÓNICA DIGITAL I 3
ENCAPSULADOS DE CIRCUITO
INTEGRADO
Se clasifican según la forma en que se
montan sobre las tarjetas de circuito impreso
(PCB Printed Circuit Board) y pueden
clasificarse en:
1. Encapsulado de inserción
2. Encapsulado de montaje superficial.
DIP SMT
ELECTRÓNICA DIGITAL I 4
ENCAPSULADO DE INSERCIÓN
Los encapsulados de inserción disponen de
pines que se introducen en los orificios de las
tarjetas de circuito impreso y se sueldan en la
cara opuesta.
El encapsulado DIP (Dual In Line Package) es el
más común y recibe ese nombre porque esta
formado por dos hileras paralelas de terminales.
ELECTRÓNICA DIGITAL I 5
NUMERACIÓN EN ENCAPSULADO DE
INSERCIÓN
Las terminales están numeradas en sentido
opuesto a las manecillas del reloj cuando se ven
desde arriba en relación con una muesca o punto
identificador.
Los encapsulados DIP se encuentran de 14, 16,
20, 24, 28, 40 y 64 terminales.
ELECTRÓNICA DIGITAL I 6
ENCAPSULADO DE MONTAJE
SUPERFICIAL
Se conoce como SMT (Surface
Mount Technoogy).
Esta tecnología permite ahorrar
espacio en placa impresa, debido
a que no se necesita perforaciones
para montarlos.
Los pines de los encapsulados se
sueldan a las pistas de una de las
caras de la tarjeta, dejando
espacio libre para añadir otros
componentes en la otra cara.
Los pines al situarse uno más
cerca del otro permiten que los
chips sean más pequeños.
ELECTRÓNICA DIGITAL I 7
ENCAPSULADO DE MONTAJE SUPERFICIAL
Los 3 tipos más comunes de SMT son:
1. SOIC (Small Outline I.C.) terminales en forma de ala
de gaviota.
2. PLCC (Plastic Lead Chip Carrier) los pines envuelven
la parte inferior del encapsulado en forma de J.
3. LCCC (Leadless Ceramic Chip Carrier) los pines
poseen contactos metálicos que se introducen en el
cuerpo cerámico.
ELECTRÓNICA DIGITAL I 8
NUMERACIÓN EN MONTAJE
SUPERFICIAL
El pin 1 se reconoce porque se coloca un punto o marca en
el centro de unos de los lados.
La numeración es ascendente en sentido contrario a las
manecillas del reloj mirando la parte superior del
encapsulado.
ELECTRÓNICA DIGITAL I 9
CLASIFICACIÓN DE LOS C.I. SEGÚN SU COMPLEJIDAD
ESCALA DE APLICACIÓN NÚMERO DE
INTEGRACIÓN COMPUERTAS
Codificadores,
MSI (Medium Scale Decodificadores,
10 - 100
Integration) contadores, registros,
multiplexores, etc.
10
ULSI (Ultra Large Scale
ELECTRÓNICA DIGITAL I
TENSIÓN DE ALIMENTACIÓN DE
C.I. TTL Y CMOS
La tensión nominal de alimentación de los C.I.
TTL (Transistor Transistor Logic) es de 5
Voltios de tensión continua.
Los chips de tecnología CMOS
ELECTRÓNICA DIGITAL I 11
NIVELES LÓGICOS TTL y CMOS
Existen 4 especificaciones para los niveles
lógicos 0 y 1:
1. VIL = Rango de Voltaje de entrada baja
ELECTRÓNICA DIGITAL I 12
NIVELES LÓGICOS TTL
ELECTRÓNICA DIGITAL I 13
NIVELES LÓGICOS CMOS
ENTRADA SALIDA
ELECTRÓNICA DIGITAL I 14
INMUNIDAD AL RUIDO
El ruido es una tensión no deseada que se induce en
los circuitos eléctricos y que puede ser nocivo para el
correcto funcionamiento del circuito.
Para no verse afectados por el ruido los circuitos
lógicos deben tener cierta inmunidad al ruido que es
la capacidad de tolerar fluctuaciones de tensión en
sus entradas.
ELECTRÓNICA DIGITAL I 15
MARGEN DE RUIDO
Es la medida de la inmunidad al ruido de un
circuito y se expresa en Voltios.
Se especifican dos valores de margen de
ruido:
1. Nivel Alto: VNH = V OH min – VIH min
ELECTRÓNICA DIGITAL I 16
DISIPACIÓN DE POTENCIA
Cuando en la salida de una compuerta tenemos un estado
lógico “1” circula una corriente I CCH
Cuando en la salida el estado lógico es “0” circula una
corriente I CCL
Se especifica que la disipación de potencia promedio para
una compuerta es:
P D = V CC I CC
I CC = (I CCH + I CCL) /2
La disipación de potencia en las compuertas TTL es
constante dentro de su rango de frecuencia de operación.
En los CMOS la potencia disipada aumenta con la
frecuencia.
ELECTRÓNICA DIGITAL I 17
RETARDO DE PROPAGACIÓN
Un cambio de nivel de salida siempre se
produce un cierto tiempo después que se ha
realizado un cambio de nivel en la entrada.
Este tiempo de retardo temporal se
denomina Retardo de Propagación.
t PHL : Tiempo entre un impulso de entrada y
un impulso de salida cuando existe un
cambio de Alto a Bajo.
t PLH : Tiempo entre un impulso de entrada y
un impulso de salida cuando existe un
cambio de Bajo a Alto.
ELECTRÓNICA DIGITAL I 18
RETARDO DE PROPAGACIÓN
ENTRADA
SALIDA
ELECTRÓNICA DIGITAL I 19
CARGA Y FAN OUT
Cuando la salida de una compuerta lógica se
conecta a una o más entradas se genera una
carga en la puerta excitadora.
El límite para el número de entradas de
carga que se puede excitar se denomina FAN
OUT de la compuerta.
ELECTRÓNICA DIGITAL I 20
CARGA CMOS
Los transistores empleados en la lógica
CMOS se pueden considerar como carga
capacitiva a la compuerta excitadora.
Cuando se agregan más compuertas de
ELECTRÓNICA DIGITAL I 21
CARGA CMOS
El aumento de capacitancia aumenta los
tiempos de carga y descarga.
Esto reduce la frecuencia máxima a la que
ELECTRÓNICA DIGITAL I 22
CARGA TTL
La carga en los transistores de tecnología
son predominantemente resistiva.
Las compuertas se comportan mayormente
ELECTRÓNICA DIGITAL I 23
CARGA TTL
Cuantas más cargas se conectan a la compuerta
excitadora mayor es la carga de la misma.
La caída de tensión de la compuerta excitadora
aumenta, lo que reduce VOH
Si el número de compuertas es excesivo la
tensión cae por debajo de VOH min.
ELECTRÓNICA DIGITAL I 24
SERIES TTL
SERIE DESCRIPCIÓN APLICACIÓN
Bajo consumo de energía Circuitos de baja
74L
frecuencia con baterías
74H Alta velocidad mayor disipación de Circuitos de
potencia conmutación
74S (Schottky) Alta velocidad, menor Circuitos de propósito
consumo de potencia que series general
anteriores
74LS Alta velocidad, bajo consumo de Circuitos de propósito
energía. Serie más común. general
74AS (Schottky Avanzada) Mayor velocidad, Circuitos de
menor consumo de potencia. Mayor conmutación de alta
FAN OUT velocidad.