TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------CIRCUITOS DIGITALES * Utilizados en calculadoras, computadoras, control, comunicaciones,tec.

* Operan sobre seales de entradas binario y producen seales de salida de valores binario. * La operacin y anlisis de los circuitos digitales se describe por medio del lgebra de Boole. Fue ideada a mediados del siglo XIX por George Boole, quien en 1854 edit "Investigacin en las leyes del pensamiento", pretenda establecer una matemtica que permitiera representar el pensamiento, realizar operaciones y saca conclusiones. En 1938, C.E. Shannon public " Anlisis simblico de circuitos de conmutacin mediante relay" Se pretenda analizar y disear matemticamente el comportamiento de circuitos elctricos empleados en telefona y comunicaciones. Las operaciones bsicas del lgebra Booleana son: * Interseccin, producto lgico, "Y" (and)------ AND * Unin, suma lgica, "O" (or) ----------------- OR * Complementacin,negacin "N" (not)------------ NOT A las que le corresponden 3 circuitos bsicos. Las seales de E/S son niveles de tensin : Alto/Bajo; aprox. 5V/0V. Uno lgico/cero lgico. Un bit se caracteriza por uno de los niveles de tensin. "Uno lgico/Cero lgico". Un bit se caracteriza por uno de los niveles de tensin. * Si la tensin mas positiva se considera en "Uno" y la otra en "Cero" se denomina Lgica POSITIVA. * Al revs, es de lgica NEGATIVA. * Los niveles no son ABSOLUTOS y se definen con un margen de tensin para cada nivel.

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.1Circuitos Bsicos: Con fines didcticos se parte de una lgica con diodos (DL) * Suponemos lgica positiva. * Si cualquiera de las entradas A,B est en BAJO, el diodo correspondiente conduce y VA aprox.=V0 / VB aprox.=0 . Es decir polarizacin directa y V0=0.7 si no estn R1/R2. * Si ambas entradas A y B estn en ALTO, ningn diodo conduce y V0 aprox.=Vcc

-FIG 5.2-

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------* En el siguiente circuito si al menos una entrada A o B est en ALTO (VA>0), es decir, polarizacin directa, conducen y VA aprox.=V0=4,3 V si no estn R1 y R2. (cada en diodos)

-FIG 5.3-

* En el transistor en conexin EC, se invierte la seal de entrada. Los parmetros se eligen para que le transistor opere en CORTE/SATURACION. En CORTE, V0 aprox=Vcc=V(1). En SATURACION, despreciando VCEsat= 0 V0=V(0)= 0v

-FIG 5.4En resumen: A 0 0 B 0 1 S 0 0 A 0 0 B 0 1 S 0 1 A 1 0 S 0 1

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------1 1 0 1 0 1 1 1 0 1 1 1

-FIG 5.5Connection diagrams:

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.6-

-FIG 5.7-

-FIG 5.8-

-FIG 5.9-

-FIG 5.10-

-FIG 5.11-

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

EN RESUMEN: PRODUCTO LOGICO SUMA LOGICA NEGACIONES

S= A.B S= A+B S=A Todo el anlisis y diseo de circuitos digitales (o circuitos lgicos) se realiza a travez del lgebra Booleana que corresponde a un conjunto de reglas (reglas del lgebra de conjuntos). _ _ 0+0 = 0 0.0 = 0 0 = 1 0+A = A A+A = 1 _ _ 0+1 = 1 0.1 = 0 1 = 1 1+A = 1 A.A = 0 1+0 = 1 0 1+1 = 10 A A.(B+C) = A.B + A.C A+(B.C) = (A+B).(A+C) } } Propiedad Distributiva ___ _ _ A+B = A.B } ___ } A.B = A+B } 1.1 = 1 1.A = A A.A = 1.0 = 0 0.A = 0 A+A =

A.(B+C) = A } A+(B.C) = A }

Absorcin

Morgan

Circuitos Combinacionales En el instante t, el estado de las salidas depende exclusivamente del estado de las entradas en ese mismo instante t. Aplicacin 1: OR-EXCLUSIVO A 0 0 1 0 B 0 1 0 1 C 0 1 1 0 La funcin Booleana que representa el funcioamiento del circuito se forma reuniendo los trminos que dan salida uno (1).

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

S= AB + AB

S= A

(+)

Anticoincidencia (+) smbolo OR-EXCLUSIVO

-FIG 5.12-

Aplicacin 2: SEMISUMADOR Se trata de un circuito con 2 entradas y 2 salida. Efectua la suma de 2 digitos binarios y se obtiene el resultado y el acarreo(CARRY). La funcin S(A,B) responde a OR-EXCLUSIVO y C(A,B) a una AND

A B 0 0 1 1 A 0 1 0 1

S 0 1 1 0

C 0 0 0 1

S = AB + AB

C = AB

A HA B

S C

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

C +

-1 1 ----1 0

No tiene en cuenta el carry anterior!

Aplicacin 3: GENERADOR DE BIT DE PARIDAD En paridad PAR, la cantidad de UNOS que se transmiten siempre debe ser un nro. PAR (Control de Paridad PAR) A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 P 0 1 1 0 1 0 0 1 A B C P

P(A,B,C)= ABC + ABC + ABC + ABC = (AB+AB)C + (AB+AB)C __ _ = (AB+AB)C + (A(+)C)C

pero: _ _ _ _ _ _ _ __ _ __ AB + AB = AB . AB = (A+B).(A+B) = AA+AB+AB+BB = AB+AB ~~ ~~ 0 0 es decir:

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------__ _____ = AB+AB = A(+)B luego: _____ P(A,B,C)= (A(+)B)C + (A(+)B)C _

P(A,B,C)= A(+)B(+)C

-FIG 5.13. Observar como aplicando convenientemente las reglas del lgebra Booleana pueden simplificarse las ecuaciones y por ende los circuitos que las representan. . Puede generalizarse para N bit`s.

-FIG 5.14 -

Aplicacin 4: SUMADOR COMPLETO Se debe tener en cuenta el carry del peso anterior (Cn-1) y el nuevo CARRY (Cn)

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------Cn-1 0 0 0 0 1 1 1 1 A 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Cn 0 0 0 1 0 1 1 1 111 1 0 1 1 + 0 1 1 1 C Bit de Carry 0 0 1 0 Resultado

Responde a generador de paridad par: S= A(+)B(+)Cn-1 _ _ _ Cn = ABCn-1 + ABCn-1 + ABCn-1 + ABCn-1 __ _ _ Cn = AB(Cn-1+Cn-1) + (AB+AB)Cn-1

Cn = AB + (A(+)B)Cn-1

10

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.15Fa: Full ADD CIRCUITOS SECUENCIALES

Circuitos cuya salida no solamente depende de la combinacin de las seales de entrada en un instante dado, sino de los valores en el instante anterior (recuerda, tiene memoria) son circuitos REALIMENTADOS.

11

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------FIG 5.16-

Podemos ejercer pulsadores.

control

sobre

el

estado

incorporando

-FIG 5.17-

*Suponemos: Pulsador abierto, aplicar serrado aplicar uno , es decir A=0/A=1

un

cero; pulsador

Mediante circuitos lgicos puede implementarse este sistema, pero con la variante que ambos pulsadores estn NA, es decir A=0 y P=0 en el estado normal. Uso del Pulsador= tipo NA (normalmente abierto)

-FIG 5.18El circuito anterior se dibuja de otra forma

12

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.19Para el anlisis debe tenerse en cuenta el estado de A,B,Q en el tiempo (t), es decir Qt y luego determina Qt+1

S 0 0 0 0 1 1 1

R 0 0 1 1 1 0 1 1

Qt Qt+1 0 1 0 1 0 1 0 1 1 X X 0 1 0 0 0 -+ No cambia -+ -+ Escribe "cero" -+ (BORRA) 1 -+ Escribe "uno" -+ -+ Indeterminado -+ (no usado)

S ---R ----

---Q S R ---Q

.Celda de memoria de 1 Bit .Biestable S-R .Flip-Flop

En muchas aplicaciones se requiere que el BIESTABLE sensibilice sus entradas solo para un tiempo determinado. Por ejemplo permite estabilizar R-S provenientes de otro circuito digital anterior. La transicin de un estado a otro del sistema solo puede llevarse a cabo con la aplicacin de un pulso habilitante de RELOJ (clock).

13

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.20-

Se puede eliminar la condicin APLICANDO REALIMENTACION.

de indeterminacin (R=S=1)

-FIG 5.21EN RESUMEN: J J ---(No CLK---cambia) K ---0(borra) J K _ ---Q 0 1 1 0 0 1 0 0 1 0 1 0 1 0 ---Q 0 K 0 Qt+1 Qt J K Qt Qt+1 0 0 0 0 Qt

14

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------0 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 1 0 Qt 1 _

BIESTABLE 1(Escri JK be)

Qt

Se puede hacer una modificacin para operar con una entrada.

-FIG 5.22-

D 0 0 1 1

Qt 0 1 0 1 Qt 0 1 1

. La salida sigue a la entrada cuando el reloj est en "UNO"

En los biestable anteriores, la salida cambia con el flanco de subida de la seal de RELOJ(flanco positivo). Pero los retardos internos y externos desiguales para cada entrada, puede falsear la operacin. Se torna mas seguro activar con flanco NEGATIVO la salida del biestable. Se realiza la conexin Maestro-Esclavo (MASTER-SLAVE)

15

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.23.Cuando el reloj SUBE el esclavo se aisla del maestro. .Cuando el reloj BAJA, el maestro se aisla del esclavo y las salidas del aquel controlan a este. Aplicacin 5: REGISTRO CONTADOR Cuenta el Nro. de pulso de entrada e indica en binario el resultado. Conectamos cuatro (4) FF, que cuentan de 0 a 15 (mdulo contador 16). Suponemos contar pulsos del reloj. El circuito se denomina contador de propagacin ( un dgito se propaga a traves del contador. Pueden conectarse N Biestables cuyo mdulo es|: 2N . Suponemos que cambian por flanco negativo . Todos los FF tienen las entradas J=K=1 y la salida cambia siempre, si estaba en 0-->1 y viseversa.

LSB 1 1 1 MSB +-----+ +-----+ +-----+ +-----+ +-Jo Qo+-++-J1 Q1+-++-J2 Q2+-++-J3 Q3+-CLK +-CK _ ++-CK _ ++-CK _ ++-CK _ +-Ko Q +-K1 Q +-K2 Q +-K3 Q+-+-----+ +-----+ +-----+ +-----+ FF0 FF1 FF2 FF3

16

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 -+ +-+ +-+ +-+ +-+|+-+ +-+ +-+ +-+ +-+ +-+ +-+ +-+|+-+ +-+ +-+ +-+ +-+ +-+ +-+ +|+ +-+ +-+ +-+ +-+ +-+ +-+ +-+ +|+ +-+ +-+ +---+ +---+ +|--+ +---+ +---+ +---+ +|--+ +---+ -+ +---+ +---+| +---+ +---+ +---+ +---+| +---+ Qo +-------+ | +-------+ +-------+ | +------------+ +----|--+ +-------+ +----|--+ Q1 | |

+----|----------+ +----|-----------------------+ | +---------------+ Q2 |

| |

| +--------------------|----------+ ------------------|----------+ Q3 | Q3 Q2 Q1 Q = 0101

| | Q3 Q2 Q1 Qo= 1101

Nro. 1 2 3 . . 15 16

Q3 0 0 0 . . 1 0

Q2 0 0 0 . . 1 0

Q1 0 0 1 . . 1 0

Qo 0 0 0 . . 1 0

. El sistema cuenta en forma ASCENDENTE. _ . Acoplando a travez de Q, cuenta en forma DESCENDENTE. . El tiempo de propagacin de un bit es igual a la sumatoria de los tiempos de cada FF.(Contador Asincronico)

17

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------. Si los pulsos a contar ingresan simultneamente a todas las entradas de reloj de cada FF, se tiene el CONTADOR SINCRONICO

- FIG 5.23 Nro. Q3 Qo cambia con cada pulso Q1 cambia con Qo=1 Cambia Q2 cambia con Qo=Q1=1 (J2K2=Qo.Q1) Cambia Q3 cambia si Qo=Q1=Q2=1 (J3K3=Qo.Q1.Q2) 0 1 2 3 4 5 6 0 0 0 7 . . 0 . . 0 0 0 Q2 0 0 0 0 1 1 1 0 . . Q1 0 0 1 0 0 0 1 1 . . 0 Qo 0 0 0 1 0 1 0 1

1 Q1 1 Q2

1 Q3

Cambia . . 16

Aplicacin 6: REGISTRO DE DESPLAZAMIENTO (SHIFT REGISTER)

18

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------La informacin binaria se desplaza a traves de una cadena de FF en cascada. Todos los FF reciben pulsos de Reloj comunes que inician el corrimiento de una etapa a la siguiente

Q D Do Qo CK D1 Q1 CK D2 Q2 CK D3 Q3 CK

CK D +-+ --+ +---------------------------1 2 3 4 5 6 7 8 CK+-+ +-+ +-+ +-+ +-+ +-+ +-+ +-+ --+ +-+ +-+ +-+ +-+ +-+ +-+ +-+ + Qo -----------------------Q1 -------------------Q2 +---------------+ ---------------Q3 +----------------+

------------

SERIE-SERIE .Inicialmente todos en "cero" . El dato se corre un FF por cada pulso de Reloj . El primer bit que entra es el primero que sale (first In/first In:FIFO) . Cada bit qsue entra al registro permanece almacenado durante 4 ciclos de reloj, antes de aparecer en FF3

19

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

Q3=1

Q2=0

Q1=1

Qo=1

D3 Q3 CK 1011 RESET

D2 Q2 CK

D1 Q1 CK

Do Qo CK

CK . Los FF se ponen a "cero" con Reset . El bit menos significativo (LSB) se introduce en FF3 cuando CK pasa de 0-->1; despus del pulso de reloj Q3=1 y todas las dems salidas permanecen en "cero" . AL segundo pulso de reloj el estado de Q3 --> FF2, simultneamente el siguiente bit de estado (D1) entra en FF3, con lo que resulta Q3=1; Q2=1 y las otras salidas permanecen en "cero" y as sucesivamente. Q3 Q2 Q1 Qo CK D Q3 Q2 Q1 Qo 1 2 3 4 1 1 0 1 1 1 0 1 0 1 1 0 0 0 1 1 0 0 0 1

D SERIE-PARALELO

La entrada es paralelo y la salida es serie . Se envia un pulso a las entradas asincrnicas "C"(CLEAR) tal que: Qo=Q1=Q2=Q3=0 . Un pulso de habilitacin "E"(ENABLE), permite el ingreso de datos por la entrada asincrnica "P" (PRESET) . Antes del primer pulso de

20

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------reloj, la informacin ya est almacenada . Los pulsos de reloj desplazan la informacin . El "cero" D3 hace un "barrido"

en

-FIG 5.24-

PARALELO-PARALELO . Los datos de entrada Do,D1,D2,D3 ingresan a los registros cuando E=1 . Las entradas se deshabilitan con E=0 y se realimentan las salidas a las entradas para preservar los datos almacendos.

y se realimentan las salidas a las entradas para preservar los datos almacendos.

21

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.25-

Implementacion de compuertas

1.Con salida "uno" de un circuito digital con diodos, (lgica con diodos,DL), se tiene ~4,6V a causa de la caida de los mismos. Si hubiera conexiones en cascada, los niveles se degradarian hasta que no puede reconocerse un 1 logico. Se recurre a amplificar con transistores.(logica diodotransistor,DTL)

22

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------FIG 5.262. Para aumentar la tension Vi,se conectan D1,D2 con que se logra Vi~2x0,7 = 1,4V tension necesaria para pasar de corte-->saturacion

-FIG 5.273. La curva de transferencia presenta desviaciones con la ideal, pero hay tolerancia a las variaciones de seales de entrada hay 3 regiones:

-FIG 5.28Los peores valores son: -VoH: mnimo de salida para "uno" -ViH: mnimo de entrada para"uno" -VoL: mximo de salida para "cero" -ViL: mximo de entrada para "cero" En los circuitos lgicos una compuerta excita a otra. Un ruido, por ejemplo un transistor, puede sumarse a la salida y alterar el nivel de entrada a la siguiente.

23

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.29-

4. Los mrgenes de ruido se afectan cuando una salida gobierna varias entradas, en especial si tienen baja impedancia de entrada como los transistores bipolar.

24

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------FIG 5.30La tensin en el punto uno puede descender, si el T1 esta al CORTE, loa tensin en 1 es: VD1= Vcc-Rc1.nIB Si IB(SAT)= Vcc/Rc1 96 x 10-6 A Con Rc10500/ =60 VoI=5-500 x 60 x 96 x 10 -6 =2,12 V (Tensin en zona prohibida) Se reduce el margen de ruido (nulo). Ae debe garantizar un margen mnimo cargabilidad de salida: fan - out

que

limita

la

5. Se pueden utilizar transistores bipolares y resistencias para conformar compuertas lgicas (RTL). no se utilizan. .si todas las entradas estn en "bajo",o sea, mas bajo que la tension de CORTE, unos 0,6V la salida ser alta (Vo=Vcc) .si uno conduce la salida ser baja (Vo=VCE(sat)) aprox.=0,2V aunque los otros no conduzcan La salida ser "uno" si solo todas las entradas son"bajo"

-FIG 5.316. En DTL, se pueden reemplazar diodo por transistores(TTL)

25

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------.si la entrada Vi es ALTA(Vi~Vcc) la base-colector de T1 tiene polarizacin directa y suministra corriente a T2(saturado), Vo=0,2V .si la entrada Vi es BAJA (Vi~0,2) la base-emisor de T1 tiene polarizacin directa,descarga corriente de la base de T2(corta)

-FIG 5.32-

.se emplean transistores multiemisores, es equivalente a reemplazar los diodos de entrada (DL) por los diodos baseemisor del transistor.

26

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.33-

.Un factor de gran importancia es el tiempo de conmutacin tpHL: de pasar de ALTO--->BAJO tpLH: de pasar de Bajo--->ALTO

-FIG 5.33-

7. La etapa de salida ha sido especialmente diseada para mejorar las siguientes caractersticas: reducir retardos,mejorar forma de seal (tiempos de subida y bajada), reducir capacidades,capacidad de suministrar

27

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------corriente, baja impedancia (inmunidad al ruido) de salida en ambos estados

-FIG 5.34.Con Vi~Vcc (alto) la polarizacion de la base de T2 y T3, los mantiene es saturacion. Vo=VCE(sat) de T3 (~0,2V) .Con Vi~0,2V(baja) T2 y T3 CORTE.

8. SALIDA COLECTOR ABIERTO (OPEN COLECTOR) . Permite conectar en el circuito de coloector una carga externa de acuerdo a la aplicacion. .Hay capacidad distribuida a la salida, muy perjudicial cuando Vo pasa de cero--> uno (carga del C,con T(tau)=RC).Lenta .Se puede conectar varias compuertas en su salida,(alambradas) formando funcin AND o OR (WIRED AND Y WRIRE OR) .No recomendable en alta velocidad.

28

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.35. Permite conectar en el circuito de colector una carga externa de acuerdo a la aplicacin. . Hay capacidad distribuida a la salida, muy perjudicial cuando Vo pasa de CERO UNO (carga del C, con =RC). LENTA. . Se puede conectar varias compuertas en su salida, (ALAMBRADAS) formando funcin AND o OR (WIRED AND WRIRE OR) . No recomendable en alta velocidad. Para redicir la T(tau)=RC, solo se logra reduciendo el valor de R, pero aumenta la disipacion. Se reemplaza por un transistor T4, "montado" sobre T3(TOTEM). La salida sera una especie de emisor comn, lograndose ademas una baja impedancia de salida. T4 es un Pull-Up activo.

29

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------.si se conectan 2 salidas, y una esta en ALTO y la otra en BAJO, hay un cortocircuito a travez de T3. . LAs tensiones en A y B estn invertidas. Cuando T4 conduce, T3 cortado y viceversa. .No permiten el OR o el AND cableado. Tampoco en BUS.

-FIG 5.369. SALIDA TOTEM POLE Se puede hacer conexin en BUS si las salidas son capaces de presentar, aparte de un "cero" y un "uno" un 3er. estado (third state) en el cual los trnasistores T4 y T3 permanezcan cortados, esto se logra con una entrada adicional de habilitacion, que cuando esta en "uno", provoca tal corte. En esta condicion no se carga la lnea, representa una alta impedancia(high impedance state):Zn

30

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

-FIG 5.37-

.Sobre la base del inversor de tres estados se puede obtener un "buffer" o separador de tres estados (No inversor):

-FIG 5.38.Los "buffer" controlan el flujo de datos binarios entre los registros. .La INHABILITACION (I) en alto "aisla" el registro del Bus.

31

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada -----------------------------------------------------------11. EXCITACION DE CARGAS TTL .Se requiere satisfacer los requerimientos de entrada de TTl, en estado ALTO la tensin debe estar comprendida entre 2 y 5 V (corriente ~40 uA). En estado BAJO, la tensin de entrada debe ser entre 0 y 0,8V(corriente 1.6 mA)

-FIG 5.39CIRCUITOS DIGITALES UNIPOLARES De gran aplicacion la conexin MOS de simetra complementaria (CMOS), que utiliza 2 MOSFET del tipo ensanchamiento o acumulacin uno de canal N y otro de canal P. .Se considera a T1 el exitador y aT2 la carga. El PMOS, actua como una resistencia de alimentacin. .Con Vi=0 (Bajo) el T1 est en CORTE y el T2 est SATURADO. Sin carga en la salida la corriente por T2 es pequea (nanoAmp.), pequea disipacin y reducida caida de tensin a travez del PMOS, entonces el nivel alto de salida(VoH)~VDD .Con Vi=VDD (ALTO), el T1 est SATURADO y el T2 est en CORTE. Ahora la tensin de salida (VoL)~VSS (masa)

32

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

INVERSO .En cualquiera de los casos, la Zo es baja. .La corriente de gate es pequea (picoAmp), presentando Zi alta del orden de 106 . Permite elevado nde entradas que pueden conectarse a una salida (Fan-Out>50) .Las capacidades tanto de entrada y salida,originan retardos de propagacin (limitada frecuencia de operacin) .La mayor disipacin ocurre en la transicin (limitada frecuencia de operacin)

-FIG 5.40.Admite tensin de alimentacin variable entre 3 y 18V. .Rango de temperatura: -40 C y 85 C

-FIG 5.41 .Gran inmunidad al ruido

33

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

------------------------------------------------------------En resumen: los fabricantes buscan mejorar el tiempo de conmutacin y reducir la disipacin de potencia, tanto en TTL como en CMOS. Comparando: SERIE TTL TTL LP TTL S TTL LS TTL F CMOS HSCMOS POT 10 1 19 2 4 10 mW mW mW mW mW nW TIEMPO 10 33 3 5 3 125 7 nSeg nSeg nSeg nSeg nSeg nSeg nSeg standard low-power schottlky low-power schottlky fast standard high-speed

-FIG 5.42-

================ FIN TEMA 5

===================

34

TEMA 5: CIRCUITOS DIGITALES Electrnica General y Aplicada ------------------------------------------------------------

35