Número de Práctica: I-07
Objetivo de la Práctica:
El alumno desarrollará circuitos lógicos secuenciales: contadores y registros de corrimiento a través del uso
de flip-flops para la implementación de contadores de eventos y de transferencia de datos binarios.
Introducción:
Los circuitos digitales estudiados hasta ahora han sido combinacionales: sus salidas dependen exclusivamente
de las entradas actuales. Aunque es probable que todos los sistemas digitales tengan circuitos
combinacionales, casi todos los que se usan en la práctica también incluyen elementos de almacenamiento,
que requieren que el sistema se describa en términos de lógica secuencial.
Consideraciones Teóricas:
Realiza una infografía a mano (utilizando hojas blancas, lápices de colores o imágenes), de la lógica
secuencial.
121
Realizó: Mtro. Armando Ramírez García
Referencias de Consulta:
Principios y aplicaciones (Autor: Ronald J. Tocci/ Neal S. Widmer/ Gregory L. Moss, Editorial: Pearson
/Prentice Hall, Décima edición).
Fundamentos de Sistemas Digitales (Autor: Thomas L. Floyd, Editorial: Pearson /Prentice Hall, Novena
Edición).
Material y Equipo:
Software creator, tarjeta de desarrollo CY8CKIT-059 PSoC 5LP, Protoboard, push button N.A, Resistencias de
1KΩ, 220Ω, Leds de 5mm, Fuente de 5volts de c.d.
Desarrollo de la Práctica:
Utilizando el software Creator, la tarjeta de desarrollo CY8CKIT-059 PSoC 5LP y el protoboard, comprobar el
funcionamiento de los siguientes FLIP-FLOP.
Actividad 1. FLIP FLOP RS ASINCRONO
El Flip Flop conocido como RS
(Reset-Set) obtiene su nombre
por su origen en la Hughes
Aircraft Company durante la
década de 1950 y puede ser
construido utilizando dos puertas
NOR realimentadas
a) Realice la conectividad del FLIP FLOP RS ASINCRONO en proteus con compuertas NAND para analizar
su comportamiento y completar la siguiente tabla.
U1:A
SET 0 1
Q
2
3
?
74LS00
? ~Q
U1:B
4
6
RESET 0 5
74LS00
Entradas salidas
Modo de operación Efecto en la salida 𝑸
𝑺𝒆𝒕 𝑹𝒆𝒔𝒆𝒕 𝑸 𝑸
Prohibido 0 0 Prohibido no utilizar
Set 0 1 Para fijar Q a 1
Reset 1 0 Para fijar Q a 0
Almacenamiento 1 1 Depende del estado anterior
122
Realizó: Mtro. Armando Ramírez García
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
b) Realice la conectividad del FLIP FLOP RS ASINCRONO en proteus con compuertas NOR para analizar su
comportamiento y completar la siguiente tabla.
U2:A
SET 0 2
3
1
? Q
74LS02
? ~Q
U1:A
2
1
RESET 0 3
74LS02
Entradas salidas
Modo de operación Efecto en la salida 𝑸
𝑺𝒆𝒕 𝑹𝒆𝒔𝒆𝒕 𝑸 𝑸
Almacenamiento 0 0 Depende del estado anterior
Set 0 1 Para fijar Q a 0
Reset 1 0 Para fijar Q a 1
Prohibido 1 1 Prohibido no utilizar
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
123
Realizó: Mtro. Armando Ramírez García
Actividad 2. FLIP FLOP RS SINCRONO (TEMPORIZADO)
Realice la conectividad del FLIP FLOP RS SINCRONO en proteus con compuertas NAND para analizar su
comportamiento y completar la siguiente tabla.
U2
U4
SET 0
? Q
NAND
NAND
CLK
U1
U3
? ~Q
RESET 0 NAND
NAND
Entradas salidas
Modo de operación Efecto en la salida 𝑸
Clk 𝑺𝒆𝒕 𝑹𝒆𝒔𝒆𝒕 𝑸 𝑸
Almacenamiento 0 0 Sin cambio
Reset 0 1 Reset o puesto en 0
Set 1 0 Fijar a 1
Prohibido 1 1 Prohibido
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
124
Realizó: Mtro. Armando Ramírez García
Actividad 3. Para comprender el funcionamiento del FF RS podemos recurrir a un ejemplo de una alarma del
libro "110 PROYECTOS DE ALARMAS ELECTRÓNICAS", escrito por R. M. Marston y publicado por la Editorial
Gustavo Gili en 1977, con el ISBN: 84-252-0953-6, podemos encontrar varias aplicaciones del Flip Flop RS
(Reset Set, por sus siglas en inglés)
Esta aplicación consiste en una alarma sonora (Buzzer) que consta de los siguientes elementos:
Sección de Entrada:
Esta sección incluye la entrada S (Set) que está formada por tres sensores, denominados A, B y C, que
normalmente están en posición abierta y están conectados en paralelo. Además, se cuenta con un
botón de acción momentánea para llevar a cabo la función de R (Reset, Restablecer)
ENTRADAS S Y R
?
SET
A
RESET
?
B
S
C R
R2
1k
R1
1k
Sección Intermedia:
En esta parte del circuito se utiliza un Flip Flop RS construido con un circuito integrado SN74LS02 en donde
se utilizan solo dos de las cuatro compuertas Nor.
Flip Flop RS
R3
220
D1
U1:A LED-RED
2
R 1
3 Q
74LS02
U1:B
5
6
4
? Q'
S
74LS02
125
Realizó: Mtro. Armando Ramírez García
Salida (Q):
Para la salida, se emplea un transistor 2N2222 que suministra energía al relé. En la salida del contacto
normalmente abierto del relé se conecta un dispositivo emisor de sonido, como un buzzer o una alarma.
Salida Q
BUZ1
BUZZER
RL1
5V
D2
DIODE
R4 Q1
Q 2N2222
100
Realizar una tabla de verdad, para observar el comportamiento del circuito.
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
Actividad 4. FLIP FLOP D SINCRONO
El flip-Flop D se utiliza para almacenar datos en circuitos digitales, especialmente en registros, memorias y en
situaciones donde se necesita retener temporalmente un dato antes de que se pueda procesar o transmitir
126
Realizó: Mtro. Armando Ramírez García
Realice la conectividad del FLIP FLOP D en proteus con compuertas NAND para analizar su
comportamiento y completar la siguiente tabla.
U2
U4
DAT 0
? Q
NAND
NAND
CLK
U1
U3
U5 ? ~Q
NAND
NAND
NOT
Entradas salida
Clk 𝑫𝑨𝑻 𝑸
↑ 0
↑ 1
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
Para comprender el funcionamiento del Flip Flop D, arma el siguiente circuito utilizando el programa PROTEUS
y verifica la tabla característica
Entrada de Pr
PR
1
Salidas
Entradas de Control
Entradas de Control
U2:A
D 0
4
MANUAL
SW1
2 5
? Q
S
D Q
1 3
CLK
Clk
SW-SPDT Q
6
? Q'
R
AUTOMATICO
1
7474
1
RST
Entrada de Rst
127
Realizó: Mtro. Armando Ramírez García
Entradas salidas
Modo de operación Asíncrono Síncrono 𝑸 𝑸
Pr Rst Clk 𝑫
Set asíncrono 0 1 𝑿 𝑿
Reset asíncrono 1 0 𝑿 𝑿
Prohibido 0 0 𝑿 𝑿
Set 1 1 ↑ 1
Reset 1 1 ↑ 0
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
Actividad 5. FLIP FLOP JK
Llamado así por las siglas del nombre de su inventor Jack Kilby, un ingeniero de Texas Instruments, en la
década de 1950.
Realice la conectividad del FLIP FLOP JK en proteus para analizar su comportamiento y completar la
siguiente tabla.
128
Realizó: Mtro. Armando Ramírez García
Salidas
Entradas de Control
Entradas de Control U3:A
7473
MANUAL1
SW2 J 1 14
J Q
12
? Q
1 1
CLK
Clk
SW-SPDT K 0 3
K Q
13
? Q'
R
AUTOMATICO
1 2
RST1
Entrada de Rst
Entradas salidas
Clr Clk 𝑱 K 𝑸 𝑸
0 X X X
1 0 0 0
1 0 1 0
1 0 0 1
1 0 1 1
1 1 X X
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
129
Realizó: Mtro. Armando Ramírez García
Actividad 6. FLIP FLOP T (Toggle o cambio de estado, o alternancia)
Es una variante del Flip Flop JK. En esta versión, cuando las entradas J y K están conectadas, se denomina
Flip Flop T. Este flip-Flop solo tiene dos posibles combinaciones: T=0, que representa la condición de
memoria, y T=1, que representa la condición de Toggle. La condición de Toggle se utiliza para alternar
entre dos estados con cada pulso de reloj o pulso de entrada. Su capacidad para cambiar de estado lo
hace especialmente útil en la construcción de circuitos secuenciales y dispositivos que requieren la
generación de patrones de salida específicos.
Realice la conectividad del FLIP FLOP T en proteus para analizar su comportamiento y completar la
siguiente tabla.
Entrada de Pr
PR1
1
Salidas
Entradas de Control
Entradas de Control
U4:A
T 0
4
MANUAL2
SW3
3
J
5
? Q
S
Q
1 1
CLK
Clk
SW -SPDT 2
K Q
6
? Q'
R
AUTOMATICO
15
74LS112
1
RST2
Entrada de Rst
Entradas salidas
Efecto en la salida 𝑸
Clk 𝑻 𝑸 𝑸
0 X No pulso
↓ 0 Memoria
↓ 1 Toggle
130
Realizó: Mtro. Armando Ramírez García
A partir de la tabla de verdad, obtenga la función de salida en cada aplicando miniterminos
Realice el diagrama de estados del flip flop
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC
5LP
Realice la conectividad física en el protoboard para verificar su funcionalidad con la tarjeta CY8CKIT-
059 PSoC 5LP
Actividad 7. Contador ajustado en PSOC
Implementar flip flops que permitan realizar un contador ascendente hexadecimal, es decir, un contador
ascendente de 4 bits.
La idea principal es montar un contador ascendente mediante la implementan única de flip flops y el
decodificador hexadecimal diseñado en la entrada anterior.
Realizar la simulación en proteus de un circuito con flip flops JK
K
D1 D2 D3 D4
LED-GREENLED-GREENLED-GREEN
LED-GREEN
A
U1:A U1:B U2:A U2:B
2
7
R1
4 15 9 11 4 15 9 11
SW1 J Q J Q J Q J Q
S
220
1
CLK
6
CLK
1
CLK
6
CLK R2
SW-SPDT 16 14 12 10 16 14 12 10
K Q K Q K Q K Q 220 R3
R
7476 7476 7476 7476 220 R4
3
220
Implemente el circuito lógico en el software creator y en la tarjeta de desarrollo CY8CKIT-059 PSoC 5LP
131
Realizó: Mtro. Armando Ramírez García
Agregar la tabla de verdad del decodificador a ánodo o cátodo común
Conclusiones:
_______________________________________________________________________
_______________________________________________________________________
_______________________________________________________________________
_______________________________________________________________________
132
Realizó: Mtro. Armando Ramírez García
