Mapas de Karnaugh

ALVARADO, Josué. Ingeniería biomédica.

GARCÍA, Mauricio. 202113032821 ingeniería biomédica.
OJEDA, Camilo. 201611672687. Ingeniería biomédica.
ROA, Nicole. 202113030007. Ingeniería biomédica.

Electrónica Digital T02, Universidad Simón Bolívar

Álvaro Javier Patiño Saucedo
Marzo 06, de 2024
Karnaugh, hayamos diseñado y simulado los circuitos
Resumen— Este documento detallará el proceso utilizado para la correspondientes, y demostrar la validación de los resultados
minimización de términos en una función lógica utilizando el método tanto en entornos virtuales como físicos. Por medio de este
de Karnaugh. Se presentarán pasos como la construcción de la tabla debido proceso, buscamos ajustar el entendimiento práctico de
de Karnaugh, la reducción del número de términos, la simulación en
Tinkercad, la construcción en protoboard y la validación de los
las compuertas lógicas y los mapas de Karnaugh en el
resultados obtenidos. Se incluirán imágenes representativas del contexto de la electrónica digital.
desarrollo del laboratorio y evidencias fotográficas que respalden las
pruebas realizadas en los circuitos físicos. II. MARCO TEÓRICO

Términos del Índice— Minimización de términos, método de

Karnaugh, simulación.
Abstract— This paper will detail the process used for the
minimization of terms in a logic function using the Karnaugh
method. Steps such as the construction of the Karnaugh table, the
reduction of the number of terms, the simulation in Tinkercad, the
construction in protoboard and the validation of the obtained results
will be presented. Representative images of the laboratory
development and photographic evidence supporting the tests
performed on the physical circuits will be included.
Index Terms— Minimization of terms, Karnaugh method,
simulation.
I. INTRODUCCIÓN
Las compuertas lógicas son elementos básicos en la
construcción de circuitos digitales que realizan operaciones
lógicas en señales binarias (0 y 1) a partir de operaciones
como suma, multiplicación, negación, inclusión o exclusión.
Estas compuertas, como AND, OR y NOT, son esenciales en
el diseño de sistemas digitales y se construyen internamente
con transistores que responden a operaciones booleanas. Las
entradas y salidas de las compuertas lógicas se definen por
valores binarios (0 y 1), donde el 0 lógico corresponde a 0
voltios y el 1 lógico a 5 voltios, siguiendo la lógica binaria
estándar.
Las compuertas básicas incluyen AND (multiplicación
lógica), OR (suma lógica) y NOT (negación lógica), cada una
con su representación simbólica, función matemática y tabla

E N esta práctica de electrónica digital, nos centraremos en

la técnica de minimización de términos por medio de los
mapas de Karnaugh, prosiguiendo con la simulación y
de verdad asociada. Además, existen compuertas compuestas
como NAND y NOR que simplifican el diseño de circuitos
digitales.
construcción de circuitos lógicos resultantes. Indagaremos el
uso de álgebra booleana, compuertas lógicas y mapas de - Compuerta AND:
Karnaugh para la simplificación de expresiones lógicas y La compuerta AND es una compuerta lógica básica que
optimizar el diseño de circuitos digitales. realiza la operación de multiplicación lógica entre dos
entradas booleanas. Esta operación devuelve un valor
Tras aplicar los conceptos teóricos aprendidos en clase a verdadero (1) solo si ambas entradas son verdaderas, y un
través de la práctica. Abordaremos dos casos específicos: la valor falso (0) en caso contrario, como podemos observar en la
simplificación de una expresión suma de productos y la fig. 1:
simplificación de un producto de sumas estándar utilizando
mapas de Karnaugh. Para después, proceder a la simulación en
Tinkercad y el montaje en protoboard de los circuitos lógicos
resultantes.

Se espera que, al culminar esta actividad, se haya logrado

minimizar las expresiones lógicas utilizando mapas de
Fig 1. Compuerta AND con su tabla de verdad.
 - Compuerta OR:
La compuerta OR es una compuerta lógica básica que realiza
la operación de suma lógica entre dos entradas booleanas. Esta
operación devuelve un valor verdadero (1) si al menos una de
las entradas es verdadera, y un valor falso (0) solo si ambas
entradas son falsas. Podemos observar su simbología en la fig.
2:
Fig 2. Compuerta OR con su tabla de verdad.
- Compuerta NOT:
La compuerta NOT, también conocida como inversor, es una
compuerta lógica básica que realiza la operación de negación
lógica en una única entrada. Esta compuerta invierte el valor
de la entrada, es decir, si la entrada es "1", la salida será "0", y
si la entrada es "0", la salida será "1". Simbólicamente, la
compuerta NOT se representa con un círculo en la entrada y
una barra sobre el símbolo de la variable. Su simbología la
podemos observar en la fig. 3:
Fig 3. Compuerta NOT con su tabla de verdad.
Un mapa de Karnaugh, también conocido como tabla de
Karnaugh o diagrama de Veitch, es un diagrama utilizado para
la simplificación de funciones algebraicas booleanas. Fue
inventado en 1953 por Maurice Karnaugh, un físico y
matemático de los laboratorios Bell. Los mapas de Karnaugh
reducen la necesidad de hacer cálculos extensos para la
simplificación de expresiones booleanas, es decir, son
herramientas gráficas utilizadas para simplificar funciones
lógicas booleanas mediante patrones visuales en tablas de
verdad, facilitando la optimización y reducción de la
complejidad en el diseño de circuitos.
Un ejemplo es la codificación Gray para el caso de funciones
lógicas de 4 variables. Cada variable lógica (A, B, C, D en la
fig. 4) se corresponde con un bit del código Gray, como
podemos observar en la fig. 4.
Fig 4. Descripción del mapa de Karnaugh
Álgebra Booleana: Es un área de las matemáticas y la lógica
que se centra en el estudio de operaciones lógicas y funciones
booleanas, donde las variables pueden tener solo dos valores:
verdadero (1) o falso (0)
Compuertas lógicas: Son dispositivos electrónicos que
realizan operaciones lógicas básicas (AND, OR, NOT) en
señales binarias para producir un resultado de salida basado en
una o más entradas.
Mapas de Karnaugh: Son herramientas gráficas utilizadas
para simplificar funciones lógicas booleanas. Permiten
visualizar y agrupar términos para simplificar la expresión
lógica, evitando cálculos algebraicos extensos
III. METODOLOGÍA EXPERIMENTAL
Para la experiencia de laboratorio realizada, se llevó a cabo
la minimización de términos utilizando mapas de Karnaugh.
Posteriormente, se procedió a simular y construir el circuito
lógico resultante.
III.I. Se simplificó la expresión suma de productos
mediante un mapa de Karnaugh.
Fig 5. expresión suma de productos
a. Se obtuvo la expresión simplificada y se construyó el
circuito lógico equivalente.
b. Se realizó la simulación del circuito lógico resultante
en Tinkercad y se implementó en protoboard.
III.II. Se utilizó un mapa de Karnaugh para simplificar el
producto de sumas estándar:
Fig 6. producto de sumas estándar
a. Se obtuvo la expresión simplificada y se construyó el
circuito lógico equivalente.
b. Se simuló el circuito lógico resultante en Tinkercad y
se llevó a cabo la implementación en protoboard.
 IV. RESULTADOS
Los resultados obtenidos tras la realización del laboratorio
son los siguientes:
2. Producto de sumas
a. Se presentó la construcción de los mapas de
Karnaugh correspondientes a los problemas (X+Y’+Z) (X+Y’+Z) (X’+Y’+Z) (X’+Y+Z)
abordados en la actividad. 0 1 0 0 1 1 1 1 0 1 0 0
XY Z
0 1
1. Suma de productos
00
W’X’Y’Z’+ WX’YZ +WX’Y’Z+W’YZ+WX’Y’Z’

W’X’Y’Z’ 0000 n=4

WX’YZ 1011 24 = 16 01 0 0
WX’Y’Z 1001 A+A = A 2
1
W’YZ 0011, 0111 A+ A’ = 1 11 0
WX’Y’Z’ 1000 1, 2, 4, 8, 16

Tabla 1. 0
Suma de productos
10

(X’+Z) (X+Y’)
WX YZ U4 U2
00 01 11 10 0
NOT
OR
U1
1 2 U5
D1
00 0 1 0 0 LED-AQUA
AND
NOT

1 U3
01 0 0 0
0
OR

11 0 0 0 0 Fig 8. Esquema simulado en proteus

3 1
1 b. Se exhibieron imágenes del circuito construido en
10 1 1 0
TinkerCad.
(1) WX’Z
(2) W’YZ 1.
(3) X’Y’Z’

F = WX’Z + W’YZ + X’Y’Z’

U4 U1 U8
U2
0
NOT

U5
AND AND
OR
U3
Fig 9. Circuito en TinkerCad de 4 entradas
U6 D1
0 U9
NOT
LED-AQUA
OR
AND
AND
U11
0 U7
2.
U10
NOT

U12 AND
AND

0
NOT

Fig 7. Esquema simulado en proteus

Fig 10. Circuito en TinkerCad de 3 entradas

c. Utilizando el programa TinkerCad, se validaron 4
combinaciones de las 4 entradas, demostrando su
coincidencia con los mapas de Karnaugh
desarrollados en el punto a.

1.

Fig 15. Circuito físico de 4 entradas.

Fig 11. Circuito en TinkerCad 0000

2. 2.

Fig 12. Circuito en TinkerCad 1001

3.

Fig 16. Circuito físico de 3 entradas.

Fig 13. Circuito en TinkerCad 0001

4. e. Se validó con 4 combinaciones de las 3 entradas el

mapa de Karnaugh desarrollado en el punto a,
utilizando el circuito físico.

Fig 14. Circuito en TinkerCad 1011

d. Se mostraron imágenes del circuito construido

físicamente.

1.

Fig 17. Circuito físico 111


Fig 18. Circuito físico 101
Fig 19. Circuito físico 110
Fig 20. Circuito físico 100
V. ANÁLISIS DE RESULTADOS
Para este laboratorio fue importante tener los conceptos
claros de la importancia de los mapas de karnaught y su
estructura es por eso que realizaron diferentes circuitos con la
practicas de mapas minimizando los términos.
a. En primer punto se realizó un mapa de karnaugh para
suma de producto donde se realizó las tablas de verdad para
minimizar el número de términos y asi poder construir nuestro
circuito de 4 entradas donde fue simulado en el programa
tinkercad con diferentes combinaciones obtenida en las tablas.
De esta manera se hizo en el circuito en físico.
Donde sus combinaciones fueron 0000, 1001, 0001, 1011
confirmando así las combinaciones dada por el dip
encendiendo el LED de esta forma se logra minimizar los
términos para la construcción del circuito mejorando así su
rendimiento y reduciendo su complejidad.
b. en el segundo punto realizamos el mismo procedimiento,
pero esta vez para producto de suma, donde se realiza la tabla
de verdad dando así las combinaciones de grupo y la
minimización de los términos para la construcción de nuestros
circuitos de 3 entradas.
Una vez minimizado los termino se realizó el montaje del
circuito en tinkercad simulado con cada una de sus
combinaciones dada 101, 110, 100, 111 mostrada en las
imágenes anteriores de esta manera concluimos lo aprendido
en clase para este laboratorio.
VI. CONCLUSIÓN
El laboratorio realizado fue fundamental para comprender y
aplicar de manera práctica los conceptos relacionados con los
mapas de Karnaugh en la simplificación de circuitos. A través
de la elaboración de mapas de Karnaugh para suma de
productos y productos de
suma, se logró minimizar el número de términos y construir
circuitos eficientes con un menor grado de complejidad.
En la primera parte del laboratorio, se trabajó en la
minimización de términos para un circuito de 4 entradas,
donde se realizaron tablas de verdad y se simuló el circuito en
Tinkercad con diferentes combinaciones. Posteriormente, se
implementó el circuito físico con combinaciones específicas,
confirmando así la efectividad del proceso al encender el LED
según las combinaciones esperadas.
En la segunda parte, se repitió el procedimiento para un
circuito de 3 entradas, esta vez enfocado en el producto de
suma. Se elaboraron tablas de verdad, se identificaron grupos
y se minimizaron los términos para la construcción del
circuito. La simulación en Tinkercad con las combinaciones
correspondientes demostró la correcta aplicación de los
conceptos aprendidos en clase.
Este laboratorio permitió no solo poner en práctica los
conocimientos teóricos sobre mapas de Karnaugh, sino
también evidenciar cómo su uso puede optimizar la
construcción de circuitos electrónicos al reducir la
complejidad y mejorar su rendimiento.
 VII. REFERENCIAS

[1] Esteban Matamoros (Mayo 28, 2016). MAPAS

DE KARNAUGH Y COMPUERTAS
LOGICAS. [Online]
https://prezi.com/2ewbrhzz3wzu/mapas-de-
karnaugh-y-compuertas-logicas/

[2] Logicbus (2024). Compuertas lógicas. [Online]

https://www.logicbus.com.mx/compuertas-
logicas.php

[3] Franco (2021). Tabla de Karnaugh: Simplifica el

proceso de decisión. [Online]
https://www.thepowermba.com/es/blog/mapas-
de-karnaugh

[4] PAPIME PE103322 UNAM (2018).

Compuertas lógicas. [Online]
https://virtual.cuautitlan.unam.mx/intar/sistdig/c
ompuertas-logicas/

[5] Brunete, A., & Segundo y Rebeca Herrero, P. S.

(n.d.). 3.3 Mapa de Karnaugh. Bookdown.org.
Retrieved March 7, 2024, from
https://bookdown.org/alberto_brunete/intro_auto
matica/mapa-de-karnaugh.html

[6] Mapas de Karnaugh – Sistemas Digitales. (n.d.).

Unam.mx. Retrieved March 7, 2024, from
https://virtual.cuautitlan.unam.mx/intar/sistdig/
mapas-de-karnaugh/

[7] Mapas de Karnaugh con puertas NAND

(Ejercicio de examen). (2020, December 20).

[8] (N.d.). Cartagena99.com. Retrieved March 7,

2024, from
https://www.cartagena99.com/recursos/alumnos/
apuntes/Tema%203%20-
%20Algebra%20de%20Boole.pdf